CN1972570A - 电路板形成导电结构的制程 - Google Patents
电路板形成导电结构的制程 Download PDFInfo
- Publication number
- CN1972570A CN1972570A CN 200510125909 CN200510125909A CN1972570A CN 1972570 A CN1972570 A CN 1972570A CN 200510125909 CN200510125909 CN 200510125909 CN 200510125909 A CN200510125909 A CN 200510125909A CN 1972570 A CN1972570 A CN 1972570A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- insulating barrier
- processing procedure
- conductive
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明的电路板形成导电结构的制程包括:提供一已形成有电性连接垫的电路板;接着在该电路板上依序形成一第一绝缘层、导电层及第二绝缘层;之后对应于该电性连接垫的正上方的第一绝缘层、导电层及第二绝缘层等三层结构进行开孔制程,在该电性连接垫上方的三层结构形成开口;以及在该开口内以电镀方式形成一凸块;本发明的电路板形成导电结构的制程可免除二次对位及二次开孔的制程,简化了制造程序、加快了生产速度、降低了制造成本;由于利用本发明的制程仅需一次开孔制程,可免除二次开孔必须放大孔径的缺失,因此可以实现细线路的要求,提高了电性连接垫的数量。
Description
技术领域
本发明是关于一种电路板形成导电结构的制程,特别是关于一种在电路板表面形成导电结构的制造方法。
背景技术
电子产品小型化已是长久以来的发展趋势,并且以往单一功能的电子产品已无法再满足消费者的需求,如移动电话结合数字照相机的多功能(multiple function)电子产品等,使得随身型的电子产品不再具有单一使用功能。为此电子产业的集成电路(integrated circuit,IC)朝向多功能、高性能的方向发展。且构成集成电路的半导体封装件(semiconductor package)为满足高度集成(Integration)及微型化(Miniaturization)以实现薄小封装的需求,覆晶接合(Flip chip;FC)已成为电子产品主要的趋势。
覆晶接合技术的主要结构是在电路板的多个电性连接垫上各形成一连接用的金属连接元件。在电路板上形成金属连接元件的制造方法,例如是图3A至图3I所示的现有方法。
请参阅图3A,它是在一电路板21上先形成多个输出/入接点的电性连接垫211。
请参阅图3B,接着该电路板21上压合一感光材料(photo imagematerial)的第一绝缘层22。
请参阅图3C,然后该第一绝缘层22先作曝光(exposure)、显影(development)处理,在第一绝缘层22上形成一位于电性连接垫211上方的第一开口221,使该电性连接垫211显露出来。
请参阅图3D,再在该第一绝缘层22表面形成一导电层23,如晶种层(seed layer),使该电路板21上的电性连接垫211与导电层23连接。
请参阅图3E,再在导电层23上方压合一第二绝缘层24;同样该第二绝缘层24再作曝光、显影处理,在该第二绝缘层24对应电性连接垫211上形成第二开口241,使该导电层23能够显露出来。
请参阅图3F,之后借由导电层23在该第二开口241电镀(electroplating),形成一低熔点锡材的凸块25。
请参阅图3G及图3H,接着移除该第二绝缘层24及其所覆盖的导电层23,使该凸块25显露出来。
请参阅图3I,最后该凸块25回焊(re-flow)加热,使该凸块25融成半球状的金属连接元件25’。如此即在半导体封装件的电路板21上形成用以连接到外部电路的金属连接元件25’。
该电性连接垫211的焊垫上形成金属连接元件25’前,必须先在电路板21上先压合用以绝缘的第一绝缘层22、供形成金属连接元件25’的导电层23以及可移除的第二绝缘层24。且该第一绝缘层22及第二绝缘层24必须分别先经过曝光显影制孔的两道制程。在曝光显影时则必须先经过定位,当第二绝缘层24曝光前的定位,必须与第一绝缘层22的第一开口221的中心相对。由于该第一开口221及第二开口241的孔径均十分细微,故对位不易,使该第二开口241不易对准第一开口221的中心,因此通常第二开口241的孔径是第一开口221的两倍大,借以降低对位的难度。但在实际的对位动作上仍然十分不易,因而增加制作的难度。
又因第二开口241为了与第一开口221对位加大孔径尺寸,使得第二孔径占用较大的面积,并且造成孔径之间的间隔拉大,如此无法达到细线路(fine route)的要求,也就无法达到增加焊垫的目的。且因第二开口241的孔径较大,使得形成在孔径内的金属连接元件25’的体积也较大,如此同样会占用面积无法达到细线路的要求,并大幅增加了制作成本。
再者,该第一绝缘层22及第二绝缘层24必须分别各经一次的曝光显影,并且进行制孔,使得制程步骤增加,因而增加了制程上的复杂程度。并且因制程步骤增加,使得生产速度缓慢,如此也增加了制造成本。
由于现有第一绝缘层、第二绝缘层22、23必须先后经过曝光显影制孔,使得制程增加,并且该第二绝缘层24必须与第一绝缘层进行对位,除了制程增加外,又因对位难度高,使得制造成本提高,无法降低生产成本,故成为业界所要解决的课题。
发明内容
为克服上述现有技术的缺失,本发明的主要目的在于提供一种能够简化电路板形成导电结构的制程。
本发明的次一目的在于提供一种能够提高生产速度的电路板形成导电结构的制程。
本发明的又一目的在于提供一种能够免除双重对位难度的电路板形成导电结构的制程。
本发明的再一目的在于提供一种能够实现细线路要求的电路板形成导电结构的制程。
本发明的另一目的在于提供一种能够降低生产成本的电路板形成导电结构的制程。
为达上述及其它目的,本发明的电路板形成导电结构的制程包括:提供一形成有电性连接垫的电路板;在该电路板上形成一第一绝缘层,并且覆盖该电性连接垫;在该第一绝缘层上形成一导电层;在该导电层上形成一第二绝缘层;位于该电性连接垫正上方的第一绝缘层、导电层及第二绝缘层进行开口制程,在相对于该电性连接垫的焊垫上方的第一绝缘层、导电层及第二绝缘层形成一开口;以及在该开口内以电镀方式形成一凸块。
本发明还提供另一种该电路板形成导电结构的制程,该制程包括:提供一形成有电性连接垫的电路板,该电性连接垫是在表面形成有一导电柱;在该电路板上形成一第一绝缘层,并覆盖电性连接垫及其上的导电柱;在该第一绝缘层上形成一导电层;在该导电层上形成一第二绝缘层;相对于该导电柱正上方的第一绝缘层、导电层及第二绝缘层进行开口制程,在第一绝缘层、导电层及第二绝缘层形成一位于该导电柱正上方的开口,使该导电柱显露出来;以及在该开口内以电镀方式形成一凸块。
该第一绝缘层形成在电路板上后再形成导电层及第二绝缘层,之后即直接进行开孔制程,使该电路板的电性连接垫及导电层可显露出来,借由导电层在开口内形成凸块,并使该凸块连接电性连接垫,如此即可免除二次对位及二次开孔的制程,使得简化制造程序,并可加快生产速度。
再者,由于免除二次对位,如此即可避免重叠对位的难度,可简化程序降低制造成本。
又仅需一次开孔制程,可免除二次开孔必须放大孔径的缺失,因此可以实现细线路的要求,提高了电性连接垫的数量。
附图说明
图1A至图1I是本发明的电路板形成导电结构的制程实施例1的剖面示意图;
图2A至图2K是本发明的电路板形成导电结构的制程的实施例2剖面示意图;以及
图3A至图3I是现有电性连接垫的制程剖面示意图。
具体实施方式
以下实施例是进一步详细说明本发明的观点,但并非以任何观点限制本发明的范畴。
实施例1
请参阅图1A至图1I,它是本发明电路板形成导电结构的制程的剖面示意图。
如图1A所示,首先提供一电路板11,在该电路板11上的表面形成有导电层110a(conductor layer),该导电层的材质可以是一般的导电金属,例如选自铜、锡、镍、铬、钛、铜-铬或锡-铅或导电高分子材料构成群组中的一种,再在该导电层110a表面形成一具有图案化开口101的阻层10,该阻层10是干膜或液态光阻的光阻层(Photoresist)。接着在该阻层10的开口101内电镀形成一电性连接垫110(trace layer)。
如图1B所示,接着移除阻层10及其下覆盖的导电层110a,使电性连接垫110显露出来。
如图1C所示,接着在该电路板11上以压合(lamination)、涂布(coating)或印刷(printing)等方式,先形成一覆盖电性连接垫110的第一绝缘层12,该第一绝缘层12是如有机防焊层(organic solder mask)。
如图1D所示,再在该第一绝缘层12上方以电镀、无电电镀、溅镀等方式形成一由铜、锡、镍、铬、钛、铜-铬或锡-铅(多层堆栈)或导电高分子材料等组成的导电层13,再以压合、涂布或印刷等方式,在导电层13表面形成一第二绝缘层14;该第二绝缘层14是感光材料(photo image material)或非感光材料(non-photo image material),该感光材料是如干膜层(dry film),该非感光材料是如PET塑料或蓝带(bluetape)等。
如图1E所示,位于该电性连接垫110正上方的第一绝缘层12、导电层13及第二绝缘层14等三层结构,用激光开孔(laser)在第一绝缘层12、导电层13及第二绝缘层14形成一开口15(opening),使该电性连接垫110显露出来,并使该导电层13在开孔后所形成的边缘13’裸露在开口15内。
如图1F所示,之后在该开口15内借由导电层13作为电极端,电镀形成一凸块16,该凸块16的材质是可选自铅、锡、银、铜、铋、锑、锌、镍、锆、镁、铟、碲、金以及镓等元素或合金构成组群中的任一个。使该凸块16形成至一定厚度后,与电性连接垫110接触连接。
如图1G所示,接着以化学剥离(chemical stripping)或物理剥离(physics stripping)方式移除该第二绝缘层14,使该凸块16的上部显露出来。若用化学剥离第二绝缘层14,则该第二绝缘层14是如干膜层或防焊层,能够用化学腐蚀的方式将第二绝缘层14移除;用物理方式剥离第二绝缘层14,则该第二绝缘层14是如非影像材料的PET塑料或蓝带,可直接将PET塑料或蓝带直接撕下。
如图1H所示,再以蚀刻的方式移除该导电层13,使该凸块16完全显露出来。
如图1I所示,最后该凸块16作加热回焊(re-flow),使该凸块16软化并借由表面张力(surface tension)及内聚力(cohesion)形成半球状的金属连接元件16’。如此即可在电路板11的电性连接垫110上形成半球状的金属连接元件16’。
或者使该凸块16先加热回焊形成金属连接元件16’,然后再移除该第二绝缘层14及导电层13。
上述制法是是先在电路板11上形成该第一绝缘层12,接着形成接地电极的导电层13,然后再叠置形成第二绝缘层14;之后直接进行开孔制程,可在第一绝缘层12、导电层13及第二绝缘层14上直接形成上下连贯的开口15,且使该导电层13的边缘13’裸露在开口15内。因此无需如现有构造分成两次的开孔作业,且必须作二次对位的制程,可免除重置对位的难度。
再者,本发明仅作一次开孔制程,免除了二次对位,故可简化制程提高了生产速度,进而可降低制造成本。
此外,仅需一次开孔制程,可免除二次开孔必须放大孔径以降低对位难度的缺失,因此开口15的孔径不必加大,可达到细线路的要求,实现在相同单位面积内增加电性连接垫数量的目的。
实施例2
请参阅图2A至图2H,它是本发明实制例2剖面示意图,与实施例1不同之处在于,该电路板11的电性连接垫110顶面再形成一导电柱,增加了连接高度,完整步骤说明如下。
如图2A所示,首先提供一上述电路板11,在该电路板11的表面形成有导电层110a,该导电层的材质可以是一般的导电金属,例如选自铜、锡、镍、铬、钛、铜-铬或锡-铅或导电高分子材料构成群组中的任一个。在该导电层110a上形成一具有多个开口的图案化阻层10,以电镀方式在该开口内形成有多个电性连接垫110;再在该电路板11上形成一对应电性连接垫110具有图案化开口170的另一阻层17。
如图2B所示,在该阻层17的开口170内以电镀方式形成一导电柱111,该导电柱111是如铅、锡、银、铜、金、铋、锑、锌、镍、锆、镁、铟、碲以或镓等金属。
如图2C及图2D所示,然后移除该阻层17、10及其所覆盖的导电层110a,在该电路板11的电性连接垫110上形成导电柱111。
如图2E所示,接着该电路板11上以压合、涂布及印刷等方式形成一第一绝缘层12,并覆盖电性连接垫110及其上的导电柱111。
如图2F所示,再在该第一绝缘层12上方形成一导电层13。
如图2G所示,然后在该导电层13顶面再以压合、涂布及印刷等方式形成一第二绝缘层14。
如图2H所示,之后在该导电柱111正上方的第一绝缘层12、导电层13及第二绝缘层14进行激光开孔制程,在第一绝缘层12、导电层13及第二绝缘层14形成一位于该导电柱111正上方的开口15,使该导电柱111可显露出来,并使该导电层13在开孔后所形成的边缘13’显露在开口15内。
如图2I所示,之后在该开口15内借由导电层13以电镀方式形成一凸块16,该凸块16的材质是可选自铅、锡、银、铜、铋、锑、锌、镍、锆、镁、铟、碲、金以及镓等元素或合金构成组群中的任一个。
如图2J所示,接着依序以化学剥离或物理剥离移除该第二绝缘层14及导电层13,使该凸块16显露出来。
如图2K所示,然后该凸块16进行回焊(re-flow)加热处理,使该凸块16软化形成半球状的金属连接元件16’。如此即可在电路板11的电性连接垫110顶面的导电柱111上形成半球状的金属连接元件16’。
在上述制程中,该导电层13未移除前,该凸块16可先进行回焊,然后再移除导电层13,同样可在导电柱111顶面形成金属连接元件16’。
Claims (12)
1.一种电路板形成导电结构的制程,其特征在于,该电路板形成导电结构的制程包括:
提供一形成有电性连接垫的电路板;
在该电路板上形成一第一绝缘层,并且覆盖该电性连接垫;
在该第一绝缘层上形成一导电层;
在该导电层上形成一第二绝缘层;
位于该电性连接垫正上方的第一绝缘层、导电层及第二绝缘层进行开口制程,在相对于该电性连接垫的焊垫上方的第一绝缘层、导电层及第二绝缘层形成一开口;以及
在该开口内以电镀方式形成一凸块。
2.如权利要求1所述的电路板形成导电结构的制程,其特征在于,该制程还包括该凸块先进行加热回焊,接着移除该第二绝缘层及导电层。
3.如权利要求1所述的电路板形成导电结构的制程,其特征在于,该制程还包括先移除该第二绝缘层及导电层,接着对该凸块进行加热回焊。
4.如权利要求1所述的电路板形成导电结构的制程,其特征在于,该电性连接垫的制法包括:
提供一电路板,在该电路板的表面形成有导电层;
在该导电层表面形成一具有开口的阻层;
在该阻层的开口内电镀形成一电性连接垫;以及
移除阻层及其下所覆盖的导电层。
5.如权利要求1所述的电路板形成导电结构的制程,其特征在于,该导电层是以蚀刻方式移除的。
6.如权利要求1所述的电路板形成导电结构的制程,其特征在于,该开口制程是激光开口。
7.一种电路板形成导电结构的制程,其特征在于,该电路板形成导电结构的制程包括:
提供一形成有电性连接垫的电路板,该电性连接垫是在表面形成有一导电柱;
在该电路板上形成一第一绝缘层,并覆盖电性连接垫及其上的导电柱;
在该第一绝缘层上形成一导电层;
在该导电层上形成一第二绝缘层;
相对于该导电柱正上方的第一绝缘层、导电层及第二绝缘层进行开口制程,在第一绝缘层、导电层及第二绝缘层形成一位于该导电柱正上方的开口,使该导电柱显露出来;以及
在该开口内以电镀方式形成一凸块。
8.如权利要求7所述的电路板形成导电结构的制程,其特征在于,该制程还包括:该凸块先进行回焊加热,接着移除该第二绝缘层。
9.如权利要求7所述的电路板形成导电结构的制程,其特征在于,该制程还包括:先移除该第二绝缘层,接着对该凸块进行回焊加热。
10.如权利要求7所述的电路板形成导电结构的制程,其特征在于,该电性连接垫表面具有导电柱的制法包括:
提供一电路板,在该电路板上的表面形成有导电层;
在该导电层表面形成一具有开口的图案化阻层;
在该图案化阻层的开口内电镀形成一电性连接垫;
在该电路板上形成一对应电性连接垫具有图案化开口的阻层;
在该阻层的开口内以电镀方式形成一导电柱;以及
移除这些阻层,及其所覆盖的导电层。
11.如权利要求7所述的电路板形成导电结构的制程,其特征在于,该导电层是以蚀刻方式移除的。
12.如权利要求7所述的电路板形成导电结构的制程,其特征在于,该开口制程是激光开口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510125909 CN1972570A (zh) | 2005-11-25 | 2005-11-25 | 电路板形成导电结构的制程 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510125909 CN1972570A (zh) | 2005-11-25 | 2005-11-25 | 电路板形成导电结构的制程 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1972570A true CN1972570A (zh) | 2007-05-30 |
Family
ID=38113078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510125909 Pending CN1972570A (zh) | 2005-11-25 | 2005-11-25 | 电路板形成导电结构的制程 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1972570A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101351091B (zh) * | 2007-07-16 | 2010-11-17 | 欣兴电子股份有限公司 | 线路连接工艺及其结构 |
CN101730386B (zh) * | 2008-10-20 | 2011-09-07 | 欣兴电子股份有限公司 | 电路板细线路的制造方法 |
CN103635035A (zh) * | 2012-08-29 | 2014-03-12 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
-
2005
- 2005-11-25 CN CN 200510125909 patent/CN1972570A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101351091B (zh) * | 2007-07-16 | 2010-11-17 | 欣兴电子股份有限公司 | 线路连接工艺及其结构 |
CN101730386B (zh) * | 2008-10-20 | 2011-09-07 | 欣兴电子股份有限公司 | 电路板细线路的制造方法 |
CN103635035A (zh) * | 2012-08-29 | 2014-03-12 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6514847B1 (en) | Method for making a semiconductor device | |
JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
CN101989557B (zh) | 半导体装置的制造方法以及半导体装置 | |
US20110241203A1 (en) | Semiconductor module, method for manufacturing semiconductor module, and portable apparatus | |
US7174630B2 (en) | Method for fabricating connection terminal of circuit board | |
KR20110084444A (ko) | 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들 | |
CN102163578A (zh) | 半导体装置及其制造方法、叠层芯片安装结构及其形成方法 | |
US7847400B2 (en) | Semiconductor package substrate structure and manufacturing method thereof | |
US7216424B2 (en) | Method for fabricating electrical connections of circuit board | |
US7492045B2 (en) | Semiconductor module, method for manufacturing semiconductor modules and mobile device | |
JP2007184381A (ja) | フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法 | |
TW202027572A (zh) | 電路板結構及其製造方法 | |
US5877560A (en) | Flip chip microwave module and fabrication method | |
JPH07201864A (ja) | 突起電極形成方法 | |
WO2011152424A1 (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
CN1972570A (zh) | 电路板形成导电结构的制程 | |
CN111162047A (zh) | 布线基板和电子装置 | |
JP2006108284A (ja) | 半導体パッケージ | |
JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
CN101853841A (zh) | 元件装配用基板及其制造方法、半导体模块及其制造方法 | |
JP3520764B2 (ja) | 半導体装置およびその製造方法 | |
US20110220403A1 (en) | Side packaged type printed circuit board | |
CN104124180A (zh) | 芯片封装结构的制作方法 | |
CN101252090B (zh) | 线路板的表面处理工艺 | |
KR20200144213A (ko) | 연성 회로 기판과 이를 구비하는 전자 장치 및 연성 회로 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |