CN2594979Y

CN2594979Y - 集成电路芯片载板

Info

Publication number: CN2594979Y
Application number: CN 03202179
Authority: CN
Inventors: 许志行
Original assignee: Via Technologies Inc
Current assignee: Via Technologies Inc
Priority date: 2003-01-17
Filing date: 2003-01-17
Publication date: 2003-12-24
Anticipated expiration: 2013-01-17

Abstract

一种集成电路芯片载板，包括：基板，具有一表面；图案化的导线层，配置于基板的表面，并具有多个接合垫及多个迹线，其中各接合垫分别具有长轴及对应的短轴，而各长轴之一的长度大于其所对应的短轴长度，且任二相邻的各长轴之间夹有一为0～10角度，并且该各长轴之一与其所对应的短轴夹角其角度范围为80～100度；以及图案化的防焊层，配置于基板的表面，并覆盖导线层的各迹线，且防焊层具有多个开口，其分别暴露出其所对应的各接合垫。其可缩小集成电路芯片载板与芯片接合的面积，进而缩小集成电路芯片载板的面积及芯片的面积。

Description

集成电路芯片载板

技术领域

本实用新型涉及一种集成电路芯片载板(IC Chip Carrier)，特别是涉及一种适用于覆晶接合(Flip Chip Bonding)型态的芯片封装结构的集成电路芯片载板。

背景技术

覆晶接合技术(Flip Chip Bonding Technology)主要是利用面数组(areaarray)的排列方式，将多个芯片垫(die pad)配置于芯片(die)的主动表面(active surface)，并分别在这些芯片垫上形成凸块(bump)，接着再将芯片翻面(flip)之后，利用芯片的芯片垫上的凸块来分别电(electrically)连接及机械(mechanically)连接至承载器(carrier)的表面所对应的接合垫(bonding pad)，其中承载器例如为基板(substrate)或印刷电路板(PCB)等。值得注意的是，由于覆晶接合技术可应用于高接脚数(High Pin Count)的芯片封装结构，并具有缩小封装面积及缩短信号传输路径等多项优点，使得覆晶接合技术目前已经被广泛地应用于芯片封装领域。

覆晶接合技术通常利用一集成电路芯片载板(以下简称芯片载板)作为芯片的承载器，其中芯片载板主要由多层图案化导线层及多层绝缘层所相互交错叠合而成，并以多个导电插塞分别贯穿上述绝缘层，而电连接上述导线层。此外，芯片载板的顶面还配设有许多接合垫，其由最外层的导线层所形成，使芯片可经由这些凸块而电连接及机械连接至芯片载板的接合垫。依照焊罩层(Solder Mask)是否覆盖接合垫的差异，现有的芯片载板的接合垫其型态可大致区分为“焊罩定义型(Solder Mask Defined，SMD)”及“非焊罩定义型(Non-Solder Mask Defined，NSMD)”两种。

请同时参考图1A及图1B，其中图1A绘示现在的一种具有“非焊罩定义型(NSMD)”接合垫的芯片载板的局部俯视图，而图1B绘示图1A的I-I线的剖视图。首先，如图1A所示，芯片载板100主要包括一基板110及一防焊层130，其中基板110主要由多层图案化的导线层120(仅绘示其一)及多层绝缘层(未绘示)所相互交错叠合而成，并以多个导通插塞(未绘示)分别贯穿上述绝缘层，用以电连接两相邻的导线层120。此外，如图1B所示，为了提供多个电连接芯片10的凸块20接点，在基板110的最外层的导线层120包括多个接合垫122及多条迹线124(trace)，使得芯片10的凸块20能够分别电连接及机械连接至这些接合垫122。

请同样参考图1B，目前最常见的凸块20为焊料凸块(solder bump)，为了避免焊料材质的凸块20在回焊(reflow)后同时跨接接合垫122及相邻的迹线124，因而导致接合垫122与迹线124之间发生短路的现象，所以现有通常形成一图案化的防焊层(solder mask)130覆盖于最外层的导线层120，用以保护这些迹线124，并利用防焊层130的多个开口132分别暴露出这些接合垫124，使得单一凸块20仅能连接其所对应的接合垫122。

请同样参考图1A，当开口132的面积大于接合垫122的面积，并完全暴露出接合垫122的顶面及侧面时，此接合垫122的型态为“非焊罩定义型(NSMD)”，如图1A所示。此外，当开口132的面积小于接合垫122面积，而仅暴露出接合垫122局部的顶面时，此接合垫122的型态为“焊罩定义型(SMD)”，其中图1A、图1B并未绘示“焊罩定义型(SMD)”的接合垫122。值得注意的是，无论是“焊罩定义型(SMD)”的接合垫或是“非焊罩定义型(NSMD)”的接合垫，现有所采用的接合垫及开口的外形均以圆形为主。

芯片载板为了提供高密度的接合垫数组，均必须缩小接合垫与邻近迹线之间的间距，然而在导线层的接合垫及迹线长时间地通过电流的情况下，原先残留于芯片载板之内的金属离子将缓慢地移动到接合垫或相邻的迹线的相对侧缘，并接收电子而形成金属原子，且同时累积在接合垫或相邻的迹线的相对侧缘，此即所谓的聚集现象(dendrite)。然而，当金属原子长时间地累积在接合垫或相邻迹线的相对侧缘时，如此将使得长期累积的金属原子将形成一桥状结构(如图1A的组件标号140)，其将导致接合垫与相邻的迹线之间发生短路的现象。因此，接合垫与其邻近的迹线间距P必须大于一设定值，用以相对延长芯片载板的使用寿命。

请同样参考图1A，为了避免防焊层130的开口向左偏移一误差距离E之后，而导致开口132暴露出接合垫122及相邻的迹线124，使得图1B的凸块20同时跨接于接合垫122及其相邻的迹线124，现有技术的解决方法包括：(1)增加接合垫122与相邻迹线124的间距P；以及(2)增加防焊层130的开口132的对位精度。然而，当增加接合垫122与相邻迹线120的间距P时，如此将增加芯片载板100与芯片10接合的面积，因而增加芯片载板100整体的面积。此外，当增加防焊层130开口132的对位精度时，如此就必须采用对位精度较高的防焊层130的制作过程设备来形成防焊层130及其开口132，但对位精度越高的防焊层130的制作过程设备，其成本也相对越高。

实用新型内容

本实用新型的目的在于提出一种集成电路芯片载板，可增加对防焊层开口的对位裕度(tolerance)，故可采用对位精度等级较低的防焊层的制作过程设备来形成防焊层及其开口，进而降低芯片载板整体的生产成本。

本实用新型的另一目的在于提出一种集成电路芯片载板，在应用相同或更高对位精度等级的防焊层的制程设备来形成防焊层及其开口下，将可进一步地缩小导线层的接合垫与迹线间的间距，故可缩小芯片载板与芯片接合的面积，进而缩小芯片载板的面积及芯片的面积，同时降低芯片的制作成本及封装成本。

本实用新型的目的是这样实现的，即提供一种集成电路芯片载板，包括：一基板，具有一表面；图案化的一导线层，配置于该基板的该表面，并具有多个接合垫及多个迹线，其中该各接合垫分别具有一长轴及对应的一短轴，而该各长轴之一的长度大于其所对应的该短轴长度，且任二相邻的该各长轴之间夹有一角，其角度范围为0～10度，并且该各长轴之一与其所对应的该短轴夹角其角度范围为80～100度；以及图案化的一防焊层，配置于该基板的该表面，并覆盖该导线层的该各迹线，且该防焊层具有多个开口，其分别暴露出其所对应的该各接合垫。

依照本实用新型的较佳实施例所述，其中这些接合垫的形状可为椭圆形或矩形。此外，这些迹线之一可位于二相邻接合垫之间。另外，这些接合垫的两相对侧缘可受到防焊层所覆盖。

本实用新型还提供一种集成电路芯片载板，包括：一基板，具有一表面；图案化的一导线层，配置于该基板的该表面，并具有多个接合垫及多个迹线；以及图案化的一防焊层，配置于该基板的该表面，并覆盖该导线层的该各迹线，且该防焊层具有多个开口，其分别暴露出其所对应的该各接合垫，且该各开口分别具有一长轴及对应的一短轴，而该各长轴之一的长度大于其所对应的该短轴的长度，且任二相邻的该各长轴之间夹有一角，其角度范围为0～10度，并且该各长轴之一与其所对应的该短轴的夹角其角度范围为80～100度。

依照本实用新型的较佳实施例所述，其中这些开口的形状可为椭圆形或矩形。此外，这些迹线之一可位于二相邻的接合垫之间。另外，这些接合垫的两相对侧缘可受到防焊层所覆盖。

本实用新型还进一步提出一种集成电路芯片载板，其主要包括一基板、一图案化的导线层及一图案化的防焊层。其中导线层配置于基板的表面，并具有多个接合垫及多条迹线，其中该各接合垫分别具有一第一长轴及对应约略正交的一第一短轴，而任二相邻的第一长轴之间大致相互平行。此外，防焊层配置于基板表面并覆盖导线层的迹线，且防焊层具有多个开口，其分别暴露出其所对应的接合垫，且这些开口分别具有一第二长轴及对应约略正交的一第二短轴，而任二相邻的第二长轴之间大致相互平行，且这些第二长轴之一大致平行于其所对应的这些第一长轴之一。

附图说明

图1A为现有一种具有“非焊罩定义型(NSMD)”接合垫的集成电路芯片载板的局部俯视图；

图1B为图1A的I-I线的剖视图；

图2A为本实用新型第一实施例的集成电路芯片载板的局部俯视图；

图2B为图2A的II-II线的剖视图；

图3A为本实用新型第二实施例的集成电路芯片载板的局部俯视图；

图3B为图3A的III-III线的剖视图；

图4A为本实用新型第三实施例的集成电路芯片载板的局部俯视图；

图4B为图4A的IV-IV线的剖视图。

具有实施方式

第一实施例

本实用新型的第一实施例的集成电路芯片载板是利用圆形接合垫来搭配长形开口。

请参考图2A、图2B，其中图2A绘示本实用新型第一实施例的集成电路芯片载板的局部俯视图，而图2B绘示图2A的II-II线的剖视图。首先，如图2B所示，集成电路芯片载板200(以下简称芯片载板200)主要包括一基板210及一防焊层230，其中基板210主要由多层图案化的导线层220(仅绘示其一)及多层绝缘层(未绘示)所相互交错叠合而成，并以多个导通插塞(未绘示)分别贯穿上述绝缘层，用以电连接两相邻的导线层220。此外，为了提供多个电连接芯片10凸块20的接点，在基板110的最外层的导线层120包括多个接合垫222及多条迹线124，使芯片10的凸块20能够分别电连接及机械连接至这些接合垫212。

请参考图2A，就本实用新型第一实施例的芯片载板200而言，芯片载板200的开口232的形状大致上为矩形或椭圆形(图式均以矩形的开口232作代表)，所以在芯片载板200的水平面上，防焊层230的开口232具有一长轴L及一短轴S，其中长轴L的长度大于短轴S的长度，且长轴L与短轴S的个别的延伸方向呈正交(90度)或呈接近正交(80～100度之间)，并且任二相邻的开口232的长轴L其延伸方向之间彼此大致平行。此外，迹线224的延伸方向也约略平行排列于开口232的长轴L，且这些迹线224的一端将分别连接至其所对应的接合垫222的侧缘。

为了说明本实用新型的第一实施例的圆形接合垫222搭配长形开口232将可提供较大的对位裕度给防焊层230的开口232，请依序参考图1A、图2A，并参阅下文的说明。

如图1A所示，就现有的芯片载板100而言，若将接合垫122的直径d设定为90微米，并将开口132的直径D设定为125微米，且将接合垫122及相邻迹线124的间距P设定等于30微米时，开口132与迹线124的间距G将对应为12.5微米，其中G＝(P-(D-d)/2)＝(30-(125-90)/2)微米。因此，当防焊层130的开口132向左偏移一误差距离E(17.5微米)时，开口132将同时暴露出接合垫122及相邻的迹线124，故防焊层130的制作过程设备的对位误差必须小于间距G，即小于12.5微米。

如图2A所示，就本实用新型的第一实施例的芯片载板200而言，可将开口232的长轴L的长度设定维持为125微米，而开口232的短轴S的长度则由原先的125微米缩短为90微米，且接合垫222的直径设定为90微米，并且将接合垫222及相邻迹线224的间距P设定等于30微米时，开口232与迹线224的间距G将对应为30微米，其中G＝P＝30微米。因此，当防焊层230的开口232同样向左偏移一误差距离E(1 7.5微米)时，开口232仅暴露出接合垫222，而未暴露出其相邻的迹线124，故防焊层230的制程设备的对位误差可以等于17.5微米，并且此处防焊层230的最大对位误差更可小于间距G，即小于30微米。

基于上述，本实用新型的第一实施例的集成电路芯片载板是通过改变开口的形状，例如将现有的圆形开口改为本实用新型的长形开口，且在不大幅度影响接合垫的暴露面积的情况下，使长形设计的开口能更远离其对应暴露的接合垫的相邻迹线，故可有效地增加防焊层的开口的对位裕度，当防焊层的开口的对位误差过大时，开口仍然不会同时暴露出接合垫及其相邻的迹线。

第二实施例

本实用新型的第二实施例与第一实施例相比之下，第一实施例是将现有的圆形开口改为长形开口，而第二实施例将现有的圆形接合垫改为长形接合垫。

请同时参考图3A、图3B，其中图3A绘示本实用新型的第二实施例的集成电路芯片载板的局部俯视图，而图3B绘示图3A的III-III线的剖视图。由于第二实施例的集成电路芯片载板202的结构与第一实施例的集成电路芯片载板200的结构几乎相同，故下文将仅针对第二实施例的芯片载板202的主要特征来加以说明。如图3A所示，芯片载板200的接合垫222的形状大致上为矩形或椭圆形(图式均以矩形的接合垫222作代表)，所以在芯片载板202的水平面上，接合垫222具有一长轴L及一短轴S，其中长轴L的长度大于短轴S的长度，且长轴L与短轴S的延伸方向呈正交(90度)或呈接近正交(80～100度之间)，并且任二相邻接合垫222的长轴L其延伸方向之间彼此大致平行。此外，迹线224的延伸方向也约略平行排列于接合垫222的长轴L，且这些迹线224的一端将分别连接至其所对应的接合垫222的侧缘。

为了说明本实用新型的第二实施例的长形接合垫222搭配圆形开口232将可提供较大的对位裕度给防焊层230的开口232，请依序参考图1A、图3A，并参阅下文的说明。

如图1A所示，就现有的芯片载板100而言，若将接合垫122的直径d设定为90微米，并将开口132的直径D设定为125微米，且将接合垫122及相邻迹线124之间距P设定等于30微米时，开口132与迹线124之间距G将对应为12.5微米，其中G＝(P-(D-d)/2)＝(30-(125-90)/2)微米。因此，当防焊层130的开口132向左偏移一误差距离E(17.5微米)时，开口132将同时暴露出接合垫122及相邻的迹线124，故防焊层130的制程设备的对位误差必须小于间距G，即小于12.5微米。

如图3A所示，就本实用新型的第二实施例的芯片载板202而言，可将接合垫222的长轴L的长度设定为125微米，而接合垫222的短轴S的长度则设定为90微米，且开口232的直径设定为90微米，并且将接合垫222及相邻迹线224的间距P设定等于30微米时，开口232与迹线224之间距G将对应为30微米，其中G＝P＝30微米。因此，当防焊层230的开口232同样向左偏移一误差距离E(17.5微米)时，开口232仅暴露出接合垫222，而未暴露出其相邻的迹线124，故防焊层230的制程设备的对位误差可以等于17.5微米，并且此处防焊层230的最大对位误差更可小于间距G，即小于30微米。

基于上述，本实用新型的第二实施例的集成电路芯片载板是通过改变接合垫的形状，例如将现有的圆形接合垫改为本实用新型的长形接合垫，且在不大幅度影响接合垫的暴露面积的情况下，相对缩小开口的面积，使得长形设计的接合垫能更远离其相邻迹线，故可有效地增加防焊层的开口的对位裕度，当防焊层的开口的对位误差过大时，开口仍然不会同时暴露出接合垫及其相邻的迹线。

第三实施例

与第一实施例及第二实施例相比较，本实用新型的第三实施例利用长形接合垫搭配长形开口，用以增加接合垫的暴露面积。

请同时参考图4A、图4B，其中图4A绘示本实用新型的第三实施例的集成电路芯片载板的局部俯视图，而图4B绘示图4A的IV-IV线的剖视图。由于第三实施例的芯片载板204的结构与第一实施例的芯片载板200的结构几乎相同，故下文将仅针对第三实施例的芯片载板204的主要特征来加以说明。如图4A所示，第三实施例的芯片载板204利用长形接合垫222搭配长形开口232，其中接合垫222的长轴L1大致平行于开口232的长轴L2，而且接合垫222的长轴L1也大致平行于迹线224的延伸方向，并且接合垫222的短轴S1也大致平行于开口232的短轴S2，同时接合垫的长轴L1也大致垂直于其短轴S1，而开口的长轴L2也大致垂直于其短轴S2。因此，与第一实施例及第二实施例相同的是，第三实施例将可利用长形接合垫222搭配长形开口232，因而增加防焊层230开口232的对位裕度，故可采用对位精度等级较低的防焊层230的制程设备，进而降低芯片载板200的整体的生产成本。

请再参考图4A，与第一实施例及第二实施例相比较，第三实施例利用长形接合垫222来搭配长形开口222，故可相对地增加接合垫222的暴露于开口232以外的面积，因而相对增加接合垫222与凸块20之间的接合面积，使得接合垫222及凸块20之间的接合面能够承受较大的电流通过，并同时降低凸块20受到电子迁移(electro-migration)效应的影响。

值得注意的是，就现有技术而言，如图1A、图1B所示，基板110的表层通常是一介电层，而接合垫122配置于基板110的表层，且接合垫122的顶面还完全暴露于罩幕层130的开口132中。因此，芯片载板100在温度循环测试(Temperature Cycle Test，TCT)的过程期间，为了预防基板110于接合垫122的周缘下方的表层(即介电层)产生裂缝，所以基板110的表层(介电层)的材质必须为含有纤维(fiber)的介电材料，例如含有纤维的树脂(例如BT pre-preg)，用以预防基板110的介电层所产生的裂缝而不断向下延伸，因而破坏基板210的内部线路。

承上所述，就本实用新型的三个实施例而言，有下列几种情况可以使用不合纤维的树脂来作为基板的表层(介电层)的材质。首先，如图2A所示，可在圆形接合垫222搭配长形开口232的设计下，使得防焊层230至少覆盖于圆形接合垫222的表面的左右两侧缘，用以相对增加基板210的表层(介电层)的结构强度。此外，如图3A所示，可在长形接合垫222搭配圆形开口232的设计下，使得防焊层230至少覆盖于长形接合垫222的表面的上下两侧缘，用以相对增加基板210的表层(介电层)的结构强度。另外，如图4A所示，可在长形接合垫222搭配长形开口232的设计下，使得防焊层230至少覆盖于长形接合垫222的表面的上下两侧缘或左右两侧缘，用以相对增加基板210的表层(介电层)的结构强度。

综上所述，本实用新型的集成电路芯片载板是利用圆形接合垫搭配长形(或椭圆形)开口(如第一实施例所揭露)，长形(或椭圆形)接合垫搭配圆形开口(如第二实施例所揭露)或长形(或椭圆形)接合垫搭配长形(或椭圆形)开口(如第三实施例所揭露)，且在不大幅度影响接合垫的暴露面积的情况下，芯片载板将可有效地增加防焊层的开口的对位裕度，故可采用对位精度等级较低的防焊层的制程设备来形成防焊层及其开口，进而降低集成电路芯片载板的整体的生产成本。

此外，同样由于本实用新型的集成电路芯片载板具有较高的防焊层的开口的对位裕度，故在应用相同或更高对位精度等级的防焊层的制程设备来形成防焊层及其开口下，将可进一步地缩小导线层的接合垫与迹线之间的间距，故可缩小集成电路芯片载板与芯片接合的面积，进而缩小芯片载板的面积及芯片的面积，同时降低芯片的制作成本及封装成本。

Claims

1.一种集成电路芯片载板，其特征在于，包括：一基板，具有一表面；图案化的一导线层，配置于该基板的该表面，并具有多个接合垫及多个迹线，其中该各接合垫分别具有一长轴及对应的一短轴，而该各长轴之一的长度大于其所对应的该短轴长度，且任二相邻的该各长轴之间夹有一角，其角度范围为0～10度，并且该各长轴之一与其所对应的该短轴夹角其角度范围为80～100度；以及图案化的一防焊层，配置于该基板的该表面，并覆盖该导线层的该各迹线，且该防焊层具有多个开口，其分别暴露出其所对应的该各接合垫。

2.如权利要求1所述的集成电路芯片载板，其特征在于，该各接合垫之一的形状为椭圆形及矩形其中之一。

3.如权利要求1所述的集成电路芯片载板，其特征在于，该各迹线之一位于二相邻的该各接合垫之间。

4.如权利要求1所述的集成电路芯片载板，其特征在于，该各接合垫表面的两相对侧缘受到该防焊层所覆盖。

5.一种集成电路芯片载板，其特征在于，包括：一基板，具有一表面；图案化的一导线层，配置于该基板的该表面，并具有多个接合垫及多个迹线；以及图案化的一防焊层，配置于该基板的该表面，并覆盖该导线层的该各迹线，且该防焊层具有多个开口，其分别暴露出其所对应的该各接合垫，且该各开口分别具有一长轴及对应的一短轴，而该各长轴之一的长度大于其所对应的该短轴的长度，且任二相邻的该各长轴之间夹有一角，其角度范围为0～10度，并且该各长轴之一与其所对应的该短轴的夹角其角度范围为80～100度。

6.如权利要求5所述的集成电路芯片载板，其特征在于，该各开口之一的形状为椭圆形及矩形其中之一。

7.如权利要求5所述的集成电路芯片载板，其特征在于，该各迹线之一位于二相邻的该各接合垫之间。

8.如权利要求5所述的集成电路芯片载板，其特征在于，该各接合垫表面的两相对侧缘受到该防焊层所覆盖。