CN2653841Y - 倒装芯片封装载板 - Google Patents

倒装芯片封装载板 Download PDF

Info

Publication number
CN2653841Y
CN2653841Y CN 03263397 CN03263397U CN2653841Y CN 2653841 Y CN2653841 Y CN 2653841Y CN 03263397 CN03263397 CN 03263397 CN 03263397 U CN03263397 U CN 03263397U CN 2653841 Y CN2653841 Y CN 2653841Y
Authority
CN
China
Prior art keywords
welding
flip
chip
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 03263397
Other languages
English (en)
Inventor
许志行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN 03263397 priority Critical patent/CN2653841Y/zh
Application granted granted Critical
Publication of CN2653841Y publication Critical patent/CN2653841Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

一种倒装芯片封装载板，具有一基板，而基板的表面具有多个焊接垫，用来连接倒装芯片焊接的芯片，且基板的表面还具有一表面线路保护层，而这些焊接垫可暴露于表面线路保护层的一防焊开口中。此外，焊接垫的表面覆盖一焊料层，用来增加后续倒装芯片焊接时焊接垫与导电凸点间的焊接性。由于大面积的防焊开口完全暴露出这些焊接垫，所以可采用对位精度较低的工艺设备来形成表面线路保护层及其防焊开口，故可降低倒装芯片封装载板的制作成本，并缩小焊接垫之间的间距。

Description

倒装芯片封装载板
技术领域
本实用新型涉及一种芯片载板，且特别是有关于一种运用于倒装芯片焊接的倒装芯片封装载板。
背景技术
近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。目前在半导体工艺中，芯片载板(chip carrier)是经常使用的封装组件之一。其中，常见的芯片载板主要是由多层图案化导线层及多层介电层交替叠合所构成，其中介电层配置于任两相邻的图案化导线层之间，而图案化导线层可藉由贯穿介电层的导通孔(Plating Through Hole，PTH)或导电孔(via)而彼此电连接。由于芯片载板具有布线细密、组装紧凑以及性能良好等优点，已成为倒装芯片封装载板(flip chip package substrate)的主流。
在一般的倒装芯片封装结构中，芯片主要以倒装芯片焊接(flip chipbonding)的方式与一基板电连接，而基板的表面具有多个焊接垫(bondingpad)，用来分别对应连接倒装芯片焊接的导电凸点(bump)。焊接垫例如是铜垫，其由最外层的图案化导线层所构成，而最外层的图案化导线层的迹线(trace)还可覆盖一表面线路保护层，该表面线路保护层例如是一焊罩层(Solder Mask)，且焊接垫依照焊罩层是否覆盖焊接垫的差异而有所不同，其型态可大致区分为焊罩定义型(Solder Mask Defined，SMD)和非焊罩定义型(Non-Solder Mask Defined，NSMD)两种。
请同时参考图1A和图1B，其中图1A显示现有的一种具有非焊罩定义型(NSMD)焊接垫的倒装芯片封装载板的局部俯视图，而图1B显示图1A的I-I线的剖面图。倒装芯片封装载板具有一基板100，而基板100的表面102上具有多个焊接垫112a，且焊接垫112a由最外层的图案化导线层110所构成。此外，基板100的表面102上还覆盖一图案化的焊罩层140a，用来保护最外层的图案化导线层110的迹线114。另外，图案化的焊罩层140a具有多个防焊开口142a，分别暴露其所对应的焊接垫112a之一。由于焊罩层140a的防焊开口142a的面积大于焊接垫112a的面积，并暴露出焊接垫112a的顶面与侧面，因此现有将该种焊接垫112a定义为非焊罩定义型焊接垫。
接着请参考图2A和图2B，其中图2A显示现有的一种具有焊罩定义型(SMD)焊接垫的倒装芯片封装载板的局部俯视图，而图2B显示图2A的II-II线的剖面图。同样，基板100的表面102上覆盖一图案化的焊罩层140b，用来保护最外层的图案化导线层110的迹线114。此外，图案化的焊罩层140b具有多个防焊开口142b，分别暴露其所对应的焊接垫112b之一。由于焊罩层140b的防焊开口142b的面积小于焊接垫112b的面积，并仅暴露出焊接垫112b的顶面，因此现有将该种焊接垫112b定义为焊罩定义型焊接垫。
值得注意的是，随着芯片工艺能力的不断提高，芯片的尺寸也随着工艺能力的进步而缩小，尤其是高引脚数的倒装芯片封装结构，其导电凸点的间距也愈来愈小。因此，倒装芯片封装载板的焊接垫与邻近迹线之间的间距势必要相对地缩小，才能达到高布线密度以及高焊接垫密度的要求。然而，无论是焊罩定义型的焊接垫(如图2A所示)或非焊罩定义型的焊接垫(如图1A所示)，如果缩小基板的焊接垫与邻近迹线之间的间距时，相对地必须采用更高对位精度的工艺设备来形成焊罩层及其防焊开口，以避免防焊开口因对位不良所产生的偏移，而暴露邻近的迹线。一旦焊接垫及相邻的迹线暴露于同一防焊开口之间时，将导致焊接垫与迹线同时接触倒装芯片焊接的导电凸点而发生短路的现象。但利用对位精度愈高的工艺设备来形成焊罩层及其防焊开口，却相对地增加基板的制作成本。
实用新型内容
因此，本实用新型的目的就是提供一种倒装芯片封装载板，可采用对位精度较低的工艺设备来形成焊罩层及其防焊开口，从而降低倒装芯片封装载板的制作成本。
本实用新型的另一目的是提供一种倒装芯片封装结构，其中基板的焊接垫与邻近迹线之间的间距可进一步缩小，以达到高布线密度以及高焊接垫密度的要求。
为达本实用新型的上述目的，本实用新型提供一种倒装芯片封装载板，具有一基板、一图案化导线层、一第一表面线路保护层以及一焊料层。图案化导线层配置于基板的表面，并具有多个焊接垫。此外，第一表面线路保护层覆盖于基板的表面上，其具有一第一防焊开口，暴露出这些焊接垫。另外，焊料层覆盖于这些焊接垫的表面上。
为达本实用新型的上述目的，本实用新型提供一种倒装芯片封装结构，具有一基板以及一芯片，其中基板的表面具有多个焊接垫，且该基板的表面还具有一表面线路保护层，而表面线路保护层具有一防焊开口，其暴露出这些焊接垫，且这些焊接垫的表面覆盖一焊料层。此外，芯片配置于基板上。另外，多个导电凸点分别电性及结构性地连接芯片至基板的这些焊接垫。
依照本实用新型的优选实施例所述，上述的焊料层的材料例如是一低熔点的焊料，而导电凸点的材料例如是锡铅合金，其相对于焊料层具有较高的熔点。
本实用新型因暴露多个焊接垫于表面线路保护层的一防焊开口，且采用对位精度较低的工艺设备来形成该表面线路保护层及其防焊开口，因此可降低倒装芯片封装载板的制作成本。此外，焊接垫以及暴露的迹线的表面均被一低熔点的焊料覆盖着，因此焊接垫与邻近迹线之间的间距可进一步缩小，以提高基板的布线密度以及焊接垫密度。
为让本实用新型的上述和其它目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下。
附图说明
图1A和图1B分别显示现有的一种具有非焊罩定义型(NSMD)焊接垫的倒装芯片封装载板的局部俯视图及I-I线的剖面图；
图2A和图2B分别显示现有的一种具有焊罩定义型(SMD)焊接垫的倒装芯片封装载板的局部俯视图及II-II线的剖面图；
图3A和图3B分别显示本实用新型一优选实施例的一种倒装芯片封装载板的局部俯视图及III-III线的剖面图；
图4显示图3B的倒装芯片封装载板与芯片倒装芯片焊接的剖面示意图；
图5和图6分别显示本实用新型一优选实施例的一种倒装芯片封装载板，其焊罩层及其防焊开口的俯视示意图。
附图标记说明
100   基板                  102    表面
110   图案化导线层          112a   焊接垫
112b  焊接垫                114    迹线
140a  焊罩层                140b   焊罩层
142a  防焊开口              142b   防焊开口
200   基板                  202    表面
210   图案化导线层          212    焊接垫
214   迹线                  216    焊料层
240   表面线路保护层        242    防焊开口
250   芯片                  252    焊垫
254   导电凸点              260    封胶
300   基板                  302    表面
304   芯片焊接区            306    焊接垫
310   表面线路保护层        312    防焊开口
320   表面线路保护层        322    防焊开口
具体实施方式
请同时参考图3A和图3B，其中图3A显示本实用新型一优选实施例的一种倒装芯片封装载板的局部俯视图，而图3B显示图3A的III-III线的剖面图。倒装芯片封装载板具有一基板200，而基板200的表面202上具有多个焊接垫212，且焊接垫212由最外层的一图案化导线层210所构成。此外，基板200的表面202上还覆盖一表面线路保护层240，该表面线路保护层240例如是一焊罩层，用来保护最外层的图案化导线层210的迹线214。另外，表面线路保护层240具有一防焊开口242，其面积远大于焊接垫212的面积，因此焊接垫212可暴露于大面积的防焊开口242所围成的区域中。由于形成大面积的防焊开口242不需使用现有所采用的高对位精度的工艺设备，而是采用对位精度较低的工艺设备来形成表面线路保护层240及其防焊开口242即可，故可降低倒装芯片封装载板200的制作成本。
此外，如图3B所示，焊接垫212的表面覆盖一焊料层216，而焊料层216的材料例如是一低熔点的焊料，其可藉由电镀的方式，形成于焊接垫212的顶面以及侧面，而焊料层216除了可避免焊接垫212与外界空气的氧化作用外，还可增加后续倒装芯片焊接时焊接垫212与导电凸点254间的焊接性(如图4所示)。另外，如图3A所示，最外层的图案化导线层210的迹线214与焊接垫212例如在图案化导线层210的过程之中同时形成，其中迹线214的一端延伸至防焊开口之中并连接至焊接垫212之一，且焊料层216同样覆盖于迹线214的顶面与侧面上，用来保护迹线214。
同样如图3A所示，为符合高布线密度的要求，上述的焊接垫212例如以面阵列的型态排列于防焊开口242所围成的区域中，而焊接垫212与邻近迹线214之间的间距可缩小至一条迹线的线宽所能容纳的距离。当然，随着焊接垫212的径向面积的不断缩小或形状的改变，焊接垫212与邻近迹线214之间的间距甚至可小于一条迹线的线宽，以提高倒装芯片封装载板200的布线密度以及焊接垫的密度。
请参考图4，其显示图3B的倒装芯片封装载板与芯片倒装芯片焊接的剖面示意图。芯片250以倒装芯片焊接的方式配置于基板200的表面202上，而芯片250的焊垫252上具有多个导电凸点254，分别连接其所对应的焊接垫212，以使芯片250可藉由导电凸点254而电性与机械性连接至基板200上。其中，焊接垫212的表面具有低熔点的焊料层216，而导电凸点254例如是高熔点的锡铅凸点，其相对于焊料层216具有较高的熔点。因此，当进行再流焊工艺时，焊料层216将先熔融并包覆于导电凸点254的表面上，以增加导电凸点254与焊接垫212间的焊接性。另外，芯片250与基板200之间还可填入一封胶260，用来包覆导电凸点254，并缓冲芯片250与基板200之间因热膨胀系数不匹配而产生热应力的现象。
请参考图5和图6，其分别显示本实用新型一优选实施例的一种倒装芯片封装载板，其焊罩层及其防焊开口的俯视示意图。如图5所示，基板300的表面302具有一芯片焊接区(chip bonding area)304，而焊接垫306以面阵列的型态排列于芯片焊接区304上。此外，焊罩层310或其它表面线路保护层覆盖于基板300的表面302上，其具有一防焊开口312，且防焊开口312形成于芯片焊接区304的外围，并暴露出这些焊接垫306，如该基板300的芯片焊接区304上不需如现有形成多个高对位精度的防焊开口分别暴露其所对应的焊接垫，而是形成一大面积的防焊开口312于芯片焊接区304的外围即可，故可降低基板300的制作成本。另外，焊接垫306的表面例如以电镀的方式形成一焊料层(未显示)，以增加芯片倒装芯片焊接的可靠性。再者，如图6所示，在特殊情况下，还可形成另一表面线路保护层320于该防焊开口312之中，且覆盖于局部的芯片焊接区304之上，其中表面线路保护层320例如是焊罩层，其具有多个防焊开口322，分别暴露其所对应的焊接垫306，而焊接垫306按照焊罩层是否覆盖焊接垫306的差异而有所不同，其型态可大致区分为焊罩定义型(SMD)和非焊罩定义型(NSMD)两种。另外，该表面线路保护层320及其防焊开口322可藉由高对位精度的工艺设备来形成。
由以上说明可知，本实用新型的倒装芯片封装载板形成大面积的防焊开口于基板的表面上，用来暴露出基板的焊接垫于同一防焊开口之中。此外，焊接垫的表面覆盖一焊料层，其可藉由电镀的方式形成于焊接垫的顶面以及侧面，用来增加后续倒装芯片焊接时焊接垫与导电凸点间的焊接性。
综上所述，本实用新型的倒装芯片封装载板具有下列优点：
(1).基板的芯片焊接区上不需形成多个高对位精度的防焊开口，而是形成一大面积的防焊开口于芯片焊接区的外围，故可缩小焊接垫之间的间距。
(2).本实用新型可采用对位精度较低的工艺设备来形成表面线路保护层及其防焊开口，故可降低倒装芯片封装载板的制作成本。
虽然本实用新型已结合一优选实施例披露如上，然其并非用来限定本实用新型，本领域内的技术人员，在不脱离本实用新型的精神和范围内，可作少许的更动与润饰，因此本实用新型的保护范围以权利要求所界定的为准。

Claims (31)

1.一种倒装芯片封装载板，其特征是，至少包括：
一基板；
一图案化导线层，配置于该基板的表面，并具有多个焊接垫；
一第一表面线路保护层，覆盖于该基板的表面上，其具有一第一防焊开口，暴露出该些焊接垫；以及
一焊料层，覆盖于该些焊接垫的表面上。
2.如权利要求1所述的倒装芯片封装载板，其特征是，该基板的表面具有一芯片焊接区，而该些焊接垫位于该芯片焊接区，且该第一防焊开口暴露该芯片焊接区。
3.如权利要求2所述的倒装芯片封装载板，其特征是，还包括一第二表面线路保护层，其覆盖于局部的该芯片焊接区之上，且该第二表面线路保护层具有多个第二防焊开口，其分别暴露其所对应的部分的该些焊接垫的至少其一。
4.如权利要求3所述的倒装芯片封装载板，其特征是，该第二表面线路保护层是一焊罩层。
5.如权利要求1所述的倒装芯片封装载板，其特征是，该图案化导线层还包括至少一迹线，该迹线的一端延伸至该第一防焊开口之中并连接至该些焊接垫之一，其中该迹线未被该第一表面线路保护层覆盖者其表面被该焊料层所覆盖。
6.如权利要求1所述的倒装芯片封装载板，其特征是，该焊料层的材料包括低熔点的金属以及合金其中之一。
7.如权利要求1所述的倒装芯片封装载板，其特征是，该焊料层的材料是锡铅合金。
8.如权利要求1所述的倒装芯片封装载板，其特征是，该第一表面线路保护层是一焊罩层。
9.一种倒装芯片封装结构，其特征是，至少包括：
一基板，其表面具有多个焊接垫，且该基板还具有一第一表面线路保护层，其配置于该基板的表面，而该第一表面线路保护层具有一第一防焊开口，其暴露出该些焊接垫，且该些焊接垫的表面覆盖一焊料层；
一芯片，配置于该基板上；以及
多个导电凸点，电性及结构性地连接该芯片至该基板的该些焊接垫。
10.如权利要求9所述的倒装芯片封装结构，其特征是，该基板的表面还具有至少一迹线，该迹线的一端延伸至该第一防焊开口之中并连接至该些焊接垫之一，其中该迹线未被该第一表面线路保护层覆盖者其表面被该焊料层所覆盖。
11.如权利要求9所述的倒装芯片封装结构，其特征是，该基板的表面还具有一芯片焊接区，而该些焊接垫位于该芯片焊接区，且该第一防焊开口暴露出该芯片焊接区。
12.如权利要求11所述的倒装芯片封装结构，其特征是，还包括一第二表面线路保护层，位于该第一防焊开口之中，且覆盖于局部的该芯片焊接区之上，该第二表面线路保护层具有多个第二防焊开口，其分别暴露其所对应的部分的该些焊接垫的至少其一。
13.如权利要求12所述的倒装芯片封装结构，其特征是，该第二表面线路保护层是一焊罩层。
14.如权利要求9所述的倒装芯片封装结构，其特征是，该焊料层的材料包括低熔点的金属以及合金其中之一。
15.如权利要求9所述的倒装芯片封装结构，其特征是，该焊料层的材料是锡铅合金。
16.如权利要求9所述的倒装芯片封装结构，其特征是，该些导电凸点相对于该焊料层具有较高的熔点。
17.如权利要求9所述的倒装芯片封装结构，其特征是，该第一表面线路保护层是一焊罩层。
18.如权利要求9所述的倒装芯片封装结构，其特征是，还包括一封胶，配置于该芯片与该基板之间，且包覆该些导电凸点。
19.一种倒装芯片封装载板，其特征是，至少包括：
一基板，具有一芯片焊接区；
一图案化导线层，配置于该基板的表面，并具有多个焊接垫及多个迹线，其中该些焊接垫及部分的该些迹线位于该芯片焊接区中；
一第一表面线路保护层，覆盖于该基板的表面上，其具有一第一防焊开口，暴露出该芯片焊接区；以及
一焊料层，覆盖于该些焊接垫的表面及未被该第一表面线路保护层覆盖的部分该些迹线的表面。
20.如权利要求19所述的倒装芯片封装载板，其特征是，还包括一第二表面线路保护层，其覆盖于局部的该芯片焊接区之上，且该第二表面线路保护层具有多个第二防焊开口，其分别暴露其所对应的部分的该些焊接垫的至少其一。
21.如权利要求20所述的倒装芯片封装载板，其特征是，该第二表面线路保护层是一焊罩层。
22.如权利要求19所述的倒装芯片封装载板，其特征是，该焊料层的材料包括低熔点的金属以及合金其中之一。
23.如权利要求19所述的倒装芯片封装载板，其特征是，该焊料层的材料是锡铅合金。
24.如权利要求19所述的倒装芯片封装载板，其特征是，该第一表面线路保护层是一焊罩层。
25.一种倒装芯片封装结构，其特征是，至少包括：
一基板，具有一芯片焊接区；
一图案化导线层，配置于该基板的表面，并具有多个焊接垫及多个迹线，其中该些焊接垫及部分的该些迹线位于该芯片焊接区中；
一第一表面线路保护层，覆盖于该基板的表面上，其具有一第一防焊开口，暴露出该芯片焊接区；
一焊料层，覆盖于该些焊接垫的表面上及未被该第一表面线路保护层覆盖的部分该些迹线的表面；
一芯片，配置于该基板上；以及
多个导电凸点，电性及结构性地连接该芯片至该基板的该些焊接垫，其中该些导电凸点相对于该焊料层具有较高的熔点。
26.如权利要求25所述的倒装芯片封装结构，其特征是，还包括一第二表面线路保护层，位于该第一防焊开口之中，且覆盖于局部的该芯片焊接区之上，该第二表面线路保护层具有多个第二防焊开口，其分别暴露其所对应的部分的该些焊接垫的至少其一。
27.如权利要求26所述的倒装芯片封装结构，其特征是，该第二表面线路保护层是一焊罩层。
28.如权利要求25所述的倒装芯片封装结构，其特征是，该焊料层的材料包括低熔点的金属以及合金其中之一。
29.如权利要求25所述的倒装芯片封装结构，其特征是，该焊料层的材料是锡铅合金。
30.如权利要求25所述的倒装芯片封装结构，其特征是，该第一表面线路保护层是一焊罩层。
31.如权利要求25所述的倒装芯片封装结构，其特征是，还包括一封胶，配置于该芯片与该基板之间，且包覆该些导电凸点。
CN 03263397 2003-06-12 2003-06-12 倒装芯片封装载板 Expired - Lifetime CN2653841Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03263397 CN2653841Y (zh) 2003-06-12 2003-06-12 倒装芯片封装载板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03263397 CN2653841Y (zh) 2003-06-12 2003-06-12 倒装芯片封装载板

Publications (1)

Publication Number Publication Date
CN2653841Y true CN2653841Y (zh) 2004-11-03

Family

ID=34329592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03263397 Expired - Lifetime CN2653841Y (zh) 2003-06-12 2003-06-12 倒装芯片封装载板

Country Status (1)

Country Link
CN (1) CN2653841Y (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101557682B (zh) * 2008-04-07 2011-09-21 旭德科技股份有限公司 电子元件载板的制作方法
CN105636349A (zh) * 2015-12-29 2016-06-01 广东欧珀移动通信有限公司 电路板连接结构及移动终端
CN110660681A (zh) * 2018-06-28 2020-01-07 上海怡英新材料科技有限公司 一种倒装芯片组件及其封装方法
CN113556883A (zh) * 2020-04-23 2021-10-26 鹏鼎控股(深圳)股份有限公司 电路板封装结构的制备方法及电路板封装结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101557682B (zh) * 2008-04-07 2011-09-21 旭德科技股份有限公司 电子元件载板的制作方法
CN105636349A (zh) * 2015-12-29 2016-06-01 广东欧珀移动通信有限公司 电路板连接结构及移动终端
CN105636349B (zh) * 2015-12-29 2018-05-29 广东欧珀移动通信有限公司 电路板连接结构及移动终端
CN110660681A (zh) * 2018-06-28 2020-01-07 上海怡英新材料科技有限公司 一种倒装芯片组件及其封装方法
CN113556883A (zh) * 2020-04-23 2021-10-26 鹏鼎控股(深圳)股份有限公司 电路板封装结构的制备方法及电路板封装结构
CN113556883B (zh) * 2020-04-23 2022-11-15 鹏鼎控股(深圳)股份有限公司 电路板封装结构的制备方法及电路板封装结构

Similar Documents

Publication Publication Date Title
KR101130633B1 (ko) 면실장형 전자부품과 그 제조방법
US6809262B1 (en) Flip chip package carrier
CN1241461C (zh) 印刷掩膜、印刷方法，表面安装结构组件及其制造方法
CN101060087A (zh) 电极及其制造方法,以及具有该电极的半导体器件
US20150380391A1 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
US6486551B1 (en) Wired board and method of producing the same
CN1265447C (zh) 半导体封装基板的电性连接垫电镀金属层的制造方法
KR101618878B1 (ko) 비솔더식 전자소자용 패키지를 구비한 인쇄회로기판 및 본딩방법
CN2653841Y (zh) 倒装芯片封装载板
CN103545286A (zh) 线路基板、半导体封装结构及线路基板制作工艺
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
CN1980538A (zh) 形成电路板电性连接端的制法
CN102711390B (zh) 线路板制作方法
US8823183B2 (en) Bump for semiconductor package, semiconductor package having bump, and stacked semiconductor package
US20080083115A1 (en) Method for repairing metal finish layer on surface of electrical connection pad of circuit board
CN101483970B (zh) 线路板
CN2594979Y (zh) 集成电路芯片载板
CN2681524Y (zh) 线路载板
CN1747157A (zh) 高密度布线的覆晶封装基板
CN1264393C (zh) 选择性电镀法
CN2672857Y (zh) 倒装芯片封装基板
KR20070087765A (ko) 적층형 패키지 및 그 제조 방법
US7547974B2 (en) Wiring substrate with improvement in tensile strength of traces
CN1234158C (zh) 封装基板制造方法及其结构
CN1216420C (zh) 可设置无源元件的芯片承载件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20130613

Granted publication date: 20041103