CN1206728C - 芯片封装及其制造方法 - Google Patents

芯片封装及其制造方法 Download PDF

Info

Publication number
CN1206728C
CN1206728C CNB021598401A CN02159840A CN1206728C CN 1206728 C CN1206728 C CN 1206728C CN B021598401 A CNB021598401 A CN B021598401A CN 02159840 A CN02159840 A CN 02159840A CN 1206728 C CN1206728 C CN 1206728C
Authority
CN
China
Prior art keywords
chip
substrate
chip packaging
conductive
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021598401A
Other languages
English (en)
Other versions
CN1433071A (zh
Inventor
安纹锋
朴赞旺
崔龙七
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1433071A publication Critical patent/CN1433071A/zh
Application granted granted Critical
Publication of CN1206728C publication Critical patent/CN1206728C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

芯片封装包括具有带有第一端子的第一表面以及带有至少一个第二端子的第二表面的芯片，第二表面与第一表面相对；安排在芯片的第一表面上并具有连接到第一端子的第一导电通孔的第一衬底；安排在芯片的第二表面上并具有连接到第二端子的至少一个第二导电通孔的第二衬底；以及围绕第一衬底和第二衬底间的芯片形成的树脂模塑件。而且本发明提供包括芯片封装的芯片封装组装部件。另外，提供一种用于制造芯片封装和包括芯片封装的组件的方法。芯片封装不使用接合线以及另外的导电焊盘，从而减小了封装的大小并简单了制造过程。

Description

芯片封装及其制造方法
技术领域
本发明涉及半导体制造领域，更具体地说，涉及一种芯片封装和制造该芯片封装的方法，通过将具有导电通孔的衬底连到芯片的两个表面上来使该芯片封装微型化以及更容易制造。
背景技术
如本领域的技术人员所公知的，封装半导体元件如二极管或晶体管，然后将这些封装元件安装在印刷电路板上。在结构上，该封装容易将半导体芯片的端子连接到印刷电路板的相应的信号模式(signalpattern)上并用来保护半导体芯片不受外部应力，从而提高该封装的稳定性。
为满足近来半导体产品微型化的趋势，也已经使半导体芯片封装微型化。因此，已经引入了芯片尺寸封装。图1是常规的芯片尺寸封装的示意性剖视图。图1的芯片尺寸封装10的结构采用陶瓷衬底1并应用于具有两个端子的二极管。
参考图1，在陶瓷衬底1上形成两个通孔，即第一通孔2a和第二通孔2b。用导电材料填充第一和第二通孔2a、2b以便电连接第一和第二通孔2a、2b的上表面和下表面。然后，在第一和第二通孔2a、2b的上表面分别形成第一和第二上导电焊盘。在第一和第二通孔2a、2b的下表面上分别形成第一和第二下导电焊盘4a、4b。将第二上导电焊盘3b直接连接到在二极管5的下表面，即在印刷电路板上的二极管5的安装面上形成的端子上，以及将第一上导电焊盘3a连接到由导线7在二极管5的上表面上形成的另一端子上。在包括二极管5的陶瓷衬底1的上表面上形成使用常规树脂的模塑件9以便保护二极管5不受外部应力。从而完成封装10的制造。
图2是常规的芯片封装阵列的示意性透视图。
如图2所示，通过回流焊接法将制造的芯片封装10安装到印刷电路板20上。通过将封装10的上导电焊盘3a、3b和下导电焊盘4a、4b排列在印刷电路板20的相应的信号模式上，然后通过将上导电焊盘3a、3b和下导电焊盘4a、4b连接到具有焊料15的信号模式上来将二极管封装10电和机械连接到印刷电路板20上。
如图1和2所示，由于二极管通常在其两个相对面上具有端子，因此应当通过导线使这些端子相互连接。然而，这些导线需要芯片的上表面的相当大的空间，从而增加了整个封装的高度。另外，由于在陶瓷衬底上形成与芯片端子的数量一致的两个或三个通孔，另外需要与通孔的总的直径一样大的区域。而且，为了不使在通孔的上表面和下表面上形成的导电焊盘相互连接，以指定间隔将导电焊盘彼此分开。因此，衬底的尺寸在微型化封装方面强加了一个限制。
因此，要求一种能最小化封装的尺寸以及简化其制造过程的封装技术。
发明内容
因此，鉴于上述问题，提出了本发明，本发明的一个目的是提供一种稳定的芯片封装，通过将具有导电通孔的衬底连在芯片的两个相对面上以及在两个衬底间的空间中形成树脂模塑件来使该芯片阵列微型化、更容易制造以及提高其可靠性。
本发明的另一目的是提供一种芯片封装组装部件，根据芯片封装的结构，通过创新方法将该芯片封装组装部件安装在印刷电路板上。
本发明的另一目的是提供一种制造该芯片封装的方法。
根据本发明的一个方面，通过提供包括具有带有第一端子的第一表面和带有至少一个第二端子的与第一表面相对的第二表面的芯片的芯片封装，以及安排在芯片的第一表面上并具有连接到第一端子的第一导电通孔的第一衬底，以及安排在芯片的第二表面上并具有连接到第二端子的至少一个第二导电通孔的第二衬底来实现本发明的上述和其它目的。
在根据本发明的优选实施例中，芯片封装进一步包括绕第一衬底和第二衬底间的芯片形成的树脂模塑件。
同时，第一衬底可具有与第二衬底相同的尺寸和形状，而且树脂模塑件可具有与第一衬底和第二衬底相同的尺寸和形状，从而进一步使封装微型化。另外，芯片封装可是六面体形状。
另外，优选地，第一和第二衬底用印刷电路板制成。
此外，优选地，可在每个衬底的至少一侧上以近似半圆形的形状或在每个衬底的至少一个角上以近似1/4圆形的形状形成第一和第二衬底的第一和第二导电通孔中的每一个。
优选地，可将芯片封装应用于具有两个端子的二极管元件以及具有三个端子的晶体管元件。在晶体管元件情况下，连在晶体管的第二表面上的第二衬底包括与两个端子对应的两个第二导电通孔。
根据本发明的另一方面，提供一种包括芯片封装和印刷电路板的芯片封装组装部件。芯片封装包括具有带有第一端子的第一表面和带有至少一个第二端子的与第一表面相对的第二表面的芯片，安排在芯片的第一表面上并具有连接到第一端子的第一导电通孔的第一衬底以及安排在芯片的第二表面上并具有连接到第二端子的至少一个第二导电通孔的第二衬底。印刷电路板包括在印刷电路板的上表面上形成的并连接到芯片封装的端子的多个信号模式以及用于将第一和第二导电通孔连接到信号模式的多个导体。在这里，芯片封装垂直安装在印刷电路板的上表面上以便第一和第二衬底的外表面变为侧面。优选地，该导体是焊料。
根据本发明的另一方面，提供用于制造多个芯片封装的方法。该方法包括步骤：准备多个芯片，每个芯片具有带有多个端子的第一表面以及具有多个端子的第二表面，第二表面与第一表面相对；准备第一衬底和第二衬底，每个具有多个通孔；将芯片的第二表面贴附在第二衬底上以便将芯片的第二表面的端子连接到第二衬底的导电通孔；将芯片的第一表面贴附在第一衬底上以便将芯片的第一表面的端子连接到第一衬底的导电通孔上；以及将芯片封装切锯成多个单元芯片封装。
优选地，将芯片的第一和第二表面连在第一和第二衬底的步骤可包括在第一和第二衬底的导电通孔的上表面或芯片的上表面涂以导电粘合剂；以及将芯片压在第二衬底的上表面上或将第一衬底压在芯片的第一表面上。
附图说明
从结合下述附图的详细描述将更容易理解本发明的上述和其他目的、特征和其他优点，其中：
图1是常规芯片封装的剖视图；
图2是常规芯片封装阵列的示意性透视图；
图3是根据本发明的实施例的芯片封装的透视图；
图4是根据本发明的实施例的芯片封装阵列的示意性透视图；
图5是根据本发明的另一实施例的芯片封装阵列的示意性透视图；
图6a到6d是描述制造本发明的芯片封装的方法的剖视图；以及
图7a和7b的每一个是根据本发明的另一实施例，描述不同形状的通孔和使用通孔的衬底的示意图。
具体实施方式
图3是根据本发明的实施例的芯片封装的透视图。
参考图3，封装40包括芯片35和两个衬底，即在芯片35的上表面上形成的第一衬底31a以及在芯片35的下表面上形成的第二衬底31b。芯片35包括在上表面上形成的第一端子(未示出)以及在下表面上形成的第二端子(未示出)。第一端子和第二端子通常彼此相对。在这里，将第一衬底31a连在具有第一端子的芯片35的上表面上以及将第二衬底31b连在具有第二端子的芯片35的下表面上。
分别在第一衬底31a上形成第一导电通孔32a以及在第二衬底31b上形成第二导电通孔32b。用导电材料填充第一和第二导电通孔32a和32b以便将第一和第二通孔32a、32b的上表面电连接到第一和第二通孔32a和32b的下表面。在这里，在与芯片35的端子相对应的第一和第二衬底31a和31b的指定区域上形成第一和第二导电通孔32a和32b。因此，通过第一和第二导电通孔32a和32b将芯片35的端子电连接到外部设备。第一和第二导电通孔32a和32b的位置没有限制，这将在图7中进一步描述。
在第一衬底31a和第二衬底31b间形成用于保护芯片35的树脂模塑件37。在这里，用作树脂模塑件37的树脂与常规封装的模塑件的树脂相同。
本发明的该实施例的封装不需要要求大面积的任何导线。另外，由于不必在单个的陶瓷衬底上形成至少两个通孔以及至少两个导电焊盘，因此不需要用于分隔导电焊盘的区域，从而实现与芯片的尺寸差不多的小型封装。
通过将芯片封装安装在印刷电路板上，本发明的芯片封装的这些特性将更清楚。图4是根据本发明的实施例的芯片封装阵列100的示意性透视图。将芯片封装50安装在印刷电路板110上。在这里，芯片封装组装部件指的是包括芯片封装和用于安装芯片封装的印刷电路板的组件。
参考图4，印刷电路板110包括在其上表面上形成的信号模式(未示出)。印刷电路板110的信号模式包括连接到芯片35的端子上的信号模式。将芯片封装50垂直安装在印刷电路板110上以便连在芯片35的上表面和下表面上的第一和第二衬底41a、41b的外表面成为侧面。即，不同于常规的安装方法，其中具有端子的芯片封装的上表面和下表面与印刷电路板水平，本发明的芯片封装50被旋转90度，然后将旋转后的芯片封装50安装在印刷电路板110上。在安装在芯片封装110上的该芯片封装50中，第一衬底41a与第二衬底41b相对。因此，在第一和第二衬底41a、41b上形成的导电通孔42a、42b位于芯片封装组装部件100的侧面上。在这里，在印刷电路板110上形成用于将与每个端子相对应的信号模式连接到第一和第二导电通孔42a、42b的焊接部件115。如图3所示，由于将第一和第二导电通孔32a、32b连接到芯片35的相应的端子上，芯片封装50被连接到印刷电路板110的信号模式上。
在图4的芯片封装组装部件中，为获得适合于信号模式间隔的合适的芯片封装50的尺寸，可通过调整贴附在芯片封装50的上表面和下表面上的第一和第二衬底41a、41b的厚度来改变芯片封装50的尺寸。因此，在不改变或修改信号模式或印刷电路板110的情况下，可使用本发明的芯片封装50。
图5是根据本发明的另一实施例的芯片封装阵列的示意性透视图。本发明的该实施例的芯片封装阵列是通过封装一晶体管并将所封装的晶体管105安装在印刷电路板上形成的晶体管封装阵列。在晶体管105的上表面上形成一个端子以及在晶体管105的下表面上形成两个端子。因此，通过焊料115将第一衬底101a的导电通孔102a连接到印刷电路板91的信号模式来将晶体管105的上表面的一个上端子连接到印刷电路板91上。另一方面，由于在晶体管105的下表面上形成两个下端子，需要另一种将两个下端子连接到印刷电路板91的方法。
将具有两个下端子的晶体管105的下表面贴附在具有两个通孔102b、102c的第二衬底101b上，这两个通孔用于连接第二衬底101b的上表面和下表面。在具有两个导电通孔102b、102c的第二衬底101b的上表面和下表面上形成导电层。在导电通孔102b、102c间的第二衬底101b的上表面和下表面上形成非导电区域A，从而将芯片105的两个下端子连接到印刷电路板91的相应的布线电路上。通过第二衬底101b的下表面的导电层，经焊料115b、115c将两个导电通孔102b、102c连接到印刷电路板91的布线电路上。
图6a至6d是描述制造本发明的芯片封装的方法的剖视图。
如图6a所示，准备第一衬底201a和第二衬底201b。在第一衬底201a上形成并由指定间隔分隔的多个第一导电通孔202a，以及在第二衬底201b上形成并由指定间隔分隔的多个第二通孔202b。优选地，使用导电粘合剂作为芯片的贴装手段。因此，如图6a所示，在导电通孔202a、202b上涂以导电粘合剂203a、203b。通过使用导电粘合剂203a、203b，将芯片端子机械地固定到衬底上并电连接于衬底的导电通孔。
如图6b所示，在第二衬底201b的上表面上安装多个芯片205以便将芯片205的下端子连接到第二衬底的相应的导电通孔202b上。之后，将第一衬底201a安装在芯片205上以便将芯片205的上端子连接到第二衬底201a的相应的导电通孔202a上。在这里，可通过涂在导电通孔202a、202b上的上述导电粘合剂203将芯片205固定在第一和第二衬底201a、201b上，如图6a所示。
如图6c所示，用树脂填充第一衬底201a和第二衬底201b间的空间，从而形成树脂模塑件207。树脂模塑件207用来保护芯片205。
所制造的组件被切锯成和切割成多个芯片封装200，如图6d所示。
如上所述，使用具有导电通孔的衬底很容易制造本发明的这些芯片封装200。
在本发明的芯片封装中，导电通孔起通过焊接将芯片的端子电连接到印刷电路板的信号模式上的作用。该导电通孔对其形状没有限制。
图7a和7b表示可用在本发明的芯片封装210、220上的通孔的各种形状以及使用通孔的衬底。
如图7a所示，在衬底211的每个角上形成导电通孔213。在起始衬底211′上形成原通孔213′中，通过在起始衬底211′的划线(scribleline)的交叉区域上形成原通孔213′来获得这些导电通孔213。在将图7a的起始衬底211′切锯成和切割成多个单元衬底211后，在单个衬底211的每个角上形成4个1/4圆形的通孔213。可能在衬底211的同侧形成两个1/4圆形通孔213并将具有两个1/4圆形导电通孔213的该侧安装在印刷电路板上。
如图7b所示，在衬底221的两个相对侧上形成导电通孔223。在起始衬底221′上形成原通孔223′中，通过在起始衬底221′的划线的中间区域上形成原通孔223′来获得这些导电通孔223。在将图7b的起始衬底221′切锯成和切割成多个单元衬底221后，在单个衬底221的两个相对侧上形成2个半圆形通孔223。可在衬底221的一侧上形成一个半圆形通孔223并将具有半圆形通孔223的该侧安装在印刷电路板上。
在使用图7a和7b的导电通孔的情况下，当将所制造的芯片封装旋转90度并将旋转后的芯片封装安装在印刷电路板上时，导电通孔更接近于印刷电路板的表面，从而更容易通过焊接步骤将图7a和7b的这些导电通孔连接到印刷电路板的信号模式上。
正如从上面描述所看到的，根据本发明，通过将具有导电通孔的衬底贴装在芯片的两个相对面上以及通过在两个衬底的空间中形成树脂模塑件来使该芯片封装更微型化以及更简化该芯片封装的制造方法。另外，可提高芯片封装的可靠性，从而制造更稳定的封装。
尽管为说明目的已经公开了本发明的上述实施例，本领域的普通技术人员将意识到在不脱离在附加权利要求书中公开的本发明的范围和精神的情况下可能有各种更改、添加以及代替。

Claims (21)

1.一种芯片封装，包括：
芯片，具有带有第一端子的第一表面和带有至少一个第二端子的第二表面，第二表面与第一表面相对；
第一衬底，安排在所述芯片的第一表面上并具有连接到第一端子的第一导电通孔
第二衬底，安排在所述芯片的第二表面上并至少具有一个连接到第二端子的第二导电通孔；和
围绕所述第一衬底和所述第二衬底间的所述芯片形成的树脂模塑件。
2.如权利要求1所述的芯片封装，其中所述第一衬底与所述第二衬底具有相同的大小和形状，以及所述树脂模塑件与所述第一衬底和所述第二衬底具有相同的大小和形状。
3.如权利要求1所述的芯片封装，所述芯片封装具有六面体形状。
4.如权利要求1所述的芯片封装，其中所述两个衬底由印刷电路板制成。
5.如权利要求1所述的芯片封装，其中在每个衬底的至少一侧上以半圆形的形状形成所述第一和第二衬底的所述第一和第二导电通孔的每一个。
6.如权利要求1所述的芯片封装，其中在每个衬底的至少一角上以1/4圆形的形状形成所述第一和第二衬底的所述第一和第二导电通孔的每一个。
7.如权利要求1所述的芯片封装，其中所述芯片是二极管元件，以及其中芯片的所述第二表面包括一个第二端子，而且所述第二衬底包括一个第二导电通孔。
8.如权利要求1所述的芯片封装，其中所述芯片是晶体管元件，以及其中芯片的所述第二表面包括两个单独的第二端子，而且所述第二衬底包括两个第二导电通孔。
9.一种芯片封装组装部件，包括：
如权利要求1所述的芯片封装，
以及
印刷电路板，包括：
在印刷电路板的上表面上形成的并连接到芯片封装的所述端子的多个信号模式，以及
多个导体，用于将所述第一和第二导电通孔连接到所述信号模式上，
其中所述芯片封装垂直地安装在所述印刷电路板的上表面上以便所述第一和第二衬底的外表面成为侧面。
10.如权利要求9所述的芯片封装组装部件，其中所述第一衬底与所述第二衬底具有相同的大小和形状，以及所述树脂模塑件与所述第一衬底和所述第二衬底具有相同的大小和形状。
11.如权利要求9所述的芯片封装组装部件，所述芯片封装具有六面体形状。
12.如权利要求9所述的芯片封装组装部件，其中所述两个衬底由印刷电路板制成。
13.如权利要求9所述的芯片封装组装部件，其中在每个衬底的至少一侧上以半圆形的形状形成所述第一和第二衬底的所述第一和第二导电通孔的每一个。
14.如权利要求9所述的芯片封装组装部件，其中在每个衬底的至少一角上以1/4圆形的形状形成所述第一和第二衬底的所述第一和第二导电通孔的每一个。
15.如权利要求9所述的芯片封装组装部件，其中所述芯片是二极管元件，以及其中芯片的所述第二表面包括一个第二端子，而且所述第二衬底包括一个第二导电通孔。
16.如权利要求9所述的芯片封装组装部件，其中所述芯片是晶体管元件，以及其中芯片的所述第二表面包括两个单独的第二端子，而且所述第二衬底包括两个第二导电通孔。
17.一种制造多个芯片封装的方法，所述方法包括步骤：
准备多个芯片，每个芯片具有带有多个端子的第一表面以及带有多个端子的第二表面，第二表面与第一表面相对；
准备第一衬底和第二衬底，每个衬底具有多个通孔；
将芯片的第二表面贴附在第二衬底上以便将芯片的第二表面的端子连接到第二衬底的导电通孔上；
将芯片的第一表面贴附在第一衬底上以便将芯片的第一表面的端子连接到第一衬底的导电通孔上；
在两个衬底之间空间中形成树脂模塑件；以及
将芯片组件切锯成和切割成多个单元芯片封装。
18.如权利要求17所述的制造芯片封装的方法，其中将芯片的第二表面贴附在第二衬底上的所述步骤包括子步骤：
在第二衬底的导电通孔的上表面上涂以导电粘合剂；以及
将芯片压在第二衬底的上表面上。
19.如权利要求17所述的制造芯片封装的方法，其中将芯片的第一表面贴附在第一衬底上的所述步骤包括子步骤：
在芯片的第一表面上涂以导电粘合剂；以及
将第一衬底压在芯片的第一表面上。
20.如权利要求17所述的制造芯片封装的方法，其中所述芯片是二极管元件。
21.如权利要求17所述的制造芯片封装的方法，其中所述芯片是晶体管元件，以及其中在芯片的所述第一和第二表面的任何一个上形成两个端子，并在所述第一和第二衬底的任何一个上形成两个导电通孔以便与两个端子相对应。
CNB021598401A 2001-12-27 2002-12-27 芯片封装及其制造方法 Expired - Fee Related CN1206728C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0086347A KR100401975B1 (ko) 2001-12-27 2001-12-27 칩 패키지 및 그 제조방법
KR86347/2001 2001-12-27

Publications (2)

Publication Number Publication Date
CN1433071A CN1433071A (zh) 2003-07-30
CN1206728C true CN1206728C (zh) 2005-06-15

Family

ID=19717711

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021598401A Expired - Fee Related CN1206728C (zh) 2001-12-27 2002-12-27 芯片封装及其制造方法

Country Status (6)

Country Link
US (1) US6653725B2 (zh)
JP (1) JP2003197840A (zh)
KR (1) KR100401975B1 (zh)
CN (1) CN1206728C (zh)
DE (1) DE10260005A1 (zh)
TW (1) TW579585B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349920A (zh) * 2019-06-27 2019-10-18 深圳第三代半导体研究院 一种二极管芯片封装结构及其封装方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US7087538B2 (en) * 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
US7284896B2 (en) * 2005-04-15 2007-10-23 Jiahn-Chang Wu Light unit display
US7342308B2 (en) 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
US7821122B2 (en) * 2005-12-22 2010-10-26 Atmel Corporation Method and system for increasing circuitry interconnection and component capacity in a multi-component package
JP4503046B2 (ja) 2007-05-30 2010-07-14 株式会社東芝 半導体装置の製造方法
US8053885B2 (en) * 2009-01-12 2011-11-08 Harvatek Corporation Wafer level vertical diode package structure and method for making the same
JP2011023463A (ja) * 2009-07-14 2011-02-03 Denso Corp 半導体モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3708722A (en) * 1970-12-18 1973-01-02 Erie Technological Prod Inc Semiconductor device with soldered terminals and plastic housing and method of making the same
US4005457A (en) * 1975-07-10 1977-01-25 Semimetals, Inc. Semiconductor assembly, method of manufacturing same, and bonding agent therefor
US4574297A (en) * 1981-07-15 1986-03-04 Rohm Company Limited Encapsulated semiconductor with terminals having tabs to increase solder wetting
JP2713254B2 (ja) * 1995-07-13 1998-02-16 日本電気株式会社 集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法
JPH1032224A (ja) * 1996-07-15 1998-02-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP3604108B2 (ja) * 1997-02-17 2004-12-22 株式会社シチズン電子 チップ型光半導体の製造方法
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
JPH11312710A (ja) * 1998-04-30 1999-11-09 Murata Mfg Co Ltd 電子部品の接続方法および接続構造
KR20000026099A (ko) * 1998-10-17 2000-05-06 김영환 칩크기 반도체 패키지와 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349920A (zh) * 2019-06-27 2019-10-18 深圳第三代半导体研究院 一种二极管芯片封装结构及其封装方法

Also Published As

Publication number Publication date
CN1433071A (zh) 2003-07-30
JP2003197840A (ja) 2003-07-11
US20030122230A1 (en) 2003-07-03
DE10260005A1 (de) 2003-07-17
TW579585B (en) 2004-03-11
KR20030056176A (ko) 2003-07-04
KR100401975B1 (ko) 2003-10-17
TW200411855A (en) 2004-07-01
US6653725B2 (en) 2003-11-25

Similar Documents

Publication Publication Date Title
CN1106691C (zh) 堆叠式半导体芯片封装及其制造方法
CN1151554C (zh) 半导体器件、其制造方法以及组合型半导体器件
CN1193424C (zh) 半导体装置
CN100336220C (zh) 微电子封装及其制造方法
CN1445845A (zh) 芯片比例封装及其制造方法
CN1188906C (zh) 层叠芯片封装件的制造方法
CN1065660C (zh) 半导体封装基片及其制造方法以及半导体封装
US5901050A (en) Wired base plate and package for electronic parts
US20080073771A1 (en) Semiconductor package and semiconductor system in package using the same
CN1885536A (zh) 半导体封装
CN1206727C (zh) 芯片封装及其制造方法
KR20050020373A (ko) 면 실장형 반도체 패키지를 이용한 적층 패키지 및 그제조 방법
CN101060087A (zh) 电极及其制造方法,以及具有该电极的半导体器件
CN110875291A (zh) 基板组件、半导体封装件和制造该半导体封装件的方法
CN1474453A (zh) 集成电路和分层引线框封装
CN1206728C (zh) 芯片封装及其制造方法
CN1197290A (zh) 半导体器件
CN1949499A (zh) 配线板，半导体器件以及制造半导体器件的方法
CN1282242C (zh) 芯片比例封装及其制造方法
CN1015582B (zh) 基座及其制造方法
CN1445846A (zh) 芯片比例封装及其制造方法
CN1324668C (zh) 半导体装置及其制造方法
CN1574345A (zh) 半导体封装件
CN1808711A (zh) 封装体及封装体模块
CN2598137Y (zh) 芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG LED CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRO-MECHANICS CO., LTD.

Effective date: 20100909

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: GYEONGGI-DO, KOREA TO: SUWON-SI, GYEONGGI-DO, KOREA

TR01 Transfer of patent right

Effective date of registration: 20100909

Address after: Gyeonggi Do Korea Suwon

Patentee after: Samsung LED Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electro-Mechanics Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: SAMSUNG LED CO., LTD.

Effective date: 20121217

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121217

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Electronics Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Patentee before: Samsung LED Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050615

Termination date: 20141227

EXPY Termination of patent right or utility model