TW579585B - Chip package and method of manufacturing the same - Google Patents

Chip package and method of manufacturing the same Download PDF

Info

Publication number
TW579585B
TW579585B TW091137078A TW91137078A TW579585B TW 579585 B TW579585 B TW 579585B TW 091137078 A TW091137078 A TW 091137078A TW 91137078 A TW91137078 A TW 91137078A TW 579585 B TW579585 B TW 579585B
Authority
TW
Taiwan
Prior art keywords
substrate
chip package
wafer
patent application
scope
Prior art date
Application number
TW091137078A
Other languages
English (en)
Other versions
TW200411855A (en
Inventor
Moon-Bong Ahn
Chan-Wang Park
Yong-Chil Choi
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Application granted granted Critical
Publication of TW579585B publication Critical patent/TW579585B/zh
Publication of TW200411855A publication Critical patent/TW200411855A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

579585 五、發明說坍（1) 發明所屬之技術領域： 本發明與一種半導體製造有關，特別是有關於一種晶片 封裝，上述晶片封裝可以藉由貼附一具有導電介層洞之 基底到一晶片之二個表面，而使得上述晶片封裝小型化與 上述晶片封裝之製造方法更簡單化。 先前技術： 對於那一些熟悉習知技術的人而言，半導體元件，例如 二極體或電晶體，是被封裝的，並且這些封裝元件係貼附 在一印刷電路板之上的。在結構上，這封裝是很容易連接 上述半導體晶片之端點到對應的上述印刷電路板之訊號模 式，並且這封裝也提供保護上述半導體晶片免於外界的 壓力（external stresses)，結果增進的上述封裝的可 靠度。 為了滿足最近半導體產品小型化的趨勢，上述半導體晶 片封裝^也已經小型化。因此，一晶片尺度的封裝已經引進。 圖一所顯示為傳統之晶片封裝之一載面圖。上述圖一之晶 片尺度封裝1 0之結構利用一陶瓷基底1並且應用到一具有二 個端點之二極體。 請參考第一圖，二個介層洞（via holes)，一第一介
579585 五、發明說明·（2) 層洞2a與第二介層洞2b，形成於上述陶竟基底i之上。上述 第一介層洞2a與第二介層洞係由一導電物質所填滿，目的 在電性連接上述第一介層洞2 a與第二介層洞2 b之上表面與 下表面。然後’一第一與一第一上導電線（c〇nductive lands) 3 a、3 b分別形成於上述第一介層洞2 a與第二介層洞 2b之上表面。接著，一第一與第二下導電線4a、4b分別形 成於上述第一介層洞2a與第二介層洞2b之下表面。上述第 二上導電線3b係直接連接到形成在上述二極體5之下表面之
一端點，上述下表面即一在一印刷電路板上之二極體5之貼 附表面，並且上述第一上導電線3 a係藉由一接線7而直接連 接到形成在上述二極體5之上表面之其它端點。一利用一傳 統樹脂之一封膠（mo 1 d i ng )部分9係形成於包括二極體5之上 述陶瓷基底1之上表面之上，目的在保護上述二極體5免於 外界的壓力（external stresses)。結果，完成上述 封襞1 0之製造。 圖一所顯示為傳統之晶片封裝陣列之一示意圖。 日請參考第二圖，上述已完成之晶片封裝1 0係藉由一回流 銲錫（ref low soldering)而貼附在印刷電路板20之上。 上述一極體封裝1 0係藉由安排（arrang i ng)印刷電路板2 〇 之對應的訊號模式上之上述封裝丨〇之上導電線3a、3b與下 $電線4a、4b，並且藉由一銲錫15而連接上導電線3a、3b 、下導電線4a、4b到上述訊號模式，而電性地與機械地連
579585 五、發明說明·（3) 接到上述印刷電路板2 0。 為 因 圖 二 第 與 圖 一 第 考 參 請 的而 它然 在。 點接 端連 有} S 常 e 通i .W 體C 極 面 表 5 上 6 Γ • 1 W 片 (晶 線述 接上 由在 都間 點空 端的 些大 這很 ，個 面一 表要 的需 對線 相接 個些 二這 果 結 端上 的之 片底 晶基 述瓷 上陶 應上 對在 ，成 者形 再係 〇 同 、、/ 度層 高介 個個 整三 的或 裝個 封二 述， 上目 了數 加的 增點 導 。之 的上 要面 需表 是下 域與 區面 之表 小上 大洞 同層 相介 徑述 直上 總於 之成 洞形 層免 介避 述了 上為 以外 所此 隔 區一 此了 彼加 隔增 間中 的裝 好封 計的 設化 一型 由小 是在 線小 電大 導的 述底 上基 ，述 接上 *-ec il， 相此。 互因制 線。限 電開個 因此，為了可以使上述晶片封裝小型化與上述晶片封裝 之製造方法更簡單化，需要一封裝技術。 發明内容： 因ib，鑒於上述之問題，本發明已經提出一解決之道， 也就是說，本發明之目的在於提供一穩定之晶片封裝，上 述晶片封裝可以藉由貼附一具有導電介層洞之基底到一晶 片之二個相對表面與形成一樹脂封膠於二個基底之間，而 更小型化、簡單製造與增進它的可靠度（r e 1 i ab i 1 i ty)。
579585 五、發明說明·（4) 本發明之另一目的在於提供一晶片# 上述晶片封裝構裝係根據上述晶片曰曰^ 4封裝構裝（assembly) •新的方法而置於（mounted) —印刷费、、，、°構而藉由一創 制電路板之上。 上述 本發明之再一目的在 晶片封裝之製造方法。 根據本發明之一觀點，上述與其a 封裝之提供來完成，上述之晶片封裝匕，目勺的可以藉由一晶片 —表面與一第二表面之晶片，上述第一括·一具有一第 端點（terminal)，而第二表面係提=係提供一第一 其中第二表面與第一表面相對；—一夕 第二端點， (arranged)在上述晶片之第一表面上， ♦娜 一第一導電介層洞連接到第一端點；一第，，—基底具有 )在上述晶片之第二表面上，而第二基底^基底安排（arrahed 至少一第二導電介層洞連接到第二端點有 根據本發明之較佳實施例，上述晶片封裝 ^ 封膠（resin mol ding)部分，上述樹脂封膠开 與第土基底間的晶片之周圍 成於第一基底
上述第一基底與第二基底具有相同的大小與 樹脂封膠部分跟第一基底與第二基底具有相同的7大’盘/ 狀，因此，可以進一步的小型化上述之封裝。 ^ 晶片封裝可以是一六面體（hexahedral)形狀。
第10頁
579585 五、發明說明·（5) 此外，更好地情形，上述第一與第二基底可以由一印刷 電路板(printed circuit board)所構成。 · 再者，更佳地情形，上述每一第一與第二基底之第一與 第二導電介層洞可以以一大約半圓的形狀形成於每一基底 之至少一邊，或者是以一大約四分之一圓的形狀形成於每 一基底之至少一角。 較佳地情形，上述晶片封裝可以應用到一具有二個端點 之二極體元件或一具有二個端點之電晶體元件，並且其中 該晶片之該第二表面包括二個分離之第二端點，而該第二 基底包括二個第二導電介層洞。在上述電晶體元件 (element)的例子中，上述第二基底貼附到上述電晶體之 第二表面，並且第二基底包括二個第二導電介層洞以對應 到二個端點。 根據本發明之另一觀點，將提供一晶片封-裝構裝，上述 之晶片< 封裝構裝包括一晶片封裝與一印刷電路板。上述晶 片封裝包括：一具有一第一表面與一第二表面之晶片’上 述第一表面係提供一第一端點（terminal)，而第二表面 係提供至少一第二端點，並且第二表面與第一表面相對； 一第一基底安排（arranged)在上述晶片之第一表面上， 而第一基底具有一第一導電介層洞連接到上述第一端點；
579585 五、發明說明》(6) 以及’一第二基底安排（arranged)在上述晶片之第二表 面上，而第二基底具有至少一第二導電介層洞連接到上述 第一端點。上述印刷電路板包括··_形成於上述印刷電路 板上表面並連接到上述晶片封裝之端點上之複數個訊號模式 (signal patterns);以及，一複數個導體，上述複數個 導體係用來連接上述第一與第二導電介層洞到上述訊號模 式。此處，上述晶片封裝係垂直置於（㈣unted)在上述印 刷電路板之上表面之上，以使得上述第一與第二基底之外 表面變成邊表面。 較佳地情形，上述導體可以是銲錫（s〇ider)。 根據本發明之又-裝之方法。上述之方 片，每一上述晶片具 之第一表面與一提供 二表面與第一表面相 每一上述基底具有一 上述晶片之第二表面 表面之端點連接到上 貼附上述晶片之第一 片之第一表面之端點 洞；最後，切割上述 封裝。 机心 τ夂狄叫日日々珂 右=1以下之步驟：準備一複數個晶 提供一複數個端點（terminal) 複數個端點之第二表面，而上述第 k :動f後’準備一第一基底與-第二基 =J個導電介層，；之後，貼附 述=二基底，以使得上述晶片之第二 2 基底之上述導電介層洞；接著， 連接::上述第-基底，以使得上述晶 晶片構基底之上述導電介層 凌乂成為一複數個單一的晶片
第12頁 579585 五、發明說明》(7) •較佳地情形，上述貼附上述晶片之第一表面與第二表面 到上述第一基底與第二基底之步驟·可能包括以下之子步驟： 塗佈上述晶片之第一與第二表面之導電介層洞之上表面或 上述晶片之上表面一導體黏著劑；以及，壓緊上述晶片之 第一表面上之第一基底或上述第二基底之上表面。 實施方法： 圖 所顯示為根據本發明之一實施例之一晶片封裝之一 示意圖。請參考第三圖，上述封裝40包括一晶片35與二個基本 上述二個基底為一形成於上述晶片35上表面之第一基底 3 1 a與一形成於上述晶片3 5下表面之第二基底3 1 b。上述晶片 35包括一形成於上表面之第一端點（未圖示）與一形成於 下表面之第二端點（未圖示）。一般而言，上述第一端點 與第二端點是彼此相對的。此處，上述第一基底3 1 a貼附在 具有第一端點之晶片3 5上表面上，而上述第二基底3 1 b貼附 在具有第二端點之晶片3 5下表面上。 一第一導電介層洞32a形成於上述第一基底31 a之上，而一 第二導電介層洞32b形成於上述第二基底31b之上。上述第 一導電介層洞32a與第二導電介層洞32b被一導電物質所填 滿，以電性連接上述第一導電介層洞3 2 a與第二導電介層洞 3 2 b之上表面到上述第一導電介層洞3 2 a與第二導電介層洞
第13頁 五、發明說明·（8) 32b之下表面。此處，上述第一導電介 電f層洞32b係形成於上述第-基底3心；ί :之 一指定區域，以對H —基底31b之 3 5之端點#读坍μ、+，哲,月 之^.點。因此，上述晶片 μ《知點係透過上述第一導電介層洞 32b以電性連接到—外接 % ^ 一 * *电介層洞 第-導雷介展、pi 上这第—導電介層洞32a與 弟一 V電；丨層洞32b之位置是沒有限制的， 節將在第七圖中描述。 』的而更進一步的細 八講用//^,上述晶片35之樹脂封膠（resin moldi叩）部 ^ Ϊ Ϊ 第一基底仏與第二基底31b之間。此處， 被用來做為樹脂封膠部分37之樹脂是與傳統的封裝之 部分相同的。 / 本發明實施例中之上述封裝4〇不需要任何需要大區域 的線（wire)。再者，因為不需要形成至少二個介層洞與 至少二個導電線（conduct ive lands)在一單一陶瓷基底 上，所以，也不需要預留一個區域給上述導電線，因此， 達到了一個小尺寸之封裝，上述之封裝的大小幾乎與上述 之晶片^相同。 本發明之晶片封裝之更明顯的這些特性是上述晶片封裝 係貼附（mounted)於一印刷電路板之上。圖四所顯示為根 據本發明之一實施例之一晶片封裝陣列1 〇 〇之一示意圖。上 述晶片封裝50係貼附（mounted)於一印刷電路板11 〇之上。
第14頁 579585 五、發明說明·（9) ' ~一· --- 此處’上述晶片封货接壯立^田— ,^ ΗΡ Ε,Ι φ ^ 、構裟思明者一構裝包括一晶片封裝與 ，而上述晶片封裝係貼附於一印刷電路板之 + 2 Ϊ圖，上述印刷電路板1 1 〇包括一形成於印刷 電路板 表面之訊號模式（signal patterns)(未圖示 上述形成於印刷電路板11()上表面之訊號模式包括連（未H 接到上述晶片35之端點上之訊號模式。上述晶片封裝5〇係 垂直貼附於印刷電路板i i 〇之上，以使得上述第一與第二基 底41a、41b之外表面貼附到上述晶片35之上表面與下表面 以變成邊表面。也就是說，與傳統貼附方法不同，其具有 端點之上述晶片封裝之上表面與下表面是與印刷電路板平行 而本發明之上述晶片封裝5 〇係轉了 9 〇度的角度，然後， 轉後之上述晶片封裝5 0就貼附在印刷電路板丨丨〇之上。在上 述晶片封裝5 0貼附在印刷電路板π 〇上之後，上述第一基底 4 1 a與第二基底4 1 b相對。因此，形成於上述第一基底4丨&與 第二基底41b上之上述第一導電介層洞42a與第二導電介層洞 4 2 b即位於上述晶片封裝構裝1 〇 〇之旁邊。此處，焊錫部分 (solder parts) 11 5形成於印刷電路板110之上，而焊錫 部分Π 5係用來連接對應到每一端點之上述訊號模式到上述 第一導電介層洞42a與第二導電介層洞42b。如第三圖所示， 因為，上述第一導電介層洞32a與第二導電介層洞32b係連 接上述晶片3 5之對應的端點，所以，上述晶片封裝5 〇係電 連接到印刷電路板11 0之訊號模式。
五、發明說明·（1〇)
述晶在片第封四ΛΤ之上大述，T 上述晶，並且上述訊號模式之間隔是適當的， 50之上# ^ 是可以利用調整貼附到上述晶片封裝 厚度來表面之上述第一基底4ia與第二基底“b之 變咬修正2 Η ’本發明之上述晶片封裝50不用改 上述印刷電路板Π0上之訊號模式就可以被使用。 ρ圭$丨*1五_所-顯不為根據本發明之另一實施例之一晶片封裝 二j f 一示意圖。本發明之上述實施例之晶片封裝陣列是 一電晶體封裝陣列，上述電晶體封裝陣列是藉由封裝一電 晶體與f附上述封裝電晶體105於一印刷電路板上所形成。 上述電晶體1 〇 5之上表面形成一端點，而電晶體i 〇 5之下表 面形成二個端點。因此，上述電晶體1 0 5之上表面之一上端 點係連接到上述印刷電路板1 〇 7之上，上述連接係透過一銲 錫115而連接一上述第一基底1〇1&之一導電介層洞1〇2&到 一上述印刷電路板丨07上之一訊號模式。另一方面，因為 二個下端點係形成於上述電晶體1 0 5之下表面，所以，需要 一個額外的方、法來連接二個下端點到上述印刷電路板1 〇 7。 <· 上述具有二個下端點之上述電晶體i 0 5之下表面係貼附 到一提供二個導電介層洞l〇2b、l〇2c之第二基底l〇lb，上 述導電介層洞l〇2b、102c係用來連接上述第二基底10113之 上表面與下表面。一導電層形成於上述具有二個導電介層 洞102b、l〇2c之第二基底l〇lb之上表面與下表面。一非導電
第16頁 579585 五、發明說明-(11) & A形成於上述導電介層洞l〇2b、102 c之間之第二基底i〇ib 之上表面與下表面，結果，連接了上述晶片1 〇5之二個下端 點到對應的上述印刷電路板107之線電路（wire circui ts) 述導電介層洞1 02b、1 〇2c係藉由上述銲錫}丨5b與銲錫i丨5c 透過上述第二基底l〇lb之下表面之導電層而連接到上述印 刷電路板1 0 7之線電路。 圖六a到六办斤顯示為根據本發明之一 方法之截面圖。 片封裝之製造 如圖六a所示，上述第一基底2〇la與第二基底2〇1以系 預備好的。一複數個第一導電介層洞2〇2a形成於上述第一 基底20 la之上，並且上述第一導電介層洞2〇2&係由一設計 好的間格來隔開；而一複數個第二導電介層洞2〇2b形成於 上述第二基底20 lb之上，並且上述第一導電介層洞2〇2以系 由一設計好的間格來隔開。較佳的情形是，一導體黏著劑 (conductive adhesive)係用來做為上述晶片之貼附方式 因此…如圖六a所示，上述導體黏著劑2〇3碘2〇3隱塗佈（ )在上述第一導電介層洞2〇2a與第二導電介層洞 2 0 2 b之上。藉由上述導體黏著劑2 〇 3換2 〇 3 b之利用，上述 晶片之端點可以機械地固定在基底上，並且可以電性連接 到上述基底之導電介層洞。 如圖六1)所示 一複數之上述晶片2 0 5貼附到上述第二
coate
第17頁 579585 五、發明說明· (12) 201a 基底2 0 1 b之上表面，使得上述晶片2 0 5之下端點連接到上述 第二基底2 0 1 b之對應的導電介層洞2 0 2b。然後，上述第— 基底2 0 1 a貼附到上述晶片2 0 5之上表面，使得上述晶片2 〇 5 之上端點連接到上述第一基底2 0 1 a之對應的導電介層洞 2 0 2 a。此處，上述晶片2 0 5可以藉由上述的導體黏著劑2 〇 3 塗佈在上述導電介層洞2 0 2a與2 0 2b上而固定在上述第一基底 與第二基底2 0 1 b之間，請參考圖六a。 如圖六c所示，一上述第一基底201 a與第二基底2 0 1 b之 間的空間填滿 一樹月曰’結果形成'一樹脂封膠（resin molding) 部分2 0 7。上述樹脂封膠部分係用來保護上述晶片2 0 5。 上述已完成之晶片構裝切割成為一複數個單一的上述晶 片封裝2 0 0，如圖六d所示。 如上所述，本發明之這些晶片封裝2 〇 〇可以很容易的利 用上述具有導電介層洞之基底來製造。 在未發明之上述晶片封裝中’上述導電介層洞係藉由 焊接（soldering)而做為電性連接上述晶片之端點到上述 印刷電路板之訊號模式。上述導電介層洞之形狀是沒有限制的 圖七a與七b所為利用上述介層洞以顯示出不同形狀之介 層洞與基底，這可以根據本發明之上述晶片封裝2 1 〇、2 2 0。
_
第18頁 579585 五、發明說明·（13) 如圖七a所示，一導電介層洞2 1 3係形成在上述基底2 11之 每一角落。在最初的介層洞2 1 3 ’形成於最初的基底2 1 Γ上 時，這些導電介層洞2 1 3由一最初的基底2 1 1 ’之切割線之一
交叉區域（crossing area)上所形成之最初的介層洞213, 而得到。在切割圖七a之上述最初的基底2 1 Γ成為一複數個 單一的基底2 1 1之後，四個四分之一圓的形狀之介層洞2 1 3 形成於一單一基底21 1之每一角。二個四分之一圓的形狀之 介層洞2 1 3可能形成在上述基底2 1 1之相同邊之二角，並且 具有二個四分之一圓的形狀之這邊之導電介層洞2 1 3可以貼 附在上述印刷電路板之上。 如圖七b所示，一導電介層洞2 2 3係形成在上述基底2 2 1 #， 之--個對邊。在最初的介層洞2 2 3 ’形成於最初的基底2 2 1，上 這些導電介層洞2 2 3由一最初的基底2 2 1，之切割線之_
中心區域（central area)上所形成之最初的介層洞2 2 3， 而得到。在切割圖七b之上述最初的基底2 2 1，成為一複數個 單一的基底2 2 1之後，二個半圓的形狀之介層洞2、2 3形成於 —單二基底2 2 1之二個對邊。一個半圓的形狀之介層洞2 2 3 可此形成在上述基底22 1之一邊，並且具有一半圓的形狀之 這邊之導電介層洞2 2 3可以貼附在上述印刷電路板之上。 在利用圖七a與圖七b之導電介層洞之例子中，當製造完 成之晶片封裝轉了 9 0度的角度並且轉後之上述晶片封裝貼
第19頁 〜—___ 579585 五、發明說明·（14) 附在上述印刷電路板之上時，上述導電介層洞可以更靠近 上述印刷電路板之表面，結果圖七a與圖七b之這些導電介 層洞更容易藉由上述焊接步驟而連接上述印刷電路板之訊 號模式。 很明顯地由上述之描述，根據本發明上述之晶片封裝可 以藉由貼附一具有導電介層洞之基底到一晶片之二個相對 的表面與形成一樹脂封膠（r e s i n m ο 1 d i n g )部分在二個基底 之間的空間，而使得上述晶片封裝小型化與上述晶片封裝 之製造方法更簡單化。此外，上述晶片封裝之可靠度 (rel iabi 1 i ty)也可以得到提昇，結果製造了一個更穩定 的封裝。 對熟悉此領域技藝者，本發明雖以一些較佳實例闡明如 上，然其並非用以限定本發明精神。在不脫離本發明之精 神與範圍内所作之修改與類似的安排，均應包含在下述之 申請專利範圍内，這樣的範圍應該與覆蓋在所有修改與類 似結構的最寬廣的詮釋一致。因此，闡明、如上的本發明一 些較佳< 實例，可用來鑑別不脫離本發明之精神與範圍内所 作之各種改變。
第20頁 579585 圖式簡單說明-圖式簡單說明： 本發明的目的、特徵、優點與較佳實施例將於往後之說明 文字中輔以下列圖形做更詳細的闡述： 圖一所顯示為傳統之晶片封裝之一截面圖。 圖二所顯示為傳統之晶片封裝陣列之一示意圖。 圖三所顯示為根據本發明之一實施例之一晶片封裝之一 示意圖。 圖四所顯示為根據本發明之一實施例之一晶片封裝陣列之 一示意圖。 圖五所顯示為根據本發明之另一實施例之一晶片封裝陣列 之一示意圖。 圖六a到六d所顯示為根據本發明之一晶片封裝之製造方法 之截面圖。 圖七a與七b為根據本發明之又一利用介層洞之實施例以顯 示出一不同形狀之介層洞與基底之一示意圖。 圖示符 < 號對照表·· 陶瓷基底1 第一上導電線3a 第二上導電線3b 第一下導電線4a
第21頁 579585 圖式簡單說明. 第二下導電線4b 二極體5 接線7 · 晶片35、 205 晶片封裝 1 0、4 0、5 0、2 0 0、2 1 0、2 2 0 第一基底 31a、41a、101a、201a 第二基底 31b、41b、101b、201b 基底 2U、211’、22 卜 221’ 第一導電介層洞2a、32a、42a、202a 第二導電介層洞2b、32b、42b、2 0 2b 導電介層洞 102a、102b、102c、213、213’、2 2 3、2 23, 樹脂封膠（r e s i n m o 1 d i n g)部分 9、3 7、2 0 7 晶片封裝陣列1 0 0 印刷電路板2 0、1 1 0、1 0 7 焊錫部分（solder parts) 15、 115a、 115b、 115c 電晶體1 0 5 導體黏著劑20 3a、2 0 3b
第22頁

Claims (1)

  1. 579585 六、申請專利·範圍 申請專利範圍： 1. 一種晶片封裝，包括·： 一具有一第一表面與一第二表面之晶片，該第一表面係提 供一第一端點（t e r m i n a 1)，該第二表面係提供至少一第 二端點，而該第二表面與該第一表面相對； 一第一基底安排（arranged)在該晶片之該第一表面上， 而該第一基底具有一第一導電介層洞連接到該第一端點； 以及一第二基底安排（arranged)在該晶片之該第二表 面上，而該第二基底具有至少一第二導電介層洞連接到該 第二端點。 2 .如申請專利範圍第1項之一種晶片封裝，更包括一樹脂 封膠（r e s i n m ο 1 d i n g)部分，該樹脂封膠形成於該第一基底 與該第二基底間的該晶片之周圍。 3. 如申請專利範圍第1項之一種晶片封裝，其中該第一基 底與該第二基底具有相同的大小與形狀，並且該樹脂封膠 部分跟3亥第一基底與該第二基底具有相同的大小與形狀。 4. 如申請專利範圍第1項之一種晶片封裝，其中該晶片封 裝具有一六面體（hexahedral)形狀。 5. 如申請專利範圍第1項之一種晶片封裝，其中該基底係
    第23頁 579585 六、申請專利·範圍 由一印刷電路板（printed circuit board)所構成。 6. 如申請專利範圍第1項之一種晶片封裝，其中每一該第 一與第二基底之該第一與第二導電介層洞係以一大約半圓 的形狀形成於每一該基底之至少一邊。 7. 如申請專利範圍第1項之一種晶片封裝，其中每一該第 一與第二基底之該第一與第二導電介層洞係以一大約四分 之一圓的形狀形成於每一該基底之至少一角。 8. 如申請專利範圍第1項之一種晶片封裝，其中該晶片係 一二極體元件，並且其中該晶片之該第二表面包括一第二 端點，而該第二基底包括一第二導電介層洞。 9. 如申請專利範圍第1項之一種晶片封裝，其中該晶片係 一電晶體元件，並且其中該晶片之該第二表面包括二個分 離之第二端點，而該第二基底包括二個第二導電介層洞。 10. 」種晶片封裝構裝，包括： 一晶片封裝，該晶片封裝包括： 一具有一第一表面與一第二表面之晶片，該第一表面係提 供一第一端點（terminal)，該第二表面係提供至少一第 二端點，而該第二表面與該第一表面相對； 一第一基底安排（arranged)在該晶片之該第一表面上，
    第24頁 579585 六、申請專利-範圍 而該第一基底具有一第一導電介層洞連接到該第一端點； 以及 一第二·基底安排（arranged)在該晶片之該第二表面上， 而該第二基底具有至少一第二導電介層洞連接到該第二端 點；以及 一印刷電路板，該印刷電路板包括： 一形成於該印刷電路板上表面並連接到該晶片封裝 之該端點上之複數個訊號模式（s i g n a 1 p a 11 e r n s);以及 一複數個導體，該複數個導體係用來連接該第一與第二 導電介層洞到該訊號模式； 其中該晶片封裝係垂直貼附於該印刷電路板之該上表面之 上，以使得該第一與第二基底之外表面變成邊表面。 11.如申請專利範圍第1 〇項之一種晶片封裝構裝，其中該晶 片封裝更包括一樹脂封勝（r e s i n m ο 1 d i n g )部分，該樹脂封 膠形成於該第一基底與該第二基底間的該晶片之周圍。 1 2.如申請專利範圍第1 0項之一種晶片封裝構裝，其中該 第一基^底與該第二基底具有相同的大小與形狀，並且該樹 脂封膠部分跟該第一基底與該第二基底具有相同的大小 與形狀。 1 3.如申請專利範圍第1 0項之一種晶片封裝構裝，其中該 晶片封裝具有一六面體（hexahedral)形狀。
    第25頁 579585 六、申請專利-範圍 1 4.如申請專利範圍第1 0項之一種晶片封裝構裝，其中該 基底係由一印刷電路板（p r i n t e d c i r c u i t b 〇 a r d)所構 成。 1 5 .如申請專利範圍第1 0項之一種晶片封裝構裝，其中每 一該第一與第二基底之該第一與第二導電介層洞係以一大 約半圓的形狀形成於每一該基底之至少一邊。 1 6.如申請專利範圍第1 0項之一種晶片封裝構裝，其中每 一該第一與第二基底之該第一與第二導電介層洞係以一大 約四分之一圓的形狀形成於每一該基底之至少一角。 1 7.如申請專利範圍第1 0項之一種晶片封裝構裝，其中該 晶片係一二極體元件，並且其中該晶片之該第二表面包括 一第二端點，而該第二基底包括一第二導電介層洞。 1 8.如申請專利範圍第1 0項之一種晶片封裝構裝，其中 該晶；Γ係一電晶體元件，並且其中該晶片之該第二表面包 括二個分離之第二端點，而該第二基底包括二個第二導電 介層洞。 1 9. 一種製造一複數個晶片封裝之方法，該方法包括以下 之步驟：
    第26頁 579585 六、申請專利範圍 準備一複數個 (terminal) 面，而該第二 準備一第一基 I導電介層洞； 貼附該晶} 之該第二表面 貼附該晶> 之該第一表面 以及切割該晶 2 0 .如申請專 之方法，其中 步驟包括以下 塗佈該第二基 壓緊該第二基 2 1.如申請專 之方法'其中 步驟包括以下 塗佈該晶片之 之該第一表面 曰曰^ ，每一該晶片具有一提供一複數個端點 之第一表面與一提供一複數個端點之第二表 表面與該第一表面相對； · 底與一第二基底，每一該基底具有一複數個 4 ^該第二表面到該第二基底，以使得該晶片 ，之该端點連接到該第二基底之該導電介層洞； ，之&該第一表面到該第一基底，以使得該晶片 之4、點連接到该第一基底之該導電介層洞； 片構襞以成為一複數個單一的晶片封裝。 利範圍第19項之一種製造一複數個晶片封裝 貼附該晶片之該第二表面到該第二基底之該 之子步驟： 底之導體介層洞之上表面一導體黏著劑；以及 底之上表面之上之该晶片。 利範圍第1 9項之一種製造一複、數個晶片封裝 貼附該晶片之該第一表面到該第一基底之該 之子步驟： 該第一表面一導體黏著劑；以及壓緊該晶片 之上之該第一基底。 2 2 ·如申請專利範圍第1 9項之一種製造一複數個晶片封裝 579585 六、申請專利·範圍 之方法，其中其中該晶片係一二極體元件。 . 2 3 .如申請專利範圍第1 9項之一種製造一複數個晶片封裝 # 之方法，其中其中該晶片係一電晶體元件，其中二個端點 係形成於該晶片之該第一與第二表面之任一，並且對應到 二個端點之二個導電介層洞係形成於該第一與第二基底之 任一〇
    第28頁
TW091137078A 2001-12-27 2002-12-23 Chip package and method of manufacturing the same TW579585B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086347A KR100401975B1 (ko) 2001-12-27 2001-12-27 칩 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW579585B true TW579585B (en) 2004-03-11
TW200411855A TW200411855A (en) 2004-07-01

Family

ID=19717711

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091137078A TW579585B (en) 2001-12-27 2002-12-23 Chip package and method of manufacturing the same

Country Status (6)

Country Link
US (1) US6653725B2 (zh)
JP (1) JP2003197840A (zh)
KR (1) KR100401975B1 (zh)
CN (1) CN1206728C (zh)
DE (1) DE10260005A1 (zh)
TW (1) TW579585B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US7087538B2 (en) * 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
US7284896B2 (en) * 2005-04-15 2007-10-23 Jiahn-Chang Wu Light unit display
US7342308B2 (en) * 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
US7821122B2 (en) * 2005-12-22 2010-10-26 Atmel Corporation Method and system for increasing circuitry interconnection and component capacity in a multi-component package
JP4503046B2 (ja) 2007-05-30 2010-07-14 株式会社東芝 半導体装置の製造方法
US8053885B2 (en) * 2009-01-12 2011-11-08 Harvatek Corporation Wafer level vertical diode package structure and method for making the same
JP2011023463A (ja) * 2009-07-14 2011-02-03 Denso Corp 半導体モジュール
CN110349920A (zh) * 2019-06-27 2019-10-18 深圳第三代半导体研究院 一种二极管芯片封装结构及其封装方法
US20210126425A1 (en) * 2019-10-24 2021-04-29 Advanced Semiconductor Engineering, Inc. Optoelectronic package and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3708722A (en) * 1970-12-18 1973-01-02 Erie Technological Prod Inc Semiconductor device with soldered terminals and plastic housing and method of making the same
US4005457A (en) * 1975-07-10 1977-01-25 Semimetals, Inc. Semiconductor assembly, method of manufacturing same, and bonding agent therefor
US4574297A (en) * 1981-07-15 1986-03-04 Rohm Company Limited Encapsulated semiconductor with terminals having tabs to increase solder wetting
JP2713254B2 (ja) * 1995-07-13 1998-02-16 日本電気株式会社 集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法
JPH1032224A (ja) * 1996-07-15 1998-02-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP3604108B2 (ja) * 1997-02-17 2004-12-22 株式会社シチズン電子 チップ型光半導体の製造方法
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
JPH11312710A (ja) * 1998-04-30 1999-11-09 Murata Mfg Co Ltd 電子部品の接続方法および接続構造
KR20000026099A (ko) * 1998-10-17 2000-05-06 김영환 칩크기 반도체 패키지와 그 제조방법

Also Published As

Publication number Publication date
CN1206728C (zh) 2005-06-15
JP2003197840A (ja) 2003-07-11
KR100401975B1 (ko) 2003-10-17
KR20030056176A (ko) 2003-07-04
US6653725B2 (en) 2003-11-25
DE10260005A1 (de) 2003-07-17
TW200411855A (en) 2004-07-01
US20030122230A1 (en) 2003-07-03
CN1433071A (zh) 2003-07-30

Similar Documents

Publication Publication Date Title
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
KR950006439B1 (ko) 반도체장치 및 그 제조방법
US8629546B1 (en) Stacked redistribution layer (RDL) die assembly package
TW494511B (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US6331221B1 (en) Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member
CN100452396C (zh) 半导体装置及其制造方法
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US6583503B2 (en) Semiconductor package with stacked substrates and multiple semiconductor dice
TW492168B (en) Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
TW516194B (en) Wiring substrate, semiconductor device and package stack semiconductor device
TW579586B (en) Chip package and method of manufacturing the same
US20210296263A1 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
JP2014512688A (ja) フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
CN101341593A (zh) 多晶片集成电路封装
JPH1056128A (ja) 半導体パッケージ用基板およびその製造方法とその基板 を利用した積層型半導体パッケージ
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JP2007019498A (ja) 半導体マルチチップパッケージ
TW579585B (en) Chip package and method of manufacturing the same
JP2021510923A (ja) パワー半導体の表面実装パッケージ構造
JP2003110089A (ja) 半導体電力用モジュール及びその製造方法
CN101752338A (zh) 球栅阵列封装结构及其封装工艺
TWI306217B (en) Insertion-type semiconductor device and fabrication method thereof
JPH02343A (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees