JP2713254B2 - 集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法 - Google Patents

集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法

Info

Publication number
JP2713254B2
JP2713254B2 JP7200398A JP20039895A JP2713254B2 JP 2713254 B2 JP2713254 B2 JP 2713254B2 JP 7200398 A JP7200398 A JP 7200398A JP 20039895 A JP20039895 A JP 20039895A JP 2713254 B2 JP2713254 B2 JP 2713254B2
Authority
JP
Japan
Prior art keywords
integrated circuit
array
package
conductive sheet
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7200398A
Other languages
English (en)
Other versions
JPH0936178A (ja
Inventor
信明 高橋
厚 西沢
直治 仙波
輝雄 日下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7200398A priority Critical patent/JP2713254B2/ja
Publication of JPH0936178A publication Critical patent/JPH0936178A/ja
Application granted granted Critical
Publication of JP2713254B2 publication Critical patent/JP2713254B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【本発明の属する技術分野】本発明は、集積回路用パッ
ケ−ジ及びその製造方法並びにパッド配置の変換方法に
関する。特に、本発明は、パッド配置をアレイ状に変換
した集積回路用パッケ−ジであって、スル−ホ−ルを開
ける必要がなく、しかも、熱圧着という簡単なプロセス
で「アレイパッド型のチップに近いサイズの集積回路用
パッケ−ジ」とすることができる該パッケ−ジ及びその
製造方法に関し、また、集積回路チップのパッケ−ジン
グにおいて、特に電極パッド配置を変換する方法に関す
る。
【０００２】
【従来の技術】集積回路チップの高集積化や多ピン化が
進むと、周辺に電極端子を持つパッケ−ジの場合には、
サイズが大きくなり、また、このサイズを小さくするた
めに電極端子ピッチを狭くすると、基板のパタ−ン形成
が複雑になり、実装も難しくなる。
【０００３】そのため、電極端子数の多いパッケ−ジの
場合には、配線基板に電極パッドがアレイ状となるよう
に配線を施し、該基板の底面にピンをアレイ状に設けた
ピングリッドアレイ(以下“ＰＧＡ”と略記する)や半田
ボ−ルを基板底面にアレイ状に設けたボ−ルグリッドア
レイ(以下“ＢＧＡ”と略記する)が使われることが多
い。これらの方法を用いると、パッケ−ジサイズを小さ
くすることが可能であり、また、電極端子のピツチも狭
くしなくて良いので、実装も容易にできる利点を有す
る。
【０００４】従来のＰＧＡは、図５に示すように、セラ
ミック等からなる配線基板50の表面に電極パッド53（チ
ップ51の周辺電極パッド52と接続される配線基板50側の
電極パッド53）が、アレイ状の電極パッド配置に変換で
きるように配線を施し、この配線基板50にスル−ホ−ル
55を開け、底面に2.54ｍｍ間隔でアレイ状にピン56を設
ける。そして、キャビティ54部にチップ51を搭載し、ワ
イヤ−ボンディングにより配線基板50との電気的接続を
行い、キャップ57により封止する構造のものである。
【０００５】上記図５に示したＰＧＡは、“キャビティ
アップタイプ”と呼ばれるものであり、このタイプのも
のでは、ピン56を配線基板50の底面全面にわたって配置
することができるので、より小型にしやすい利点をもつ
が、放熱性に劣るという欠点を有する。
【０００６】これに対して、図６に示す“キャビティダ
ウンタイプ”の場合、配線基板60の底面側からチップ61
を搭載するため、ピン66を配線基板60の底面全面に配置
することができないので、前記した“キャビティアップ
タイプ”のものほど小型化は望めないが、放熱性に優れ
た構造となっている。なお、図６において、62はチップ
61の周辺電極パッド、63は配線基板60側の電極パッド、
64はキャビティ、67はキャップである。
【０００７】ところで、配線基板材料として、ＴＡＢテ
−プやプリント配線基板を用いたものも従来から知られ
ているが、これらの基本的な構造は、前掲の図５あるい
は図６と同様である。なお、ＰＧＡのマザ−ボ−ドへの
実装は、ピン56，66を電極パッド部に挿入して半田付け
を行うか、あるいは、ソケット等を使用することにより
行われている。
【０００８】次に、従来のＢＧＡについて図７を参照し
て説明すると、これは、図７に示すように、セラミック
等からなる配線基板70に、前記した従来のＰＧＡと同様
アレイ状の電極パッド配置に変換するように配線を施
し、この配線基板70にスル−ホ−ル75を開け、底面にア
レイ状の半田ボ−ル78を設ける。そして、チップ71は、
フリップチップ、ワイヤ−ボンディング、ＴＡＢなどに
より配線基板70に電気的に接続し、キャップ77により封
止する構造のものである。なお、図７において、72はチ
ップ71の周辺電極パッド、73は配線基板70側の電極パッ
ドである。
【０００９】上記ＢＧＡのマザ−ボ−ドへの実装は、Ｂ
ＧＡの半田ボ−ル78とマザ−ボ−ドの電極パッドとを位
置合わせし、半田ボ−ル78を溶融させて接続する。この
ため、ＢＧＡは、前記したＰＧＡよりも基板への実装が
容易であり、高歩留まりが得られ易く、低コスト化も可
能となる利点を有している。
【００１０】
【発明が解決しようとする課題】従来の電極パッド配置
の変換方法では、図５〜７にみられるように、チップを
配線基板に搭載する領域(チップ領域)の外側にも配線を
施しているため、パッケ−ジサイズは、チップサイズよ
りも大きくなるという欠点を有している。また、図５，
７にみられるように、配線基板に多数のスル−ホ−ルを
開けなければならないため、作業工程が多く複雑とな
り、その結果、コストが増加するという問題が生じる。
【００１１】ところで、高密度化が求められている現状
において、できるだけチップサイズに近いパッケ−ジサ
イズのものが今日強く要望されており、また、作業工程
が少なく容易に制作できる集積回路用パッケ−ジの出現
が強く要望されている。
【００１２】本発明は、上記要望に沿う集積回路用パッ
ケ−ジを提供することを技術的課題とし、詳細には、前
記従来技術の有する欠点、問題点を解消し、特にスル−
ホ−ルを開ける必要がなく、しかも、熱圧着という簡単
なプロセスで「アレイパッド型のチップに近いサイズの
集積回路パッケ−ジ」とすることができる“パッド配置
をアレイ状に変換した集積回路用パッケ−ジ”及びその
製造方法を提供することを技術的課題とする。また、本
発明は、パッド配置をアレイ状に変換することができる
パッド配置の変換方法を提供することを技術的課題とす
る。
【００１３】
【課題を解決するための手段】本発明に係る電極パッド
配置の変換手段としては、チップと同程度のサイズの異
方性導電シ−トに、チップの周辺電極パッドと接続され
る配線基板側の電極パッドが、アレイ状の電極パッド配
置に変換できるように配線を施していることを特徴とす
る。また、配線を施した異方性導電シ−トをチップに熱
圧着することにより、チップの電極パッドと異方性導電
シ−トの底面部の電極パッドと電気的接続を行っている
ことを特徴とする。
【００１４】即ち、本発明に係る集積回路用パッケ−ジ
は、「加圧した方向にのみ導電性を示す異方性導電シ−
トを用いた集積回路用パッケ−ジであって、一方の面に
アレイ配線が設けられ、他方の面にアレイ電極パッドが
設けられた異方性導電シ−トを集積回路チップに熱圧着
することにより、前記アレイ配線と前記集積回路チップ
の電極パッドとを接触させると共に、前記アレイ配線と
前記アレイ電極パッド間の導電シ−ト部を導通させた構
造を有することを特徴とする集積回路用パッケ−ジ。」
(請求項１)を要旨とする。
【００１５】また、本発明に係る集積回路用パッケ−ジ
の製造方法は、 「(1) 加圧した方向にのみ導電性を示すもので、一方の
面にアレイ配線が設けられ、他方の面にアレイ電極パッ
ドが設けられた異方性導電シ−トを準備し、集積回路チ
ップの電極パッドと前記導電シ−トのアレイ配線とを位
置合わせすると共に、前記集積回路チップと前記導電シ
−トとを仮付けする工程と、 (2) 前記導電シ−トを前記集積回路チップに熱圧着し、
前記アレイ配線と前記集積回路チップの電極パッドとを
接触させると共に、前記アレイ配線と前記アレイ電極パ
ッド間の導電シ−ト部を導通さる工程と、 を含むことを
特徴とする集積回路用パッケ−ジの製造方法。」(請求
項２)を要旨とする。
【００１６】さらに、本発明に係るパッド配置の変換方
法は、「加圧した方向にのみ導電性を示す異方性導電シ
−トを用いた集積回路用パッケ−ジにおけるパッド配置
の変換方法において、一方の面にアレイ配線が設けら
れ、他方の面にアレイ電極パッドがアレイ状に設けられ
た異方性導電シ−トを集積回路チップに熱圧着すること
により、前記アレイ配線と前記集積回路チップの電極パ
ッドとを接触させると共に、前記アレイ配線と前記アレ
イ電極パッド間の導電シ−ト部を導通させ、前記集積回
路チップの電極パッド配置を前記アレイ電極パッドの配
置に変換したことを特徴とする集積回路用パッケ−ジに
おけるパッド配置の変換方法。」(請求項３)を要旨と
し、この方法を用いてパッド配置をアレイ状に変換した
集積回路用パッケ−ジの構造並びに該集積回路用パッケ
−ジを用いた実装方法を要旨とする。
【００１７】
【発明の実施の形態】本発明で使用する異方性導電シ−
トについて、図４を参照して詳細に説明する。なお、図
４は、本発明で使用する異方性導電シ−トの一例を示す
図であって、(Ａ)はその平面図であり、(Ｂ)は(Ａ)のａ
−ａ線断面図である。
【００１８】図４に示す異方性導電シ−ト10は、樹脂31
から成るシ−ト中に直径5〜10μｍ程度の導電性粒子32
が分散した構造からなり、該シ−ト10にある一定以上の
圧力を加えた場合、この圧力を加えた領域において、圧
力を加えた方向にのみ導電性を示すシ−ト10である。上
記導電性粒子32としては、Ａｕ等の導電性粒子から成る
ものや樹脂製ボ−ルの表面にＮｉ、Ａｕ等の導電性材料
が蒸着ないしはメッキなどにより形成されているものを
使用することができる。
【００１９】また、本発明で使用する異方性導電シ−ト
10のシ−ト厚としては、約50μｍ程度が好ましい。そし
て、本発明では、該シ−ト10をチップに熱圧着して接着
させるものであるが、接着後では、約50μｍ程度のシ−
ト厚が導電性粒子31の粒径程度又はそれ以下の厚さとな
り、その結果、前記したとおり、圧力を加えた方向にの
み導電性を示すものである。なお、本発明で使用する異
方性導電シ−トとしては、上記した導電性粒子（その材
料や粒子径を含む）やシ−ト厚に限定されるものではな
く、「圧力を加えた方向にのみ導電性を示すもの」であ
る限り適宜変更できるものである。
【００２０】
【実施例】次に、本発明の実施例を挙げ、本発明を具体
的に説明するが、本発明は、以下の実施例によって限定
されるものではなく、前記した本発明の要旨の範囲内で
種々の変更が可能である。
【００２１】（参考例） 図１は、本発明の参考例を示す集積回路用パッケ−ジの
断面図である。本参考例の集積回路用パッケ−ジは、該
図に示すように、異方性導電シ−ト10、チップ11、該チ
ップ11の周辺電極パッド12、アレイ配線14、アレイ電極
パッド16、バンプ17、モ−ルド樹脂18からなる。
【００２２】この集積回路用パッケ−ジの製造法を図２
に基づいて説明する。なお、図２は、図１に示した集積
回路用パッケ−ジの工程Ａ〜Ｃからなる製造工程順断面
図である。
【００２３】まず、前記図４に示した約50μｍ厚の異方
性導電シ−ト10を使用し、この表面15(片面)にアレイ配
線14を施した異方性導電シ−ト10(図２工程Ａ参照)を準
備する。また、周辺部にのみ電極パッド12が設けられて
いるチップ11(図２工程Ａ参照)を準備する。なお、この
電極パッド12には、無電解メッキ法などを用いてＮｉ，
Ｃｕ等のバンプを設けておいても良い。
【００２４】次に、図２工程Ａに示すように、チップ11
のデバイス面13と異方性導電シ−ト10のアレイ配線14を
施してない面とを位置合わせし、仮付けする。続いて、
図２工程Ｂに示すように、100〜150℃程度に加熱し、異
方性導電シ−ト10の全面に圧力を加える。（なお、この
圧力は、チップ11の周辺電極パッド12に相当する異方性
導電シ−ト10部分にのみ圧力をかけることもできる。）
【００２５】この加圧により、異方性導電シ−ト10の厚
さは、初期的には約50μｍであったものが、接着後は含
有する導電性粒子32(前掲の図４参照)の粒径程度又はそ
れ以下の厚さとなる。そして、チップ11の周辺電極パッ
ド12と異方性導電シ−ト10の表面15部分（チップ11の周
辺電極パッド12とそれに相対する異方性導電シ−ト10の
アレイ配線14）とが導通することとなる。
【００２６】次に、図２工程Ｃに示すように、アレイ配
線14に配設されているアレイ電極パッド16にバンプ17を
形成した後、モ−ルド樹脂18（例えば低熱膨張率のエポ
キシ系樹脂）によりコ−ティングする。なお、バンプ17
は、ボ−ルバンプ法によりスタッドバンプとすることが
でき、また、半田無電解メッキ、溶融半田ディップ等に
より半田バンプとすることもできる。
【００２７】本参考例では、以上のように異方性導電シ
−ト10を用いて電極パッド配置を変換しているので、セ
ラミックキャリアを用いる場合のようにスル−ホ−ルを
開ける必要がなく、また、熱圧着という簡単なプロセス
で、アレイパッド型のチップに近いサイズの集積回路パ
ッケ−ジとすることができる。そのため、コストの低減
を図ることができる。
【００２８】本参考例に係る集積回路用パッケ−ジのサ
イズの１例を挙げると、例えば５ｍｍ□のチップの場
合、チップ厚を300μｍ、異方性導電シ−ト厚を５μ
ｍ、モ −ルド樹脂の肉厚を50μｍ、バンプ電極高さを1
00μｍとすると、パッケ−ジサ イズは、5.1ｍｍ□、厚
さは455μｍ程度となる。
【００２９】（実施例） 図３は、本発明の一実施例を示す集積回路用パッケ−ジ
の断面図である。この実施例に係る集積回路用パッケ−
ジは、図３に示すように、異方性導電シ−ト10、チップ
21、該チップ21の周辺電極パッド22、アレイ配線24、ア
レイ電極パッド26、バンプ27、モ−ルド樹脂28からな
り、アレイ配線24の位置が前記参考例と相違する例であ
る。
【００３０】本実施例の集積回路用パッケ−ジは、前記
参考例と同様の方法で製造することができる。即ち、ま
ず、アレイ配線24を片面に施し、対面(反対面)にアレイ
電極パッド26を設けた異方性導電シ−ト10をチップ21の
デバイス面に位置合わせし、仮付けする。但し、本実施
例においてアレイ配線24は、前記参考例の場合とは逆に
異方性導電シ−ト10のチップ21側とする。
【００３１】次いで、100〜150℃程度に加熱し、異方性
導電シ−ト10のアレイ電極パッド26部分に圧力を加え、
異方性導電シ−ト10上のチップ21側のアレイ配線24と、
反対側に設けてあるアレイ電極パッド26との導通を確保
し、そして、チップ21の周辺電極パッド22とそれに対応
する上記のアレイ電極パッド26とを導通するようにす
る。（なお、圧力は、異方性導電シ−ト10の全面にかけ
ても良い。）その後、アレイ電極パッド26に実施例１と
同様バンプ27を形成し、モ−ルド樹脂28によりチップ21
をコ−ティングする。
【００３２】本実施例では、以上のような方法で電極パ
ッド配置を変換し、集積回路パッケ−ジを作製するもの
であって、前記参考例と同様の効果が生じる。
【００３３】
【発明の効果】本発明は、以上詳記したとおり、異方性
導電シ−トを用いてチップの電極パツド配置をアレイパ
ッド配置に変換しているので、スル−ホ−ルを開ける必
要がなく、また、熱圧着という簡単なプロセスで「アレ
イパッド型のチップに近いサイズの集積回路パッケ−
ジ」とすることができる効果が生じる。
【００３４】例えば、本発明に係る集積回路パッケ−ジ
として、5ｍｍ□で225ピンのチップの場合、チップ厚を
300μｍ、異方性導電シ−ト厚を5μｍ、モ−ルド樹脂の
肉厚を50μｍ、バンプ電極高さを100μｍとすると、パ
ッケ−ジサイズは5.1ｍｍ□、厚さは455μｍ程度となる
。これに対して、従来技術の場合、ＢＧＡパッケ−ジ
とすると、25〜30ｍｍ□で厚さは1〜2ｍｍとなる。
【００３５】さらに、ＭＣＭ(マルチチップモジュ−ル)
用としてベアチップを用いようとする場合、従来の集積
回路用パッケ−ジでは、出荷する側においてベアチップ
のテスト技術が未確立なため品質保証が困難であった
が、本発明に係る集積回路用パッケ−ジとすれば、品質
保証ができるため出荷が可能となり、ベアチップの代用
としてＭＣＭに用いることができるようになる効果も生
じる。
【図面の簡単な説明】
【図１】本発明の参考例を示す集積回路用パッケ−ジの
断面図
【図２】図１に示す集積回路用パッケ−ジの工程Ａ〜Ｃ
からなる製造工程順断面図
【図３】本発明の一実施例を示す集積回路用パッケ−ジ
の断面図
【図４】本発明で使用する異方性導電シ−トの一例を示
す図であって、(Ａ)はその平面図であり、(Ｂ)は(Ａ)の
ａ−ａ線断面図
【図５】従来のＰＧＡ（キャビティアップタイプ）を示
す断面図
【図６】従来のＰＧＡ（キャビティダウンタイプ）を示
す断面図
【図７】従来のＢＧＡを示す断面図
【符号の説明】
１０ 異方性導電シ−ト １１，２１ チップ １２，２２ 電極パッド １３， − デバイス面 １４，２４ アレイ配線 １５， − 異方性導電シ−ト表面 １６，２６ アレイ電極パッド １７，２７ バンプ １８，２８ モ−ルド樹脂 ３１ 樹脂 ３２ 導電性粒子 ５０，６０，７０ 配線基板 ５１，６１，７１ チップ ５２，６２，７２ チップの周辺電極パッド ５３，６３，７３ 配線基板側の電極パッド ５４，６４， − キャビティ ５５， − ，７５ スル−ホ−ル ５６，６６， − ピン ５７，６７，７７ キャップ − ， − ，７８ 半田ボ−ル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 日下 輝雄 東京都港区芝五丁目７番１号日本電気株 式会社内 (56)参考文献 特開 平８−330355（ＪＰ，Ａ) 特開 平８−330356（ＪＰ，Ａ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 加圧した方向にのみ導電性を示す異方性
    導電シ−トを用いた集積回路用パッケ−ジであって、一
    方の面にアレイ配線が設けられ、他方の面にアレイ電極
    パッドが設けられた異方性導電シ−トを集積回路チップ
    に熱圧着することにより、前記アレイ配線と前記集積回
    路チップの電極パッドとを接触させると共に、前記アレ
    イ配線と前記アレイ電極パッド間の導電シ−ト部を導通
    させた構造を有することを特徴とする集積回路用パッケ
    −ジ。
  2. 【請求項２】 (1) 加圧した方向にのみ導電性を示すも
    ので、一方の面にアレイ配線が設けられ、他方の面にア
    レイ電極パッドが設けられた異方性導電シ−トを準備
    し、集積回路チップの電極パッドと前記導電シ−トのア
    レイ配線とを位置合わせすると共に、前記集積回路チッ
    プと前記導電シ−トとを仮付けする工程と、 (2) 前記導電シ−トを前記集積回路チップに熱圧着し、
    前記アレイ配線と前記集積回路チップの電極パッドとを
    接触させると共に、前記アレイ配線と前記アレイ電極パ
    ッド間の導電シ−ト部を導通さる工程と、 を含むことを特徴とする集積回路用パッケ−ジの製造方
    法。
  3. 【請求項３】 加圧した方向にのみ導電性を示す異方性
    導電シ−トを用いた集積回路用パッケ−ジにおけるパッ
    ド配置の変換方法において、一方の面にアレイ配線が設
    けられ、他方の面にアレイ電極パッドがアレイ状に設け
    られた異方性導電シ−トを集積回路チップに熱圧着する
    ことにより、前記アレイ配線と前記集積回路チップの電
    極パッドとを接触させると共に、前記アレイ配線と前記
    アレイ電極パッド間の導電シ−ト部を導通させ、前記集
    積回路チップの電極パッド配置を前記アレイ電極パッド
    の配置に変換したことを特徴とする集積回路用パッケ−
    ジにおけるパッド配置の変換方法。
JP7200398A 1995-07-13 1995-07-13 集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法 Expired - Fee Related JP2713254B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7200398A JP2713254B2 (ja) 1995-07-13 1995-07-13 集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7200398A JP2713254B2 (ja) 1995-07-13 1995-07-13 集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法

Publications (2)

Publication Number Publication Date
JPH0936178A JPH0936178A (ja) 1997-02-07
JP2713254B2 true JP2713254B2 (ja) 1998-02-16

Family

ID=16423665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7200398A Expired - Fee Related JP2713254B2 (ja) 1995-07-13 1995-07-13 集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法

Country Status (1)

Country Link
JP (1) JP2713254B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401975B1 (ko) * 2001-12-27 2003-10-17 삼성전기주식회사 칩 패키지 및 그 제조방법
KR100444228B1 (ko) * 2001-12-27 2004-08-16 삼성전기주식회사 칩 패키지 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3569585B2 (ja) * 1995-03-24 2004-09-22 新光電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
JPH0936178A (ja) 1997-02-07

Similar Documents

Publication Publication Date Title
US7105918B2 (en) Interposer with flexible solder pad elements and methods of manufacturing the same
JP3526788B2 (ja) 半導体装置の製造方法
US4724472A (en) Semiconductor device
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
JP3262532B2 (ja) 応力緩和型電子部品、応力緩和型配線基板および応力緩和型電子部品実装体
JP4581301B2 (ja) 半導体パッケージ
US7151308B2 (en) Semiconductor chip package
JP2713254B2 (ja) 集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
KR100196991B1 (ko) 칩 스케일 패키지 어셈블리 및 이를 구비한 멀티 칩 모듈 어셈블리
JPH08274214A (ja) 半導体装置
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
JPH0582713A (ja) マルチチツプモジユール及びその製造方法
JPH05326817A (ja) マルチチップパッケージ
JPH0777243B2 (ja) 表面実装用パツケ−ジ
JP3331146B2 (ja) Ｂｇａ型半導体装置の製造方法
JPH08107127A (ja) 半導体装置
JP2705281B2 (ja) 半導体装置の実装構造
JPH10256414A (ja) 半導体パッケージ
JPH08255868A (ja) 半導体装置およびその製造方法
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法
JPH09326415A (ja) ボール・グリッド・アレイ・パッケージ
JP2006013554A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees