JPH0582713A - マルチチツプモジユール及びその製造方法 - Google Patents
マルチチツプモジユール及びその製造方法Info
- Publication number
- JPH0582713A JPH0582713A JP24547191A JP24547191A JPH0582713A JP H0582713 A JPH0582713 A JP H0582713A JP 24547191 A JP24547191 A JP 24547191A JP 24547191 A JP24547191 A JP 24547191A JP H0582713 A JPH0582713 A JP H0582713A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- chip
- lead
- film carrier
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 低コスト高密度のマルチチップモジュールを
得る。 【構成】 フィルムキャリア２１にチップ部品２４を半
田リフローにより接続し、フィルムキャリアのリード２
３の中間部をＬＳＩチップ１５が接続された第１の回路
基板１１の外部電極１２に接続することにより、フィル
ムキャリアからなる回路基板と第１の回路基板を接続し
一つの回路モジュールを形成すると同時にフィルムキャ
リアのリードの先端部が、モジュールの外部リードとな
る。 【効果】 ＬＳＩチップの接続とチップ部品の接続を並
行して行えかつ外部リードのみを新たに接続する必要が
無いため工数が少なく低コスト高密度のマルチチップモ
ジュールを得ることが出来る。また外部リードにフィル
ムキャリアのリードをもちいるため微細ピッチで、多端
子の外部リードを形成することができ高密度化を図るこ
とが出来る 。
得る。 【構成】 フィルムキャリア２１にチップ部品２４を半
田リフローにより接続し、フィルムキャリアのリード２
３の中間部をＬＳＩチップ１５が接続された第１の回路
基板１１の外部電極１２に接続することにより、フィル
ムキャリアからなる回路基板と第１の回路基板を接続し
一つの回路モジュールを形成すると同時にフィルムキャ
リアのリードの先端部が、モジュールの外部リードとな
る。 【効果】 ＬＳＩチップの接続とチップ部品の接続を並
行して行えかつ外部リードのみを新たに接続する必要が
無いため工数が少なく低コスト高密度のマルチチップモ
ジュールを得ることが出来る。また外部リードにフィル
ムキャリアのリードをもちいるため微細ピッチで、多端
子の外部リードを形成することができ高密度化を図るこ
とが出来る 。
Description
【０００１】
【産業上の利用分野】本発明はワークステーションやコ
ンピュータなどに用いるマルチチップモジュールの実装
方法に関するものである。
ンピュータなどに用いるマルチチップモジュールの実装
方法に関するものである。
【０００２】
【従来の技術】近年、ワークステーションやコンピュー
タに対する小型化の要求はますます強くなっている。こ
れらの要求に答えるためＬＳＩの実装においてはＬＳＩ
を直接実装するマルチチップモジュールの開発が盛んに
行われている。
タに対する小型化の要求はますます強くなっている。こ
れらの要求に答えるためＬＳＩの実装においてはＬＳＩ
を直接実装するマルチチップモジュールの開発が盛んに
行われている。
【０００３】以下図面を参照しながら、上記した従来の
マルチチップモジュールの製造方法の一例について説明
する。
マルチチップモジュールの製造方法の一例について説明
する。
【０００４】（図４）は従来のマルチチップモジュール
の断面図を示すものである。（図４）において、１はセ
ラミック、ガラスエポキシ等の回路基板、２はＬＳＩチ
ップ接続用電極、３は外部リード接続用電極、４はチッ
プ部品接続用電極、５はＬＳＩチップ、６はチップ部
品、７はボンディングワイヤ、８は封止樹脂、９は外部
リードである。
の断面図を示すものである。（図４）において、１はセ
ラミック、ガラスエポキシ等の回路基板、２はＬＳＩチ
ップ接続用電極、３は外部リード接続用電極、４はチッ
プ部品接続用電極、５はＬＳＩチップ、６はチップ部
品、７はボンディングワイヤ、８は封止樹脂、９は外部
リードである。
【０００５】以上のように構成されたマルチチップモジ
ュールの製造方法について説明する。
ュールの製造方法について説明する。
【０００６】まず、セラミックや、ガラスエポキシ等よ
りなる回路基板１の片面にＬＳＩチップ５をダイボンド
しボンディングワイヤ７によりＬＳＩチップ５の電極と
回路基板１のＬＳＩチップ接続用電極２を接続する。全
てのＬＳＩチップ５を接続した後に、封止樹脂８にてＬ
ＳＩチップ５をモールドする。次に回路基板１の裏面に
半田リフローにより抵抗、コンデンサなどのチップ部品
６を接続する。最後にＣｕ、４２アロイ等よりなる外部
リード９を半田付けにより回路基板１の外部電極に接続
したものである。
りなる回路基板１の片面にＬＳＩチップ５をダイボンド
しボンディングワイヤ７によりＬＳＩチップ５の電極と
回路基板１のＬＳＩチップ接続用電極２を接続する。全
てのＬＳＩチップ５を接続した後に、封止樹脂８にてＬ
ＳＩチップ５をモールドする。次に回路基板１の裏面に
半田リフローにより抵抗、コンデンサなどのチップ部品
６を接続する。最後にＣｕ、４２アロイ等よりなる外部
リード９を半田付けにより回路基板１の外部電極に接続
したものである。
【０００７】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、同一の回路基板に異なる接続方法、すな
はちワイヤボンディングと半田付けにてＬＳＩチップと
チップ部品を接続するため、工程がシリーズになり工数
が増大し効率の低いものである。また、外部リードに
は、回路基板へのＬＳＩチップやチップ部品の接続が終
了した後に新たに接続する必要があり工数が多くコスト
が高いという問題点を有していた。
うな構成では、同一の回路基板に異なる接続方法、すな
はちワイヤボンディングと半田付けにてＬＳＩチップと
チップ部品を接続するため、工程がシリーズになり工数
が増大し効率の低いものである。また、外部リードに
は、回路基板へのＬＳＩチップやチップ部品の接続が終
了した後に新たに接続する必要があり工数が多くコスト
が高いという問題点を有していた。
【０００８】本発明は上記問題点に鑑み、低コスト高密
度のマルチチップモジュールを提供するものである。
度のマルチチップモジュールを提供するものである。
【０００９】
【課題を解決するための手段】上記問題点を解決するた
めに本発明のマルチチップモジュールは、 導体配線お
よび周囲に外部電極を有する第１の回路基板に、複数の
半導体チップを電気的に接続する工程、可とう性フィル
ム上に導体配線を有し、前記導体配線が前記可とう性フ
ィルムの周囲より突出することにより形成されたリード
を有する第２の回路基板に電子部品を接続する工程、前
記第２の回路基板の前記リードの中間部を前記第１の回
路基板の前記外部電極に接続し、前記第１の回路基板と
前記第２の回路基板によりひとつの回路モジュールとし
前記リードの前記第１の回路基板より突出した部分を前
記回路モジュールの外部リードとする工程を構成を備え
たものである。
めに本発明のマルチチップモジュールは、 導体配線お
よび周囲に外部電極を有する第１の回路基板に、複数の
半導体チップを電気的に接続する工程、可とう性フィル
ム上に導体配線を有し、前記導体配線が前記可とう性フ
ィルムの周囲より突出することにより形成されたリード
を有する第２の回路基板に電子部品を接続する工程、前
記第２の回路基板の前記リードの中間部を前記第１の回
路基板の前記外部電極に接続し、前記第１の回路基板と
前記第２の回路基板によりひとつの回路モジュールとし
前記リードの前記第１の回路基板より突出した部分を前
記回路モジュールの外部リードとする工程を構成を備え
たものである。
【００１０】
【作用】本発明は上記した構成によって、フィルムキャ
リアにチップ部品を半田リフローにより接続し、フィル
ムキャリアのリードの中間部をＬＳＩチップが接続され
た第１の回路基板の外部電極に接続することにより、フ
ィルムキャリアからなる回路基板と第１の回路基板を接
続し一つの回路モジュールを形成すると同時にモジュー
ルの外部リードが形成されるため、ＬＳＩチップの接続
とチップ部品の接続を並行して行えかつ外部リードのみ
を新たに接続する必要が無いため工数が少なく低コスト
高密度のマルチチップモジュールを得ることが出来る。
リアにチップ部品を半田リフローにより接続し、フィル
ムキャリアのリードの中間部をＬＳＩチップが接続され
た第１の回路基板の外部電極に接続することにより、フ
ィルムキャリアからなる回路基板と第１の回路基板を接
続し一つの回路モジュールを形成すると同時にモジュー
ルの外部リードが形成されるため、ＬＳＩチップの接続
とチップ部品の接続を並行して行えかつ外部リードのみ
を新たに接続する必要が無いため工数が少なく低コスト
高密度のマルチチップモジュールを得ることが出来る。
【００１１】
【実施例】以下本発明の一実施例のマルチチップモジュ
ールの製造方法ついて、図面を参照しながら説明する。
ールの製造方法ついて、図面を参照しながら説明する。
【００１２】（図１）は本発明の実施例における回路基
板へのＬＳＩチップの実装方法の工程別断面図、（図
２）はフィルムキャリアへのチップ部品の実装方法の工
程別断面図、（図３）は、本発明の実施例における回路
モジュールの断面図を示すものである。（図１）（図
２）（図３）に於て、１１は回路基板、１２は回路基板
の外部電極、１３はＬＳＩチップ接続用電極、１４は絶
縁性樹脂、１５はＬＳＩチップ、１６はバンプ、１７は
加圧ツール、１８は紫外線、２１はフィルムキャリア、
２２はチップ部品接続用電極、２３はフィルムリード、
２４はチップ部品、２５は半田を示すものである。
板へのＬＳＩチップの実装方法の工程別断面図、（図
２）はフィルムキャリアへのチップ部品の実装方法の工
程別断面図、（図３）は、本発明の実施例における回路
モジュールの断面図を示すものである。（図１）（図
２）（図３）に於て、１１は回路基板、１２は回路基板
の外部電極、１３はＬＳＩチップ接続用電極、１４は絶
縁性樹脂、１５はＬＳＩチップ、１６はバンプ、１７は
加圧ツール、１８は紫外線、２１はフィルムキャリア、
２２はチップ部品接続用電極、２３はフィルムリード、
２４はチップ部品、２５は半田を示すものである。
【００１３】以下本発明の一実施例について図面を参照
しながら説明する。まず図１ａに示すように、セラミッ
ク、シリコン等よりなる回路基板１１のＬＳＩチップ接
続用電極１３上に絶縁性樹脂１４を塗布する。回路基板
１１の導体配線は多層構造であり後に接続するＬＳＩチ
ップ相互の接続をするものである。ＬＳＩチップ接続用
電極１３はＡｌ、Ｃｕ，Ａｕ等でありその厚みは、０．
１μｍ〜１０μｍ程度である。絶縁性樹脂１４は、エポ
キシ、シリコーン、アクリル等であり、硬化のタイプ
は、光硬化、熱硬化、常温硬化等である。次に図１ｂに
示すように、ＬＳＩチップ１５のバンプ１６とＬＳＩチ
ップ接続用電極１３を位置合わせしＬＳＩチップ１５を
回路基板１１上に搭載する。その後加圧ツール１７にて
ＬＳＩチップ１５を加圧する。このときＬＳＩチップ接
続用電極１３とバンプ１６間にあった絶縁性樹脂１４は
周囲に押し出されＬＳＩチップ１５のバンプ１６とＬＳ
Ｉチップ接続用電極１３は電気的に接触する。ＬＳＩチ
ップ１５のバンプ１６とＬＳＩチップ接続用電極１３の
位置合わせの方法は２視野方式カメラ等を用いて行なう
ことにより高精度に位置合わせを行なうことが出来る。
加圧ツール１７による加圧力は１グラム／バンプ〜５０
グラム／バンプ程度である。次にＬＳＩチップ１５を加
圧した状態で絶縁性樹脂１４を硬化する。絶縁性樹脂１
４の硬化は、絶縁性樹脂１４が光硬化型の場合は紫外線
１８をＬＳＩチップ１５の側面より照射することにより
硬化する。また熱硬化型の場合は、加圧ツール１７に加
熱機構を有しておくことにより加熱し硬化する。次に加
圧ツール１７を解除しＬＳＩチップ１５を回路基板１１
に固着するとともにＬＳＩチップ１５のバンプとＬＳＩ
チップ接続用電極１３を電気的に接続する。次に図１ｃ
に示すように、同様に複数のＬＳＩチップを回路基板１
１に接続し、回路基板１１へのＬＳＩチップの実装を終
了する。
しながら説明する。まず図１ａに示すように、セラミッ
ク、シリコン等よりなる回路基板１１のＬＳＩチップ接
続用電極１３上に絶縁性樹脂１４を塗布する。回路基板
１１の導体配線は多層構造であり後に接続するＬＳＩチ
ップ相互の接続をするものである。ＬＳＩチップ接続用
電極１３はＡｌ、Ｃｕ，Ａｕ等でありその厚みは、０．
１μｍ〜１０μｍ程度である。絶縁性樹脂１４は、エポ
キシ、シリコーン、アクリル等であり、硬化のタイプ
は、光硬化、熱硬化、常温硬化等である。次に図１ｂに
示すように、ＬＳＩチップ１５のバンプ１６とＬＳＩチ
ップ接続用電極１３を位置合わせしＬＳＩチップ１５を
回路基板１１上に搭載する。その後加圧ツール１７にて
ＬＳＩチップ１５を加圧する。このときＬＳＩチップ接
続用電極１３とバンプ１６間にあった絶縁性樹脂１４は
周囲に押し出されＬＳＩチップ１５のバンプ１６とＬＳ
Ｉチップ接続用電極１３は電気的に接触する。ＬＳＩチ
ップ１５のバンプ１６とＬＳＩチップ接続用電極１３の
位置合わせの方法は２視野方式カメラ等を用いて行なう
ことにより高精度に位置合わせを行なうことが出来る。
加圧ツール１７による加圧力は１グラム／バンプ〜５０
グラム／バンプ程度である。次にＬＳＩチップ１５を加
圧した状態で絶縁性樹脂１４を硬化する。絶縁性樹脂１
４の硬化は、絶縁性樹脂１４が光硬化型の場合は紫外線
１８をＬＳＩチップ１５の側面より照射することにより
硬化する。また熱硬化型の場合は、加圧ツール１７に加
熱機構を有しておくことにより加熱し硬化する。次に加
圧ツール１７を解除しＬＳＩチップ１５を回路基板１１
に固着するとともにＬＳＩチップ１５のバンプとＬＳＩ
チップ接続用電極１３を電気的に接続する。次に図１ｃ
に示すように、同様に複数のＬＳＩチップを回路基板１
１に接続し、回路基板１１へのＬＳＩチップの実装を終
了する。
【００１４】次に図２とともにフィルムキャリアへのチ
ップ部品の実装について説明する。まず始めにず２ａに
示すように可とう性フィルムであるフィルムキャリア２
１のチップ部品接続用電極２２にクリーム半田２６を印
刷する。フィルムキャリア２１のベースフィルムは、ポ
リイミド、ポリエステルよりなりその厚みは５０μｍ〜
１２５μｍ程度である。チップ部品接続用電極２２及び
外部リード２３はベースフィルムに接着された銅箔をエ
ッチングすることにより形成されその厚みは１２μｍ〜
５０μｍ程度である。次に図２ｂに示すように抵抗、コ
ンデンサ等のチップ部品２４をチップマウンタ等で装着
しリフローすることによりチップ部品２４をチップ部品
接続用電極２２に半田付けにより接続する。次に図２ｃ
に示すように外部リード２３を金型を用いてフォーミン
グする。フォーミングされた外部リード２３の中間部２
３ａは後に回路基板１１の外部電極１２と接続される領
域であり、先端部２３ｂは、モジュールの外部リードと
なる領域である。またフィルムキャリア２１へのチップ
部品の実装は、通常のＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａ
ｔｅｄ Ｂｏｎｄｉｎｇ）方式と同様にテープ状にてリ
ール・ツー・リールで行なってもよい。
ップ部品の実装について説明する。まず始めにず２ａに
示すように可とう性フィルムであるフィルムキャリア２
１のチップ部品接続用電極２２にクリーム半田２６を印
刷する。フィルムキャリア２１のベースフィルムは、ポ
リイミド、ポリエステルよりなりその厚みは５０μｍ〜
１２５μｍ程度である。チップ部品接続用電極２２及び
外部リード２３はベースフィルムに接着された銅箔をエ
ッチングすることにより形成されその厚みは１２μｍ〜
５０μｍ程度である。次に図２ｂに示すように抵抗、コ
ンデンサ等のチップ部品２４をチップマウンタ等で装着
しリフローすることによりチップ部品２４をチップ部品
接続用電極２２に半田付けにより接続する。次に図２ｃ
に示すように外部リード２３を金型を用いてフォーミン
グする。フォーミングされた外部リード２３の中間部２
３ａは後に回路基板１１の外部電極１２と接続される領
域であり、先端部２３ｂは、モジュールの外部リードと
なる領域である。またフィルムキャリア２１へのチップ
部品の実装は、通常のＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａ
ｔｅｄ Ｂｏｎｄｉｎｇ）方式と同様にテープ状にてリ
ール・ツー・リールで行なってもよい。
【００１５】次に図３に示すようにフィルムキャリア２
１の外部リード２３の中間部２３ａを回路基板１１の外
部電極１２に接続する。接続の方法は、加熱ツールある
いはレーザーによる半田付けにより行なう。このフィル
ムキャリア２１と回路基板１１の接続により一つのマル
チチップモジュールが完成するとともにマルチチップモ
ジュールの外部リード２３ｂが同時に形成される。従っ
て従来のように新たに外部リードを取り付ける必要がな
く工数の低減を図ることが出来る。また本実施例ではＬ
ＳＩチップと回路基板の接続を、絶縁性の樹脂を用いフ
ェースダウンで行う方法、いわゆるマイクロバンプボン
ディング方式にて説明したが、ワイヤボンディング方式
や、半田バンプを用いたフリップチップ方式を用いても
よい
１の外部リード２３の中間部２３ａを回路基板１１の外
部電極１２に接続する。接続の方法は、加熱ツールある
いはレーザーによる半田付けにより行なう。このフィル
ムキャリア２１と回路基板１１の接続により一つのマル
チチップモジュールが完成するとともにマルチチップモ
ジュールの外部リード２３ｂが同時に形成される。従っ
て従来のように新たに外部リードを取り付ける必要がな
く工数の低減を図ることが出来る。また本実施例ではＬ
ＳＩチップと回路基板の接続を、絶縁性の樹脂を用いフ
ェースダウンで行う方法、いわゆるマイクロバンプボン
ディング方式にて説明したが、ワイヤボンディング方式
や、半田バンプを用いたフリップチップ方式を用いても
よい
【００１６】
【発明の効果】以上のように本発明は、フィルムキャリ
アにチップ部品を半田リフローにより接続し、フィルム
キャリアのリードの中間部をＬＳＩチップが接続された
第１の回路基板の外部電極に接続することにより、フィ
ルムキャリアからなる回路基板と第１の回路基板を接続
し一つの回路モジュールを形成すると同時にモジュール
の外部リードが形成されるため、ＬＳＩチップの接続と
チップ部品の接続を並行して行えかつ外部リードのみを
新たに接続する必要が無く工数が少なく低コスト高密度
のマルチチップモジュールを得ることが出来る。また外
部リードにフィルムキャリアのリードをもちいるため微
細ピッチで、多端子の外部リードを形成することができ
高密度化を図ることが出来る。
アにチップ部品を半田リフローにより接続し、フィルム
キャリアのリードの中間部をＬＳＩチップが接続された
第１の回路基板の外部電極に接続することにより、フィ
ルムキャリアからなる回路基板と第１の回路基板を接続
し一つの回路モジュールを形成すると同時にモジュール
の外部リードが形成されるため、ＬＳＩチップの接続と
チップ部品の接続を並行して行えかつ外部リードのみを
新たに接続する必要が無く工数が少なく低コスト高密度
のマルチチップモジュールを得ることが出来る。また外
部リードにフィルムキャリアのリードをもちいるため微
細ピッチで、多端子の外部リードを形成することができ
高密度化を図ることが出来る。
【図１】本発明の第１の実施例における第１の回路基板
への実装方法の工程別断面図
への実装方法の工程別断面図
【図２】同実施例におけるフィルムキャリアへのチップ
部品の工程別断面図
部品の工程別断面図
【図３】同実施例における回路モジュールの断面図
【図４】従来のマルチチップモジュールの断面図
１１ 回路基板 １２ 回路基板の外部電極 １３ ＬＳＩチップ接続用電極 １４ 絶縁性樹脂 １５ ＬＳＩチップ １６ バンプ １７ 加圧ツール １８ 紫外線 ２１ フィルムキャリア ２２ チップ部品接続用電極 ２３ フィルムリード ２４ チップ部品 ２５ 半田
Claims (2)
- 【請求項１】複数の半導体チップが電気的に接続され、
導体配線及び周囲に外部電極を有した第１の回路基板
と、可とう性フィルム上に導体配線を有し、前記導体配
線が前記可とう性フィルムの周囲より延在したリードを
有し前記導体配線に電子部品が接続された第２の回路基
板とを有し、前記第１の回路基板と、前記第２の回路基
板が重なり合う状態で、前記第２の回路基板の前記延在
したリードの中間部が前記第１の回路基板の前記外部電
極に接続され、前記延在したリードの端部が外部リード
となることを特徴とするマルチチップモジュール。 - 【請求項２】導体配線および周囲に外部電極を有する第
１の回路基板に、複数の半導体チップを電気的に接続す
る工程、可とう性フィルム上に導体配線及び、前記導体
配線が前記可とう性フィルムの周囲より延在したリード
を有する第２の回路基板に電子部品を接続する工程、前
記第１の回路基板上に前記第２の回路基板を設置し、前
記第２の回路基板の前記延在したリードの中間部を前記
第１の回路基板の前記外部電極に接続し、前記延在した
リードの端部を外部リードとする工程よりなることを特
徴とするマルチチップモジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24547191A JP2785536B2 (ja) | 1991-09-25 | 1991-09-25 | マルチチップモジュール及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24547191A JP2785536B2 (ja) | 1991-09-25 | 1991-09-25 | マルチチップモジュール及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0582713A true JPH0582713A (ja) | 1993-04-02 |
| JP2785536B2 JP2785536B2 (ja) | 1998-08-13 |
Family
ID=17134157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24547191A Expired - Fee Related JP2785536B2 (ja) | 1991-09-25 | 1991-09-25 | マルチチップモジュール及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785536B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872700A (en) * | 1996-07-11 | 1999-02-16 | Nokia Mobile Phones Limited | Multi-chip module package with insulating tape having electrical leads and solder bumps |
| US6364354B1 (en) | 1998-09-28 | 2002-04-02 | Daicel Chemical Industries, Ltd. | Air bag gas generator and air bag apparatus |
| US6460884B1 (en) | 1998-09-28 | 2002-10-08 | Daicel Chemical Industries, Ltd. | Air bag gas generator and air bag apparatus |
| US6491321B1 (en) | 1999-02-16 | 2002-12-10 | Daicel Chemical Industries, Ltd. | Multistage gas generator for air bag and air bag apparatus |
| US6547275B2 (en) | 1998-11-30 | 2003-04-15 | Daicel Chemical Industries, Ltd. | Air bag gas generator and air bag device |
| KR100668848B1 (ko) * | 2005-06-27 | 2007-01-16 | 주식회사 하이닉스반도체 | 칩 스택 패키지 |
-
1991
- 1991-09-25 JP JP24547191A patent/JP2785536B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872700A (en) * | 1996-07-11 | 1999-02-16 | Nokia Mobile Phones Limited | Multi-chip module package with insulating tape having electrical leads and solder bumps |
| US6364354B1 (en) | 1998-09-28 | 2002-04-02 | Daicel Chemical Industries, Ltd. | Air bag gas generator and air bag apparatus |
| US6412815B1 (en) | 1998-09-28 | 2002-07-02 | Daicel Chemical Industries, Ltd. | Gas generator for air bag and air bag device |
| US6460884B1 (en) | 1998-09-28 | 2002-10-08 | Daicel Chemical Industries, Ltd. | Air bag gas generator and air bag apparatus |
| US6460883B1 (en) | 1998-09-28 | 2002-10-08 | Daicel Chemical Industries, Ltd. | Air bag gas generator and air bag apparatus |
| US6491320B1 (en) | 1998-09-28 | 2002-12-10 | Daicel Chemical Industries, Ltd. | Air bag gas generator and air bag apparatus |
| US6557888B1 (en) | 1998-09-28 | 2003-05-06 | Daicel Chemical Industries, Ltd. | Air bag gas generator and air bag apparatus |
| US6547275B2 (en) | 1998-11-30 | 2003-04-15 | Daicel Chemical Industries, Ltd. | Air bag gas generator and air bag device |
| US6598901B2 (en) | 1998-11-30 | 2003-07-29 | Daicel Chemical Industries, Ltd. | Gas generator for air bag and air bag apparatus |
| US6491321B1 (en) | 1999-02-16 | 2002-12-10 | Daicel Chemical Industries, Ltd. | Multistage gas generator for air bag and air bag apparatus |
| US6669230B1 (en) | 1999-02-16 | 2003-12-30 | Daicel Chemical Industries, Ltd. | Multistage gas generator for air bag and air bag apparatus |
| KR100668848B1 (ko) * | 2005-06-27 | 2007-01-16 | 주식회사 하이닉스반도체 | 칩 스택 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2785536B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753616B2 (en) | Flip chip semiconductor device in a molded chip scale package | |
| KR970000214B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6256877B1 (en) | Method for transforming a substrate with edge contacts into a ball grid array | |
| KR20000048471A (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| TWI227051B (en) | Exposed pad module integrated a passive device therein | |
| KR100271676B1 (ko) | 반도체장치용패키지및반도체장치와그들의제조방법 | |
| JP2785536B2 (ja) | マルチチップモジュール及びその製造方法 | |
| KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH1197570A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| KR100196991B1 (ko) | 칩 스케일 패키지 어셈블리 및 이를 구비한 멀티 칩 모듈 어셈블리 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JPH07297320A (ja) | Ｂｇａ型半導体装置 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| WO2001033623A1 (en) | Semiconductor device and its manufacturing method | |
| JP3297959B2 (ja) | 半導体装置 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| US6429049B1 (en) | Laser method for forming vias | |
| JPH0974149A (ja) | 小型パッケージ及びその製造方法 | |
| KR20040059741A (ko) | 반도체용 멀티 칩 모듈의 패키징 방법 | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JP3019899B2 (ja) | マルチチップモジュールの製造方法 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
| KR0155438B1 (ko) | 멀티칩 모듈 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090529 |
|
| LAPS | Cancellation because of no payment of annual fees |