CN101162714A - 基板结构及其制造方法 - Google Patents

基板结构及其制造方法 Download PDF

Info

Publication number
CN101162714A
CN101162714A CNA2006101321946A CN200610132194A CN101162714A CN 101162714 A CN101162714 A CN 101162714A CN A2006101321946 A CNA2006101321946 A CN A2006101321946A CN 200610132194 A CN200610132194 A CN 200610132194A CN 101162714 A CN101162714 A CN 101162714A
Authority
CN
China
Prior art keywords
layer
board structure
hole
line
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101321946A
Other languages
English (en)
Other versions
CN100501990C (zh
Inventor
詹淑銮
吕志淦
黄吉志
张硕训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB2006101321946A priority Critical patent/CN100501990C/zh
Publication of CN101162714A publication Critical patent/CN101162714A/zh
Application granted granted Critical
Publication of CN100501990C publication Critical patent/CN100501990C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种基板结构及其制造方法,该基板结构至少包括有核心基板、增层部以及防焊层。核心基板至少包括一顶表面以及相对于顶表面的一底表面,顶表面上具有一线路图案。增层部设置于顶表面上,其中增层部至少包括一表面线路层以及位于该表面线路层下方的一表面介电层,且表面线路层是电性连接至线路图案。防焊层设置于增层部上,其中防焊层具有一凹陷部,且凹陷部是位于孔洞的上方。

Description

基板结构及其制造方法
【技术领域】
本发明涉及一种基板结构及其制造方法,特别是有关于一种具有识别记号的基板结构及其制造方法。
【背景技术】
在社会信息化高度发展的今天,为符合电子装置的高速处理化、多功能化、积集化及小型轻量化等多方面的要求,半导体制程技术也不断朝向微型化及高密度化发展。为了缩小封装体积,提高封装元件的功能性,诸如覆晶(Flip chip,FC)封装、球脚格状数组(Ball Grid Array,BGA)封装以及芯片尺寸封装(ChipScalePackage,CSP)等先进封装技术现已广为产业界所利用,其中基板型承载器(substratetypecarrier)由于具有布线细密、组装紧凑以及性能良好等优点,是上述先进封装技术中经常使用的构装元件。
请参照图1所示,其绘制了现有的一种封装基板条的俯视结构示意图。封装基板条100可以是一多层板,其包括若干个基板单元110以及围绕基板单元110配置的一基板边框120。其中,每一基板单元110被定义为封装区,其可经由封装制程与芯片(未图示)接合而形成封装结构(未图示)。相对地,基板边框120被定义为非封装区,并利用支撑条130固定支撑这些基板单元110。当封装制程完成后,可进行一分离程序,通过切断支撑条130以将这些基板单元110与基板边框120分离,而形成若干个相互独立的封装结构(未图示)。一般而言,在封装基板条100的基板边框120上具有一识别记号140,用以识别此封装基板条100的制造批号与相关制程资料,所以当封装基板条100的品质有问题时,可以通过此识别记号140找出此封装基板条100的所有制造过程的历史资料,这样就可以厘清问题发生的原因并将故障排除(Trouble shooting)。然而,一旦此封装基板条100与芯片接合并且进行完封装制程后,由于会进行分离程序以将基板单元110与基板边框120分离,此时若是分离后的若干个相互独立的封装结构的品质有问题时,就无从得知这些独立的封装结构所使用的封装基板条100是哪个制造批号,容易造成制程监控与故障排除的困难度增加以及产品良率下降的问题。
因此,非常需要一种改进的封装基板结构,来解决在现有制程中难以监控制程变异与故障排除的问题,以达到提升产品品质与制程良率的目的。
【发明内容】
本发明的目的之一在于提供一种基板结构,通过将识别记号直接制作于基板单元上,来识别每一个基板单元,这样就可以对完成封装制程后的每一基板单元都能够进行制程监控与故障排除,并提高产品良率。
本发明的目的之二在于提供一种基板结构的制造方法,其可以在不改变现有基板结构的制造流程下,通过在表面介电层上设计至少一未被表面线路层所覆盖的孔洞,以在防焊层上形成一凹陷部,从而制作出具有识别记号的基板单元。
为达成上述目的之一,本发明采用如下技术方案:一种基板结构,其至少包括有一核心基板、一第一增层部及一第一防焊层,其中核心基板至少包括一顶表面及相对于该顶表面的一底表面,此顶表面上具有一第一线路图案;第一增层部是设置在核心基板的顶表面上,此第一增层部至少包括一第一表面线路层及一位于此第一表面线路层下方的第一表面介电层,且第一表面线路层是电性连接至第一线路图案,在第一表面介电层上具有至少一孔洞未被第一表面线路层所覆盖;第一防焊层是设置于该第一增层部上,在该第一防焊层上具有一位于该孔洞上方的凹陷部。
为达成上述目的之二,本发明采用如下技术方案:一种基板结构的制造方法,其制造步骤至少包括有:步骤(a)是提供一核心基板,且该核心基板至少包括一顶表面及相对于顶表面的一底表面,在顶表面上具有一第一线路图案;步骤(b)是在核心基板的顶表面上形成一第一增层部,形成该第一增层部的步骤至少要包括:在第一线路图案上形成一第一表面介电层;及在第一表面介电层上形成一第一表面线路层,且第一表面线路层是电性连接至第一线路图案,在该第一表面介电层上具有至少一未被该第一表面线路层所覆盖的孔洞;及步骤(c)是在第一增层部上形成一第一防焊层,在该第一防焊层上形成一位于孔洞上方的凹陷部。
上述孔洞的形状可以是数字、文字或图案,用来识别基板结构。
上述孔洞是可以贯通第一表面介电层以形成一介层窗。
相较于现有技术,由于本发明是将识别记号直接制作在基板单元上,这样即可确保当封装制程完成时,仍可识别封装结构中的基板单元的制造批号,以解决封装结构的制程监控与故障排除的困难度增加以及产品良率下降的问题。另外,由于是在不改变现有基板结构的制造流程的前提下,通过在表面介电层上设计至少一未被表面线路层所覆盖的孔洞,以在防焊层上形成一凹陷部,借助该凹陷部来识别基板单元的记号。所以本发明与其它现有的基板结构与制造方法相比,本发明所揭露的基板结构不但能够进行制程监控与故障排除,提高产品良率,更可以大幅降低制造的时间及成本。此外,使用本发明的基板制造方法更可以在不需要改变现有制程架构的条件下,即可制造出具有识别记号的基板结构。
【附图说明】
图1是绘制了现有的一种封装基板条的俯视结构示意图。
图2A至图2I是根据本发明基板结构的较佳实施例的制造流程而绘制的基板剖面结构示意图。
图3A至图3J是根据本发明基板结构的另一较佳实施例的制造流程而绘制的基板剖面结构示意图。
【具体实施方式】
请参阅图2A至图2J所示,其主要是根据本发明基板结构的较佳实施例的制造流程而绘制的基板剖面结构示意图。
首先,如图2A所示,提供一核心基板200,其具有顶表面200a以及相对于顶表面200a的底表面200b,其中顶表面200a与底表面200b上各具有一线路图案210、212(即第一线路图案与第二线路图案)。核心基板200内具有至少一导通孔(未标示),导通孔内设置有一导电层202,用来电性连接线路图案210与212,且设有一绝缘物质204用以塞住该导通孔。
接着,如图2B所示,分别在顶表面200a与底表面200b上形成内层介电层220、222(即第一内层介电层与第二内层介电层),以覆盖线路图案210、212。在本实施例中,内层介电层220与222是使用压合法形成的,且内层介电层220与222的材质为ABF,当然并不在此限,其它的介电材料与形成方法也可以使用。
然后,如图2C所示,采用雷射钻孔法分别在内层介电层220与222上形成若干个介层窗220a、222a,以露出部分的线路图案210、212。
接着,如图2D所示,分别在内层介电层220与222上形成内层线路层230与232(即第一内层线路层与第二内层线路层),并填满这些介层窗220a、222a,用以电性连接至线路图案210、212。在本实施例中,此内层线路层230与232的形成方法可以包括有光阻披覆与微影蚀刻等步骤。
接着,如图2E所示,分别在内层线路层230与232上形成表面介电层240与242(即第一表面介电层与第二表面介电层)。在本实施例中,表面介电层240与242是使用ABF并以压合的方式形成,然而并不限于此,其它的介电材料与形成方法也可以使用。
然后,如图2F所示,利用雷射钻孔法分别在表面介电层240与242上形成若干个介层窗240a、240b与242a,其中介层窗240b不是用来作为上下线路层的电性连接之用,而是用来制作识别基板的记号。
接着,如图2G所示,分别在表面介电层240与242上形成表面线路层250与252(即第一表面线路层与第二表面线路层),并填满介层窗240a、242a,其中介层窗240b由于不是用来作为上下线路层的电性连接,因此未被表面线路层250所填满覆盖。在本实施例中,此介层窗240b是贯通表面介电层240并露出部分的内层线路层230a,然并不限于此,此介层窗240b也可以是不露出内层线路层230a的盲孔。另一种选择是,位于介层窗240b下方的内层线路层230a也可以是额外形成的不具任何线路连接作用的防护层,用以确保在使用雷射钻孔法形成此介层窗240b时,不会有过度钻孔的情形发生。值得一提的是,内层介电层220与222、内层线路层230与232、表面介电层240与242与表面线路层250与252都可以是采用现有的增层法所制作而成的增层部260、262(即第一增层部与第二增层部),然而本发明并不限定此增层部260、262内的线路层与介电层的层数多寡,只要在最外面一层的介电层上制作出至少一孔洞,以作为识别基板的记号即可。
然后,如图2H所示,分别在表面线路层250与252上形成防焊层270与272(即第一防焊层与第二防焊层),以保护表面线路层250与252,其中由于表面介电层240上具有至少一介层窗240b未被表面线路层250所覆盖,所以防焊层270会在介层窗240b的上方形成一凹陷部270a。可以理解的是,此凹陷部270a的形状是由之前所形成的介层窗240b的形状来决定。在本实施例中,此凹陷部270a的形状可以是数字、文字或图案,如第2I图所示,用以识别此基板。
请参阅图3A至图3J所示,它是根据本发明基板结构的另一较佳实施例的制造流程而绘制的基板剖面结构示意图。
首先,如图3A所示,提供一核心基板300,其具有顶表面300a以及相对于顶表面300a的底表面300b,其中顶表面300a与底表面300b上各具有一线路图案3 10、312。核心基板300内具有至少一导通孔(未标示),导通孔内设置有一导电层302,用来电性连接线路图案310与312,且设有一绝缘物质304用以塞住该导通孔。接着,分别在顶表面300a与底表面300b上形成内层介电层320、322,以覆盖线路图案310、312。然后,利用雷射钻孔法分别在内层介电层320、322上形成若干个介层窗(未标示),以露出部分的线路图案310、312。接着,分别在内层介电层320、322上形成内层线路层330与332,并填满这些介层窗,用来电性连接至线路图案310、312。
接着,如图3B所示,分别在内层线路层330与332上形成表面介电层340与342。
然后,如图3C所示,利用雷射钻孔法分别在表面介电层340与342上形成若干个介层窗340a、340b与342a,其中介层窗340b不是用来作为上下线路层的电性连接的用处,而是用来制作识别基板的记号。
接着,如图3D所示,利用无电镀电解法在表面介电层340与342上分别形成晶种层350、352。然后,在晶种层350与352上分别形成光阻层360、362,在本实施例中,是利用压合干膜的方式来形成光阻层360、362。
接着,如图3E所示,经过曝光显影之后,定义出光阻图案层360a、360b与362a,其中光阻图案层360a是位于介层窗340b的上方。
接着,如图3F所示,利用电镀法在晶种层350与352上分别形成表面线路层370与372,并填满这些介层窗340a、342a,其中介层窗340b因被光阻图案层360a所覆盖,所以介层窗340b上不存在表面线路层370。值得一提的是,此表面线路层370与372的厚度不超过光阻图案层360a、360b与362a的厚度。
之后,如图3G所示,移除光阻图案层360a、360b与362a,并且露出介层窗340b。
接着,如图3H所示,进行一微蚀刻,以移除未被表面线路层370与372所覆盖的晶种层350与352。在本实施例中,此介层窗340b是贯通表面介电层340并露出部分的内层线路层330a,然而并不仅限于此,此介层窗340b也可以是不露出内层线路层330a的盲孔。另一种选择是,此位于介层窗340b下方的内层线路层330a也可以是额外形成的不具任何线路连接作用的防护层,其用以确保在使用雷射钻孔法形成此介层窗340b时,不会有过度钻孔的情形发生。值得一提的是,内层介电层320与322、内层线路层330与332、表面介电层340与342、晶种层350与352与表面线路层370与372都可称为增层部390、392,然而本发明并不限定此增层部390、392内的线路层与介电层的层数多寡,只要在最外面一层的介电层上制作出至少一孔洞,以作为识别基板的记号即可。
然后,如图3I所示,分别在表面线路层370与372上形成防焊层380与382,以保护表面线路层370与372,其中由于表面介电层340上具有未被表面线路层370覆盖的介层窗340b,所以防焊层380会在介层窗340b的上方形成一凹陷部380a。可以理解的是,此凹陷部380a的形状是由之前所形成的介层窗340b的形状来决定。在本实施例中,此凹陷部380a的形状可以是数字、文字或图案,如图3J所示,用以识别此基板。
简言之,本发明的基板结构,其特征在于将识别记号直接制作于基板单元上,这样即可确保当封装制程完成时,仍可识别封装结构中的基板单元的制造批号,通过这种方式解决封装结构的制程监控与故障排除的困难度增加以及产品良率下降的问题。所以与现有的基板结构相比,本发明的基板结构可以有效地在封装制程的任一阶段中被监控识别,因此可大幅提升产品的品质以及降低制程的不良率。
由上述本发明较佳实施例可知,应用本发明的基板结构的制造方法,其优点在于使用同样的制程设备,并且在不改变现有基板结构的制造流程下,通过在表面介电层上设计至少一未被表面线路层所覆盖的孔洞,以在防焊层上形成一凹陷部,借此凹陷部来作为识别基板单元的记号,这样就可以制作出具有识别记号的基板结构。所以与现有的基板结构的制造方法相比,本发明的基板结构的制造方法实质上几乎与现有的基板结构的制造方法相同,因此利用本发明的基板结构的制造方法在不需要增加额外的制造成本与时间下,即可制作出具有识别记号的基板结构,进而提升产品的品质以及制程良率。

Claims (10)

1.一种基板结构,其至少包括有一核心基板、一第一增层部及一第一防焊层,其中核心基板至少包括一顶表面及相对于该顶表面的一底表面,此顶表面上具有一第一线路图案;第一增层部是设置在核心基板的顶表面上,此第一增层部至少包括一第一表面线路层及一位于此第一表面线路层下方的第一表面介电层,且第一表面线路层是电性连接至第一线路图案;第一防焊层是设置于该第一增层部上,其特征在于:在第一表面介电层上具有至少一孔洞未被第一表面线路层所覆盖,而在第一防焊层上具有一位于该孔洞上方的凹陷部。
2.如权利要求1所述的基板结构,其特征在于:孔洞的形状可以是数字、文字或图案,用来识别该基板结构。
3.如权利要求1所述的基板结构,其特征在于:孔洞是可以贯通第一表面介电层以形成一介层窗。
4.如权利要求3所述的基板结构,其特征在于:在介层窗的下方具有一防护层,该防护层为第一线路图案的一部份。
5.如权利要求3所述的基板结构,其特征在于:第一增层部还至少包括有一位于该第一表面介电层下方的第一内层线路层及一位于该第一内层线路层下方的第一内层介电层,其中第一内层线路层的一部份是位于该介层窗的下方,且第一内层线路层是电性连接至第一线路图案。
6.如权利要求2或5所述的基板结构,其特征在于:在核心基板的底表面上具有一第二线路图案,且第一线路图案与第二线路图案是透过该核心基板内的至少一导通孔而电性连接的。
7.如权利要求6所述的基板结构,其特征在于:该基板结构还包括有一设置于核心基板的底表面上的第二增层部及一设置于第二增层部上的第二防焊层,其中第二增层部至少包括一第二表面线路层及位于第二表面线路层下方的一第二表面介电层,且该第二表面线路层是电性连接至该第二线路图案;第二防焊层是覆盖在该第二表面线路层及该第二表面介电层上。
8.一种基板结构的制造方法,其制造步骤至少包括有:步骤(a)是提供一核心基板,且该核心基板至少包括一顶表面及相对于顶表面的一底表面,在顶表面上具有一第一线路图案;步骤(b)是在核心基板的顶表面上形成一第一增层部,形成该第一增层部的步骤至少要包括:在第一线路图案上形成一第一表面介电层;及在第一表面介电层上形成一第一表面线路层,且第一表面线路层是电性连接至第一线路图案;及步骤(c)是在第一增层部上形成一第一防焊层;其特征在于:在由步骤(b)形成的第一表面介电层上具有至少一未被该第一表面线路层所覆盖的孔洞,而在由步骤(c)形成的第一防焊层上则形成一位于孔洞上方的凹陷部。
9.如权利要求8所述的基板结构的制造方法,其特征在于:步骤(b)中所述的孔洞的形状可以是数字、文字或图案,用来识别基板结构。
10.如权利要求8或9所述的基板结构的制造方法,其特征在于:在步骤(b)中所述的形成第一增层部的步骤中还包括有一将该孔洞贯通以形成一介层窗的步骤。
CNB2006101321946A 2006-10-12 2006-10-12 基板结构及其制造方法 Expired - Fee Related CN100501990C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101321946A CN100501990C (zh) 2006-10-12 2006-10-12 基板结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101321946A CN100501990C (zh) 2006-10-12 2006-10-12 基板结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101162714A true CN101162714A (zh) 2008-04-16
CN100501990C CN100501990C (zh) 2009-06-17

Family

ID=39297598

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101321946A Expired - Fee Related CN100501990C (zh) 2006-10-12 2006-10-12 基板结构及其制造方法

Country Status (1)

Country Link
CN (1) CN100501990C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610635B (zh) * 2008-06-20 2013-09-11 欣兴电子股份有限公司 线路板结构及其工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610635B (zh) * 2008-06-20 2013-09-11 欣兴电子股份有限公司 线路板结构及其工艺

Also Published As

Publication number Publication date
CN100501990C (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
US8893380B2 (en) Method of manufacturing a chip embedded printed circuit board
CN100583423C (zh) 多层配线基板及其制造方法
US7626270B2 (en) Coreless package substrate with conductive structures
US7435618B2 (en) Method to manufacture a coreless packaging substrate
CN104332414A (zh) 嵌入式芯片的制造方法
CN101409238A (zh) 无核层封装基板的制作方法
WO2013107406A1 (en) Methods and apparatus for a substrate core layer
CN104269384A (zh) 嵌入式芯片
CN101685782A (zh) 具有对称外部介电层的无核基板封装
CN101364586B (zh) 封装基板结构
US20050247481A1 (en) Circuit board with quality-indicator mark and method for indicating quality of the circuit board
CN101388374A (zh) 芯片封装载板及其凸块焊盘结构
TWI309467B (en) Substrate strip and substrate structure and method for manufacturing the same
US10154594B2 (en) Printed circuit board
TWI762885B (zh) 半導體封裝載板及其製法與封裝製程
CN106611747A (zh) 模封互连基板及其制造方法
JP4668782B2 (ja) 実装基板の製造方法
CN100501990C (zh) 基板结构及其制造方法
TWI299554B (en) Substrate structure and method for manufacturing the same
CN201247771Y (zh) 芯片封装载板及其凸块焊盘结构
CN100552935C (zh) 基板条与基板结构以及其制造方法
US7662662B2 (en) Method for manufacturing carrier substrate
JP2007053146A (ja) 封止型プリント基板及びその製造方法
TWI801600B (zh) 印刷電路板
JP2007059851A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20211012

CF01 Termination of patent right due to non-payment of annual fee