JP5125166B2 - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法 Download PDF

Info

Publication number
JP5125166B2
JP5125166B2 JP2007081544A JP2007081544A JP5125166B2 JP 5125166 B2 JP5125166 B2 JP 5125166B2 JP 2007081544 A JP2007081544 A JP 2007081544A JP 2007081544 A JP2007081544 A JP 2007081544A JP 5125166 B2 JP5125166 B2 JP 5125166B2
Authority
JP
Japan
Prior art keywords
layer
wiring board
hole
insulating
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007081544A
Other languages
English (en)
Other versions
JP2008244083A (ja
Inventor
田中　　慎二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007081544A priority Critical patent/JP5125166B2/ja
Priority to US12/056,705 priority patent/US20080236881A1/en
Publication of JP2008244083A publication Critical patent/JP2008244083A/ja
Application granted granted Critical
Publication of JP5125166B2 publication Critical patent/JP5125166B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、多層配線基板及びその製造方法に関する。
多層配線基板は、複数の絶縁層と、これら絶縁層の層間や表面に形成された配線パターンと、絶縁層を貫通し異なる配線パターン間を互いに接続する貫通ビアとを有する。多層配線基板の製造に際しては、先ず、層間に配線パターンを有する複数の絶縁層からなる積層体を形成する。積層体の双方の表面には導電層を形成しておく。積層体を貫通するスルーホールを開孔した後、スルーホールの壁面に貫通ビアを形成し、異なる配線パターン間を互いに接続する。更に、積層体の表面に形成された導電層をパターニングして、配線パターンに形成する。
多層配線基板については、例えば特許文献１に記載されている。
特開２００１−２４４６３３号公報（図１）
近年、電子機器の小型高性能化に伴い、多層配線基板の高密度化が要請されており、配線パターンやスルーホールについても、寸法やピッチの微細化が要請されている。ところが、配線パターンはフォトリソグラフィ技術の向上によって微細化が容易であるのに対して、スルーホールはドリルによって形成しており、このドリルの寸法を更に縮小化することは容易ではない。このように、スルーホールの寸法が、多層配線基板の高密度化を妨げている問題があった。
本発明は、上記に鑑み、多層配線基板を高密度化できる多層配線基板及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明に係る多層配線基板の製造方法は、
多層配線基板の製造方法であって、
第１の絶縁層と、該第１の絶縁層の双方の面上に形成された一対の第２の絶縁層と、前記第１の絶縁層と前記第２の絶縁層との間に形成された内層配線パターンと、を有する積層体を形成する工程と、
前記積層体を貫通する第１のスルーホールを形成する工程と、
少なくとも前記第１のスルーホールの壁面に第１の導電層を形成する工程と、
前記第１のスルーホールよりも外径が大きく、内部に樹脂材料を充填するための一対の溝孔を、前記一対の第２の絶縁層の内部に前記第１のスルーホールにそれぞれ連通するように形成する工程と、
前記第１の導電層の内側と前記一対の溝孔の内部とに前記樹脂材料を充填し、絶縁プラグを形成する工程と、
前記第１の導電層の内径よりも外径が小さな第２のスルーホールを、前記絶縁プラグに形成する工程と、
前記第２のスルーホールの内部に第２の導電層を形成する工程と、を有することを特徴とする。
本発明の多層配線基板は、
第１の絶縁層と、該第１の絶縁層の双方の面上に形成された一対の第２の絶縁層と、前記第１の絶縁層と前記第２の絶縁層との間に形成された内層配線パターンと、前記一対の第２の絶縁層上に形成された外層配線パターンとを有する積層体を備える多層配線基板であって、
前記第１の絶縁層及び内層配線パターンを貫通する第１のスルーホールの壁面に形成され、前記内層配線パターンを相互に接続する第１の貫通ビアと、
前記第１の貫通ビアの内部に形成され前記積層体を貫通する第２のスルーホール内に形成され、前記外層配線パターンを相互に接続する第２の貫通ビアと、
前記第１の貫通ビアと前記第２の貫通ビアとを絶縁する絶縁プラグであって、前記第１の絶縁層を貫通する部分が前記第１の貫通ビアの内側に形成され、前記一対の第２の絶縁層を貫通する部分が前記第１のスルーホールよりも直径が大きな一対の溝孔の内部に形成された絶縁プラグと、を備えることを特徴とする。
本発明の多層配線基板及びその製造方法によれば、一方の貫通ビアの内側に他方の貫通ビアを形成することによって、貫通ビアの占有面積の縮小が可能となり、多層配線基板の高密度化が容易になる。２つの貫通ビアをそれぞれ信号配線層及び接地配線層とすれば、他の配線部分との間で特性インピーダンスを整合でき、反射ノイズを防止できる。２つの貫通ビアをそれぞれ電源配線層及び接地配線層とすれば、多層配線基板内のループインダクタンスを低減できる。
本発明に係る多層配線基板の製造方法の好適な態様では、前記積層体の形成工程が、前記第２の絶縁層を貫通するビアホールを形成する工程と、少なくとも前記ビアホールの壁面に前記内層配線パターンと前記第２の絶縁層上に形成された第３の導電層とを接続するビアを形成する工程とを有する。内層配線パターンと外層配線パターンとを接続する貫通ビアを省くことが出来る。多層配線基板に比して厚みの小さい第２の絶縁層には、ビアホール及びビアを小さな径で形成でき、占有面積や浮遊容量を小さくできる。
本発明に係る多層配線基板の製造方法では、前記絶縁プラグを熱硬化性樹脂で形成する。また、前記第１の導電層及び第２の導電層の少なくとも一方をめっき工法で形成してもよい。
本発明の多層配線基板の好適な態様では、前記第２の絶縁層を貫通し、前記外層配線パターンと前記内層配線パターンとを接続する第３のスルーホールを更に有する。本発明の多層配線基板では、前記絶縁プラグが、熱硬化性樹脂で構成されてもよい。本発明の多層配線基板では、前記第１の貫通ビア及び第２の貫通ビアの少なくとも一方がめっき層で形成されてもよい。
以下に、添付図面を参照し、本発明の実施形態を更に詳しく説明する。図１は、本発明の一実施形態に係る多層配線基板の構成を示す断面図である。多層配線基板１０は、プリプレグからなる第１の絶縁層１１と、第１の絶縁層１１上に形成された内層配線パターン１３と、その表面を覆う第２の絶縁層１２とを有する。第２の絶縁層１２は樹脂からなり、その表面には外層配線パターン１４が形成されている。同図中、内層配線パターン１３及び外層配線パターン１４のパターン形状を、模式的に示している。
第１の絶縁層１１を貫通して第１のスルーホール１５が形成されている。第１のスルーホール１５の表面には、めっきにより第１の貫通ビア１６が形成されており、第１の貫通ビア１６は内層配線パターン１３を相互に接続している。第２の絶縁層１２には、第１のスルーホール１５と中心軸が一致し第１のスルーホール１５よりも径が大きな溝孔１７が形成されている。
第１のスルーホール１５及び溝孔１７の内部には、第１の貫通ビア１６の内部を貫通し、熱硬化性樹脂からなる絶縁プラグ（穴埋めインク）１８が埋め込まれている。絶縁プラグ１８の内部には、第１のスルーホール１５及び溝孔１７と中心軸が一致し第１のスルーホール１５よりも径が小さな第２のスルーホール１９が更に形成されている。絶縁プラグ１８は、例えばインク材料からなる。
第２のスルーホール１９の壁面には、めっきにより第２の貫通ビア２０が形成されており、外層配線パターン１４を相互に接続している。絶縁プラグ１８の上面及び裏面にも外層配線パターン１４がめっきにより形成されている。第１の貫通ビア１６及び第２の貫通ビア２０は、多層配線基板１０と直交方向に見ると、同心円状の断面を有している。
本実施形態の多層配線基板１０によれば、従来は多層配線基板内の異なる位置にそれぞれ配設する必要があった、内層配線パターン１３を相互に接続する第１の貫通ビア１６と、外層配線パターン１４を相互に接続する第２の貫通ビア２０とを、双方の中心軸を一致させて配設したので、貫通ビアの占有面積の縮小が可能となり、多層配線基板１０を高密度化が容易になる。
従来の多層配線基板では、信号配線層と接地配線層とを対向させることで特性インピーダンスを整合していたが、貫通ビアについては、この方法が採用できず、特性インピーダンスの違いにより、反射ノイズを発生させるおそれがあった。
本実施形態の多層配線基板１０では、第１の貫通ビア１６と第２の貫通ビア２０とを同軸に形成したので、これらをそれぞれ信号配線層及び接地配線層とすることによって、他の配線部分との間で特性インピーダンスを整合させることが出来る。これによって、反射ノイズを防止できる。また、第１の貫通ビア１６及び第２の貫通ビア２０をそれぞれ、電源配線層及び接地配線層とすることにより、多層配線基板内のループインダクタンスを低減できる。
図２〜図１１は、図１の多層配線基板を製造する各ステップを順次に示す断面図である。先ず、図２に示すように、第２の絶縁層１２を構成するコア材の上面及び裏面に銅から成る導電層１４ａ，１３ａをそれぞれ形成する。次いで、第２の絶縁層１２の裏面に形成された導電層１３ａをパターニングし、内層配線パターン１３に形成する。これによって、図３に示す配線材料２１を形成する。
引き続き、図４に示すように、２つの配線材料２１の間にプリプレグからなる第１の絶縁層１１を挟んで積層する。次いで、双方の配線材料２１の表面からプレス加工することによって、図５に示す積層体２２に形成する。引き続き、図６に示すように、ドリル３１を用いて積層体２２を開孔し、第１のスルーホール１５を形成する。更に、めっき工法により、図７に示すように、第１のスルーホール１５の側壁を含み全面にめっき導電層１６ａを形成する。
次いで、図８に示すように、深さ方向の精度が高いルーティングマシーンを用い、第１のスルーホール１５と中心軸が一致し、且つ、第１のスルーホール１５よりも径が大きな溝孔１７を、積層体２２の上面側及び裏面側から内層配線パターン１３が露出するまでそれぞれ開孔する。この開孔には、いわゆるザグリ加工と呼ばれる手法が採用される。第１のスルーホール１５の壁面に残されためっき導電層１６ａの部分は、第１の貫通ビア１６を構成する。このザグリ加工に際して、深さ方向の精度を高めるには、例えば特開平１０−０２２６４３号公報に記載されているように、ルーティングドリル３２と導体との接触を電気的に検出する方法を用いることが出来る。
引き続き、スクリーン印刷法により、第１のスルーホール１５及び溝孔１７内に熱硬化性樹脂（穴埋めインク）を充填する。熱硬化性樹脂をベーキングして硬化させた後、表面を軽く研磨して平坦化し、絶縁プラグ１８とする（図９）。次いで、図１０に示すように、第１の貫通ビア１６の内径より径が小さなドリル３３を用い、第１のスルーホール１５と中心軸を一致させて絶縁プラグ１８の内部に第２のスルーホール１９を形成する。
図１１に示すように、めっき工法により第２のスルーホール１９の側壁を含め全面にめっき導電層２０ａを形成した後、第２の絶縁層１２上の導電層１４ａ及びめっき導電層２０ａの部分をパターニングし、外層配線パターン１４を形成する。これによって、図１に示した多層配線基板１０を製造する。第２のスルーホール１９の壁面に形成されためっき導電層２０ａの部分は、第２の貫通ビア２０を構成する。
なお、上記実施形態では、４層の配線パターン１３，１４を形成したが、２層以上の配線材料２１を第１の絶縁層１１を介して積層することによって、６層以上の配線パターンを形成してもよい。この場合、積層体２２の表面に露出しない導電層１４ａは、積層に先立ってパターニングして配線パターンに形成しておく。
図１２に、多層配線基板の表面に電子部品を実装したパッケージの一例を示す。パッケージ４０は、多層配線基板４１と多層配線基板４１の表面に実装された４つの電子部品４２〜４５とを備える。多層配線基板４１は、第２の絶縁層１２を貫通する径の小さなビアホール４６が形成されており、ビアホール４６の内部に内層配線パターン１３及び外層配線パターン１４にそれぞれ接続するビア（ブラインドビア）４７が形成されている点が、図１に示した多層配線基板１０とは異なる。
電子部品４４と電子部品４５とは、外層配線パターン１４及び第２の貫通ビア２０を介して相互に接続されている。電子部品４２と電子部品４３とは、外層配線パターン１４、ビア４７、内層配線パターン１３、及び、第１の貫通ビア１６を介して相互に接続されている。
図１３〜図１５は、多層配線基板４１を製造する各製造段階を順次に示す断面図である。多層配線基板４１の製造方法は、配線材料２１の形成に際して、ビア４７を形成する点を除いては、図２〜図１１に示した多層配線基板１０の製造方法と同様である。
図２の製造段階に後続して、図１３に示すように、小径のドリル３４を用いて、第２の絶縁層１２及び導電層１３ａ，１４ａを貫通するビアホール４６を形成する。次いで、めっき工法により、図１４に示すように、ビアホール４６の側壁を含み全面にめっき導電層４７ａを形成する。ビアホール４６の側壁に形成されためっき導電層４７ａの部分がビア４７を構成する。
引き続き、第２の絶縁層１２の裏面に形成された導電層１４ａ及びめっき導電層４７ａの部分をパターニングし、内層配線パターン１３に形成する。これによって、図１５に示す配線材料２１を形成する。以下、図４〜図１１と同様の手順で行う。
第１の貫通ビア１６の内径Ｌ１は例えば0.55mmで、ランド径Ｌ２が例えば0.9mmである。第２の貫通ビア２０の内径Ｌ３は例えば0.15mmで、ランド径Ｌ４は例えば0.6mmである。第２の絶縁層１２の厚みは例えば0.1mmである。ビア４７の内径Ｌ５は例えば0.1mmであり、ランド径Ｌ６は例えば0.4mmである。ランドは、第１の貫通ビア１６の周囲に第１の貫通ビア１６と連続して形成された内層配線パターン１３の部分、若しくは、第２の貫通ビア２０又はビア４７の周囲にこれら第２の貫通ビア２０又はビア４７と連続して形成された外層配線パターン１４の部分である。
パッケージ４０では、電子部品４２と電子部品４３との接続、及び、電子部品４４と電子部品４５との接続に際して、中心軸を互いに一致させて形成した、第１の貫通ビア１６及び第２の貫通ビア２０を用いることが出来るので、貫通ビアが多層配線基板４１上を占有する面積を低減できる。ビア４７は、貫通ビアに比して充分に小さな径で形成できるので、多層配線基板４１を効果的に高密度化できる。また、ビア４７は短いので、浮遊容量も小さく、伝送信号の波形歪みを充分に抑制できる。
ところで、特開昭５６−１００４９４号公報は、一方の貫通ビアの内側に他方の貫通ビアを形成した多層配線基板の別の製造方法を記載している。同文献によれば、実施形態の製造方法と異なり、溝孔１７の形成によって第１の貫通ビア１６を形成するのではなく、図１６に示すように、積層体２２の形成に先立って第１の貫通ビア１６を形成しておく旨が記載されている。
しかし、同文献の製造方法では、同図に示すように、第１の貫通ビア１６の形成に際して第１の絶縁層１１の表面に内層配線パターン１３を形成するため、プリプレグ材５１を挟んだ第２の絶縁層１２の裏面には内層配線パターン１３を形成できない。このため、第２の絶縁層１２に内層配線パターン１３に接続するビアを形成できない。
従って、内層配線パターン１３と外層配線パターン１４との接続に際しては、図１７に示すように、多層配線基板５３の全体を貫通する貫通ビア５２を形成する必要が新たに生じる。貫通ビア５２は多層配線基板５３の全体を貫通するだけでなく、一般に内径Ｌ７が0.2〜0.3mmでランド径Ｌ８が0.6〜0.7mmもあり、ビア４７に比して充分に大きな占有面積を有する。このため、多層配線基板５３の高密度化を実現できない。
このため、本実施形態では、内層配線パターン１３と外層配線パターン１４とを接続する小径のビア４７の形成を可能にするために、第２の絶縁層１２の裏面に内層配線パターン１３を形成すると共に、積層体２２に対する溝孔１７の形成によって第１の貫通ビア１６を形成することとした。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る多層配線基板及びその製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
本発明の一実施形態に係る多層配線基板の断面図である。 図１の多層配線基板を製造する一製造段階の断面図である。 図２に後続する製造段階の断面図である。 図３に後続する製造段階の断面図である。 図４に後続する製造段階の断面図である。 図５に後続する製造段階の断面図である。 図６に後続する製造段階の断面図である。 図７に後続する製造段階の断面図である。 図８に後続する製造段階の断面図である。 図９に後続する製造段階の断面図である。 図１０に後続する製造段階の断面図である。 多層配線基板の表面に電子部品を実装したパッケージの断面図である。 図１２の多層配線基板を形成する一製造段階の断面図である。 図１３に後続する製造段階の断面図である。 図１４に後続する製造段階の断面図である。 従来の多層配線基板の一製造段階の断面図である。 従来の多層配線基板を用いたパッケージの断面図である。
符号の説明
１０：多層配線基板
１１：第１の絶縁層
１２：第２の絶縁層
１３：内層配線パターン
１３ａ：導電層
１４：外層配線パターン
１４ａ：導電層
１５：第１のスルーホール
１６：第１の貫通ビア
１６ａ：めっき導電層
１７：溝孔
１８：絶縁プラグ
１９：第２のスルーホール
２０：第２の貫通ビア
２０ａ：めっき導電層
２１：配線材料
２２：積層体
３１：ドリル
３２：ルーティングドリル
３３：ドリル
３４：ドリル
４０：パッケージ
４１：多層配線基板
４２〜４５：電子部品
４６：ビアホール
４７：ビア
４７ａ：めっき導電層

Claims (8)

  1. 多層配線基板の製造方法であって、
    第１の絶縁層と、該第１の絶縁層の双方の面上に形成された一対の第２の絶縁層と、前記第１の絶縁層と前記第２の絶縁層との間に形成された内層配線パターンと、を有する積層体を形成する工程と、
    前記積層体を貫通する第１のスルーホールを形成する工程と、
    少なくとも前記第１のスルーホールの壁面に第１の導電層を形成する工程と、
    前記第１のスルーホールよりも外径が大きく、内部に樹脂材料を充填するための一対の溝孔を、前記一対の第２の絶縁層の内部に前記第１のスルーホールにそれぞれ連通するように形成する工程と、
    前記第１の導電層の内側と前記一対の溝孔の内部とに前記樹脂材料を充填し、絶縁プラグを形成する工程と、
    前記第１の導電層の内径よりも外径が小さな第２のスルーホールを、前記絶縁プラグに形成する工程と、
    前記第２のスルーホールの内部に第２の導電層を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
  2. 前記積層体の形成工程が、前記第２の絶縁層を貫通するビアホールを形成する工程と、少なくとも前記ビアホールの壁面に前記内層配線パターンと前記第２の絶縁層上に形成された第３の導電層とを接続するビアを形成する工程とを有する、請求項１に記載の多層配線基板の製造方法。
  3. 前記絶縁プラグを熱硬化性樹脂で形成する、請求項１又は２に記載の多層配線基板の製造方法。
  4. 前記第１の導電層及び第２の導電層の少なくとも一方をめっき工法で形成する、請求項１〜３の何れか一に記載の多層配線基板の製造方法。
  5. 第１の絶縁層と、該第１の絶縁層の双方の面上に形成された一対の第２の絶縁層と、前記第１の絶縁層と前記第２の絶縁層との間に形成された内層配線パターンと、前記一対の第２の絶縁層上に形成された外層配線パターンとを有する積層体を備える多層配線基板であって、
    前記第１の絶縁層及び内層配線パターンを貫通する第１のスルーホールの壁面に形成され、前記内層配線パターンを相互に接続する第１の貫通ビアと、
    前記第１の貫通ビアの内部に形成され前記積層体を貫通する第２のスルーホール内に形成され、前記外層配線パターンを相互に接続する第２の貫通ビアと、
    前記第１の貫通ビアと前記第２の貫通ビアとを絶縁する絶縁プラグであって、前記第１の絶縁層を貫通する部分が前記第１の貫通ビアの内側に形成され、前記一対の第２の絶縁層を貫通する部分が前記第１のスルーホールよりも直径が大きな一対の溝孔の内部に形成された絶縁プラグと、を備えることを特徴とする多層配線基板。
  6. 前記第２の絶縁層を貫通し、前記外層配線パターンと前記内層配線パターンとを接続する第３のスルーホールを更に有する、請求項５に記載の多層配線基板。
  7. 前記絶縁プラグが、熱硬化性樹脂からなる、請求項５又は６に記載の多層配線基板。
  8. 前記第１の貫通ビア及び第２の貫通ビアの少なくとも一方がめっき層で形成されている、請求項５〜７の何れか一に記載の多層配線基板。
JP2007081544A 2007-03-27 2007-03-27 多層配線基板及びその製造方法 Expired - Fee Related JP5125166B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007081544A JP5125166B2 (ja) 2007-03-27 2007-03-27 多層配線基板及びその製造方法
US12/056,705 US20080236881A1 (en) 2007-03-27 2008-03-27 Multilayer printed wiring board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007081544A JP5125166B2 (ja) 2007-03-27 2007-03-27 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008244083A JP2008244083A (ja) 2008-10-09
JP5125166B2 true JP5125166B2 (ja) 2013-01-23

Family

ID=39792307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007081544A Expired - Fee Related JP5125166B2 (ja) 2007-03-27 2007-03-27 多層配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US20080236881A1 (ja)
JP (1) JP5125166B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8729176B2 (en) 2006-09-06 2014-05-20 Keio University Polyricinoleate composition and process for producing the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5895635B2 (ja) * 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
CN103857207B (zh) * 2012-11-30 2017-03-01 碁鼎科技秦皇岛有限公司 电路板及其制作方法
WO2015116093A1 (en) * 2014-01-30 2015-08-06 Hewlett-Packard Development Company, L.P. Printed circuit board with co-axial vias
US9426891B2 (en) * 2014-11-21 2016-08-23 Advanced Semiconductor Engineering, Inc. Circuit board with embedded passive component and manufacturing method thereof
JP6634696B2 (ja) * 2015-04-20 2020-01-22 富士通株式会社 コンデンサを有するプリント基板の製造方法
CN106793534A (zh) * 2015-11-20 2017-05-31 富泰华工业（深圳）有限公司 电路板钢网印刷方法
US9807867B2 (en) * 2016-02-04 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of manufacturing the same
US10446356B2 (en) 2016-10-13 2019-10-15 Sanmina Corporation Multilayer printed circuit board via hole registration and accuracy
CN106653318B (zh) * 2017-02-28 2019-06-18 华为技术有限公司 电感器件和交错并联直流变换器
CN111010797A (zh) * 2018-10-08 2020-04-14 中兴通讯股份有限公司 电路板、设备及过孔形成方法
CN109661107B (zh) * 2018-11-29 2022-05-17 广东骏亚电子科技股份有限公司 Pcb树脂塞孔工艺
CN111182743B (zh) * 2020-01-06 2021-06-04 江门崇达电路技术有限公司 一种陶瓷基线路板的制作方法
CN115116855A (zh) * 2021-03-18 2022-09-27 澜起科技股份有限公司 封装基板结构及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53100464A (en) * 1977-02-15 1978-09-01 Matsushita Electric Works Ltd Multilayer printed circuit board and method of producing same
US4706167A (en) * 1983-11-10 1987-11-10 Telemark Co., Inc. Circuit wiring disposed on solder mask coating
JPH0828581B2 (ja) * 1993-05-31 1996-03-21 日本電気株式会社 多層印刷配線板およびその製造方法
US5421083A (en) * 1994-04-01 1995-06-06 Motorola, Inc. Method of manufacturing a circuit carrying substrate having coaxial via holes
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
TW411737B (en) * 1999-03-09 2000-11-11 Unimicron Technology Corp A 2-stage process to form micro via

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8729176B2 (en) 2006-09-06 2014-05-20 Keio University Polyricinoleate composition and process for producing the same

Also Published As

Publication number Publication date
US20080236881A1 (en) 2008-10-02
JP2008244083A (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
JP5125166B2 (ja) 多層配線基板及びその製造方法
US6548767B1 (en) Multi-layer printed circuit board having via holes formed from both sides thereof
US9900978B2 (en) Printed circuit boards and methods for manufacturing same
US7427562B2 (en) Method for fabricating closed vias in a printed circuit board
KR20090119704A (ko) 배선기판, 배선기판의 제조방법, 및 반도체 패키지
JP4256603B2 (ja) 積層配線板の製造方法
US8058561B2 (en) Circuit board and manufacturing method thereof
US7557304B2 (en) Printed circuit board having closed vias
WO2020241831A1 (ja) 印刷配線板及び印刷配線板の製造方法
JP4742485B2 (ja) 多層プリント配線板及びその製造方法
US8365400B2 (en) Manufacturing process for a circuit board
US7629692B2 (en) Via hole having fine hole land and method for forming the same
US8288663B2 (en) Electrical interconnect structure and process thereof and circuit board structure
JP2009060151A (ja) 積層配線板の製造方法
JP2000323841A (ja) 多層回路基板とその製造方法
TWI505759B (zh) 印刷電路板及其製造方法
JP4963495B2 (ja) 積層配線板およびその製造方法
US11122674B1 (en) PCB with coin and dielectric layer
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
KR100745520B1 (ko) 다층 인쇄회로기판 및 그 제조방법
WO2022257525A1 (zh) 一种印刷电路板、印刷电路板制备方法以及电子设备
KR20050063662A (ko) 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
JP2006253372A (ja) 多層プリント配線基板とその製造方法
JPH11126965A (ja) プリント基板の製造方法
EP2630652B1 (en) Method of manufacturing printed circuit boards having vias with wrap plating

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100302

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5125166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees