WO2020241831A1 - 印刷配線板及び印刷配線板の製造方法 - Google Patents
印刷配線板及び印刷配線板の製造方法 Download PDFInfo
- Publication number
- WO2020241831A1 WO2020241831A1 PCT/JP2020/021368 JP2020021368W WO2020241831A1 WO 2020241831 A1 WO2020241831 A1 WO 2020241831A1 JP 2020021368 W JP2020021368 W JP 2020021368W WO 2020241831 A1 WO2020241831 A1 WO 2020241831A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- build
- printed wiring
- wiring board
- core substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims abstract description 154
- 239000011347 resin Substances 0.000 claims abstract description 48
- 229920005989 resin Polymers 0.000 claims abstract description 48
- 239000004020 conductor Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 238000010030 laminating Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
- H01Q13/06—Waveguide mouths
- H01Q13/065—Waveguide mouths provided with a flange or a choke
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/12—Hollow waveguides
- H01P3/121—Hollow waveguides integrated in a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
- H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
- H01P5/107—Hollow-waveguide/strip-line transitions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/44—Details of, or arrangements associated with, antennas using equipment having another main function to serve additionally as an antenna, e.g. means for giving an antenna an aesthetic aspect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/037—Hollow conductors, i.e. conductors partially or completely surrounding a void, e.g. hollow waveguides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09072—Hole or recess under component or special relationship between hole and component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
Definitions
- the present disclosure relates to a printed wiring board having vias and a method for manufacturing the printed wiring board.
- an interlayer connection structure a so-called via
- an interlayer connection conductor for electrically connecting two conductor layers of different layers via a resin layer is installed in a hole provided in the resin layer.
- Vias are roughly classified into through holes penetrating all layers of a printed wiring board and interstitial (inner) vias penetrating a part of layers of a printed wiring board.
- Interstitial (inner) vias are roughly classified into blind vias that penetrate the surface and inner layer of the printed wiring board and verid vias that penetrate the inner and inner layers of the printed wiring board.
- the two ends of the interlayer connecting conductors installed in the holes reach one surface and the other surface of the printed wiring board, respectively.
- one end of the interlayer connecting conductor installed in the hole reaches either one surface and the other surface of the printed wiring board, and the other end remains in the inner layer.
- Verid Via the two ends of the interlayer connecting conductor installed in the hole both remain in the inner layer.
- the printed wiring board of one aspect of the present disclosure includes a core substrate and a build-up layer, and the core substrate corresponds to a stacking range in which the interlayer connecting conductors constituting the inner via are continuous, and the build-up layer is It has a resin layer laminated on the core substrate and a conductor layer on the resin layer, and the via internal space inside the interlayer connecting conductor constituting the inner via is hollow, and the via internal space becomes hollow. It communicates with the outside through a hole provided in the build-up layer.
- the method for manufacturing a printed wiring board according to one aspect of the present disclosure corresponds to a stacking range in which the interlayer connecting conductors constituting the inner vias are continuous as a core substrate, and the vias inside the interlayer connecting conductors constituting the inner vias.
- a step of laminating the portions so as to be continuous with the via internal space is provided.
- the holes penetrating all the layers for forming the through holes are left hollow, a hollow through holes that communicate with one surface of the printed wiring board and the other surface can be obtained.
- the hollow through hole is used as an air-filled waveguide space for transmitting a transmission signal from an antenna laid on one surface of a multilayer board to a receiving circuit such as an MMIC mounted on the other surface. obtain.
- the holes provided in the core substrate for forming the interstitial (inner) via are closed by the build-up layer laminated outside the holes.
- the inside of the closed hollow structure can be a waveguide space in which air is confined. ..
- the resin of the build-up layer flows into the hole.
- the internal air may expand due to heat during the build-up process and destroy the build-up layer, making it difficult to obtain a closed hollow structure.
- the printed wiring board 100 includes a core substrate 1, build-up layers 2, 3, 4, and 5 for the core substrate 1, and a solder resist 6.
- FIG. 1 shows an example in which the printed wiring board 100 is provided with the IC chip 7.
- the core substrate 1 has circuit patterns formed on both sides of the insulating substrate 1a as a base.
- the core substrate 1 has resin layers 1b and 1d and conductor layers 1c and 1e.
- the inner via 10 is configured on the core substrate 1.
- the interlayer connection conductor 11 is attached and formed on the inner surface of the hole penetrating the core substrate 1 to connect the circuit pattern of the conductor layer 1c and the circuit pattern of the conductor layer 1e.
- the core substrate 1 refers to a portion corresponding to a continuous stacking range of the interlayer connecting conductor 11. The number of layers of the core substrate 1 does not matter.
- the build-up layer 2 is composed of a resin layer 2a and a conductor layer 2b on the resin layer 2a.
- the build-up layer 3 is composed of a resin layer 3a and a conductor layer 3b on the resin layer 3a.
- the build-up layer 4 is composed of a resin layer 4a and a conductor layer 4b on the resin layer 4a.
- the build-up layer 5 is composed of a resin layer 5a and a conductor layer 5b on the resin layer 5a.
- the build-up layer 2 is laminated on the upper surface of the core substrate 1 in FIG. 1, and the build-up layer 4 is further laminated on the upper surface of the build-up layer 2.
- the build-up layer is provided with a plurality (2, 4) continuous in the stacking direction.
- the build-up layer 3 is laminated on the lower surface of the core substrate 1 in FIG. 1, and the build-up layer 5 is further laminated on the lower surface of the build-up layer 3.
- the build-up layer is provided with a plurality (3, 5) continuous in the stacking direction.
- the build-up layers 2 and 3 are the first build-up layers with respect to the core substrate 1.
- the build-up layers 4 and 5 are the second build-up layers with respect to the core substrate 1.
- the build-up layers are provided on both sides of the core substrate 1, respectively.
- the via internal space 12 inside the interlayer connecting conductor 11 constituting the inner via 10 is hollow.
- the via internal space 12 communicates with the outside through the holes 2c and 4c provided in the build-up layers 2 and 4, respectively. That is, the via internal space 12 communicates with the outside through the holes 2c and 4c provided continuously in the plurality of build-up layers 2 and 4.
- the via internal space 12 is connected to the hole 3c provided in the build-up layer 3, but is blocked by the resin layer 5a of the build-up layer 5. That is, in the printed wiring board 100 shown in FIG.
- the via internal space 12 has holes 2c and 4c provided in the build-up layers 2 and 4 only on one side (upper surface in FIG. 1) of the printed wiring board 100. It has a one-sided opening structure that communicates with the outside through.
- a mounting pad made of the conductor layer 5b of the build-up layer 5 is also formed in a portion immediately below the via internal space 12, and the IC chip 7 is mounted therein.
- the build-up layer 5 is also provided with the hole 5c
- the via internal space 12 is also provided in the build-up layers 3 and 5 on the lower surface side of the core substrate 1 in FIG. It is also possible to implement a structure that communicates with the outside through the holes 3c and 5c provided, respectively. That is, in the printed wiring board 200 shown in FIG. 2, the via internal space 12 is provided in the build-up layer (2, 3, 4, 5) on both sides (upper surface and lower surface in FIG. 2) of the printed wiring board 200. It has a double-opening structure that communicates with the outside through the holes (2c, 3c, 4c, 5c).
- the mounting pad of the IC chip 7 is provided around the hole 5c, and the IC chip 7 is mounted across the hole 5c.
- an antenna is formed by the conductor layer 4b on the uppermost surface in the drawing, and an MMIC including a receiving circuit is applied as the IC chip 7 mounted on the lower surface side in the drawing.
- an MMIC including a receiving circuit is applied as the IC chip 7 mounted on the lower surface side in the drawing.
- a resin material different from the resin layers 2a, 3a, 5a of the build-up layers 2, 3 and 5 constituting the other control circuits is applied. ..
- the resin materials of the resin layer 4a and the resin layer 5a are made the same.
- the signal transmitted from the antenna by the conductor layer 4b propagates in the air having a relative permittivity of 1.0 in the holes 4c and 2c, the via internal space 12, the hole 3c, and the (hole 5c) and reaches the IC chip 7. ..
- the antenna and the IC chip 7 are arranged to face each other through the hollow spaces of the holes 4c and 2c, the via internal space 12, the hole 3c, and the hole 5c.
- Circuit components through holes, inner vias, circuit patterns of each layer
- FIGS. 1 and 2 Circuit components (through holes, inner vias, circuit patterns of each layer) other than those described above are shown in FIGS. 1 and 2, but the presence or absence of these and the specific configuration are arbitrary.
- the present manufacturing method 1 is an example of manufacturing a one-sided opening structure in the inner via of the printed wiring board.
- the steps of preparing the core substrate 1 having a hollow via internal space, the steps of preparing the built-up layers 2 and 3 having holes formed in advance, and the build of the core substrate 1 and the build-up layers 2 and 3 are performed.
- a step of laminating the holes of the up layers 2 and 3 so as to be continuous with the via internal space 12 is carried out. As shown in FIG.
- a double-sided plate 20 which is a composite of three parts of the conductor layer 2b, the resin layer 4a, and the conductor layer 4b is passed through the resin layer 3a with respect to the core substrate 1 via the resin layer 2a.
- the double-sided plate 21 which is a composite of three parts of the conductor layer 3b, the resin layer 5a, and the conductor layer 5b is laminated.
- the resin layer 2a side of the build-up layer 2 is aligned with one surface of the core substrate 1, the resin layer 3a side of the build-up layer 3 is aligned with the other surface of the core substrate 1, and the build-up layer 3 is joined by hot pressing.
- Holes 2c are formed in advance in the resin layer 2a and conductor layer 2b, holes 3c are formed in advance in the resin layer 3a and conductor layer 3b, and holes 4c are formed in advance in the resin layer 4a and conductor layer 4b. There is.
- the holes 2c, 3c, and 4c are laminated so as to be continuous with the via internal space 12.
- a circuit forming step is performed on the conductor layers 2b and 4b.
- a prepreg is applied as the resin layer 2a and the resin layer 3a. Holes 2c and 3c are formed in the prepreg by laser processing or the like before laminating. Punching with a die, drilling, etc. may also be applied.
- GIA-671N (Hitachi Chemical Co., Ltd.) can be preferably used.
- the inner via 10 is already configured in the core substrate 1, and the main laminating step is performed while the via internal space 12 is hollow.
- General inner vias are filled with resin. Screen printing is generally applied as the method. If there is a via that needs to be filled with resin other than the inner via 10 to be made hollow, the inner via 10 is left hollow by not opening (closing) the portion corresponding to the inner via 10 of the screen plate. It is possible to keep it.
- this laminating step a multi-layer structure without IC7 of the printed wiring board 100 shown in FIG. 1 can be obtained.
- the double-sided plate 20 Since the build-up layer 4 forms an antenna and has a hole 4c, the double-sided plate 20 has a low dielectric constant and a low dielectric loss tangent material, for example, R-F705T, R-5775, R-5885, R-5515 ( Double-sided plates such as Panasonic) and RO3003 (Rogers Corporation) are used.
- R-F705T, R-5775, R-5885, R-5515 Double-sided plates such as Panasonic
- RO3003 Ragers Corporation
- FIG. 5 shows an example in which double-sided plates 20 and 21 are laminated on the upper and lower sides of the core substrate 1 to manufacture an 8-layer printed wiring board.
- the core substrate 1 is used.
- a 7-layer printed wiring board as shown in FIG. 3 can be obtained.
- the through-hole pilot hole is drilled, the inner wall of the through-hole pilot hole is electrolytically plated, and then the circuit forming step is performed. If the prepreg is opened to provide the hole 3c, only a copper foil is formed in the hollow part, and there is a high possibility that wrinkles will adversely affect the circuit formation. Therefore, be careful when providing the hole 3c. Consideration is needed.
- the present manufacturing method 2 is an example in which a double-open structure is manufactured on the inner via of the printed wiring board.
- the manufacturing method 1 holes are formed in advance in the double-sided plate 22 formed of the conductor layer 3b, the resin layer 5a, and the conductor layer 5b to form the holes 3c and 5c.
- the holes 2c, 3c, 4c, and 5c are laminated so as to be continuous with the via internal space 12. Others are carried out in the same manner as in the first embodiment.
- a 7-layer printed wiring board can be formed even with a double-open structure.
- the interstitial (inner) via is hollowed out and opened to the outside.
- a structure in which the interstitial (inner) via is hollow and opened to the outside can be obtained.
- the core substrate 1 is provided with two build-up layers on one side, but one build-up layer on one side and three or more build-up layers on one side may be implemented.
- the build-up layer is provided on both sides of the core substrate 1 and the inner via 10 is a verid via, but the build-up layer may be provided only on one side of the core substrate 1. In this case, the inner via is a blind via.
- the interstitial (inner) via in the present disclosure is broadly defined to include not only a via that stays in the inner layer at both ends but also a via that stays in the inner layer at only one end.
- This disclosure can be used for a printed wiring board and a method for manufacturing a printed wiring board.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
印刷配線板100は、インナービア10を構成する層間接続導体11が連続する積層範囲に相当するコア基板1と、前記コア基板に積層された樹脂層2a(4a)と当該樹脂2b(4b)層上の導体層とからなるビルドアップ層2(4)と、を備え、前記インナービアを構成する層間接続導体の内側のビア内部空間12が中空とされ、当該ビア内部空間が前記ビルドアップ層に設けられた孔部2c(4c)を介して外に連通している。
Description
本開示は、ビアを有する印刷配線板及び印刷配線板の製造方法に関するものである。
従来、印刷配線板において、樹脂層を介した異なる層の2つの導体層を電気的に接続する層間接続導体を、当該樹脂層に設けたホールに設置した層間接続構造、いわゆるビアが構成されることがよく行われている(特開2003-209411号公報、特開2014-187369号公報)。
ビアは、印刷配線板の全層を貫通するスルーホール、印刷配線板の一部の層を貫通するインタースティシャル(インナー)ビアに大別される。インタースティシャル(インナー)ビアは、印刷配線板の表面と内層を貫通するブラインドビア、印刷配線板の内層と内層を貫通するベリッドビアに大別される。
スルーホールの場合、ホールに設置される層間接続導体の2つの終端は、印刷配線板の一方の表面と他方の表面とにそれぞれ達する。
ブラインドビアの場合、ホールに設置される層間接続導体の1つの終端は、印刷配線板の一方の表面と他方の表面のいずれかに達し、他の1つの終端は内層にとどまる。
ベリッドビアの場合、ホールに設置される層間接続導体の2つの終端は、ともに内層にとどまる。
ビアは、印刷配線板の全層を貫通するスルーホール、印刷配線板の一部の層を貫通するインタースティシャル(インナー)ビアに大別される。インタースティシャル(インナー)ビアは、印刷配線板の表面と内層を貫通するブラインドビア、印刷配線板の内層と内層を貫通するベリッドビアに大別される。
スルーホールの場合、ホールに設置される層間接続導体の2つの終端は、印刷配線板の一方の表面と他方の表面とにそれぞれ達する。
ブラインドビアの場合、ホールに設置される層間接続導体の1つの終端は、印刷配線板の一方の表面と他方の表面のいずれかに達し、他の1つの終端は内層にとどまる。
ベリッドビアの場合、ホールに設置される層間接続導体の2つの終端は、ともに内層にとどまる。
本開示の1つの態様の印刷配線板は、コア基板と、ビルドアップ層とを備え、前記コア基板は、インナービアを構成する層間接続導体が連続する積層範囲に相当し、前記ビルドアップ層は、前記コア基板に積層された樹脂層と当該樹脂層上の導体層とを有しており、前記インナービアを構成する層間接続導体の内側のビア内部空間が中空とされ、当該ビア内部空間が前記ビルドアップ層に設けられた孔部を介して外に連通している。
本開示の1つの態様の印刷配線板の製造方法は、コア基板として、インナービアを構成する層間接続導体が連続する積層範囲に相当し、前記インナービアを構成する前記層間接続導体の内側のビア内部空間を中空としたものを準備する工程と、ビルドアップ層として、予め孔部が形成されたものを準備する工程と、前記コア基板と前記ビルドアップ層とを、該ビルドアップ層の前記孔部が前記ビア内部空間に連続するように積層する工程と、を具備する。
スルーホールを構成するための全層に貫通するホールを、中空のまま残しておくと、印刷配線板の一方の表面と他方の表面とを連通する中空スルーホールが得られる。例えば、多層基板の一方の表面上に敷設されたアンテナからの伝送信号を他方の表面に実装されたMMICなどによる受信回路に伝達する空気で満たされた導波空間として当該中空スルーホールを利用し得る。
しかし、インタースティシャル(インナー)ビアを構成するためのコア基板に設けたホールは、それより外に積層されるビルドアップ層によって閉じられてしまう。
ベリッドビアが接続する内層と内層との間だけを貫通するホールを中空構造にして両面のビルドアップ層によって閉じ込めた密閉中空構造にすれば、密閉中空構造中については空気を閉じ込めた導波空間となり得る。
しかし、ビルドアップ層の樹脂がホールに流れ込んでしまう。或いは流れ込まないような流動性の低い樹脂を選択しても、ビルドアッププロセス中の熱により内部の空気が膨張してビルドアップ層を破壊する恐れがあり、密閉中空構造を得ることは難しい。
しかし、インタースティシャル(インナー)ビアを構成するためのコア基板に設けたホールは、それより外に積層されるビルドアップ層によって閉じられてしまう。
ベリッドビアが接続する内層と内層との間だけを貫通するホールを中空構造にして両面のビルドアップ層によって閉じ込めた密閉中空構造にすれば、密閉中空構造中については空気を閉じ込めた導波空間となり得る。
しかし、ビルドアップ層の樹脂がホールに流れ込んでしまう。或いは流れ込まないような流動性の低い樹脂を選択しても、ビルドアッププロセス中の熱により内部の空気が膨張してビルドアップ層を破壊する恐れがあり、密閉中空構造を得ることは難しい。
まず、本開示の実施形態の印刷配線板について図1及び図2を参照して説明する。
図1に示すように印刷配線板100は、コア基板1と、コア基板1に対するビルドアップ層2,3,4,5と、ソルダーレジスト6とを備える。図1においては、印刷配線基板100にICチップ7を備えている例を示している。
コア基板1は、絶縁基板1aをベースに両面に回路パターンが形成されている。コア基板1は、樹脂層1b,1dと、導体層1c,1eを有する。
コア基板1に、インナービア10が構成されている。コア基板1を貫通するホールの内面に層間接続導体11が付着、形成されて導体層1cの回路パターンと、導体層1eの回路パターンとを接続する。コア基板1は、この層間接続導体11が連続する積層範囲に相当する部分を指す。コア基板1の層数は問わない。
図1に示すように印刷配線板100は、コア基板1と、コア基板1に対するビルドアップ層2,3,4,5と、ソルダーレジスト6とを備える。図1においては、印刷配線基板100にICチップ7を備えている例を示している。
コア基板1は、絶縁基板1aをベースに両面に回路パターンが形成されている。コア基板1は、樹脂層1b,1dと、導体層1c,1eを有する。
コア基板1に、インナービア10が構成されている。コア基板1を貫通するホールの内面に層間接続導体11が付着、形成されて導体層1cの回路パターンと、導体層1eの回路パターンとを接続する。コア基板1は、この層間接続導体11が連続する積層範囲に相当する部分を指す。コア基板1の層数は問わない。
ビルドアップ層2は、樹脂層2aと当該樹脂層2a上の導体層2bとからなる。ビルドアップ層3は、樹脂層3aと当該樹脂層3a上の導体層3bとからなる。ビルドアップ層4は、樹脂層4aと当該樹脂層4a上の導体層4bとからなる。ビルドアップ層5は、樹脂層5aと当該樹脂層5a上の導体層5bとからなる。
図1におけるコア基板1の上面にビルドアップ層2が積層され、さらにビルドアップ層2の上面にビルドアップ層4が積層されている。このようにビルドアップ層は、積層方向に連続した複数(2,4)が設けられている。
図1におけるコア基板1の下面にビルドアップ層3が積層され、さらにビルドアップ層3の下面にビルドアップ層5が積層されている。このようにビルドアップ層は、積層方向に連続した複数(3,5)が設けられている。
ビルドアップ層2,3は、コア基板1に対する1番目のビルドアップ層である。ビルドアップ層4,5は、コア基板1に対する2番目のビルドアップ層である。
以上のようにビルドアップ層は、コア基板1の両面にそれぞれ設けられている。
図1におけるコア基板1の上面にビルドアップ層2が積層され、さらにビルドアップ層2の上面にビルドアップ層4が積層されている。このようにビルドアップ層は、積層方向に連続した複数(2,4)が設けられている。
図1におけるコア基板1の下面にビルドアップ層3が積層され、さらにビルドアップ層3の下面にビルドアップ層5が積層されている。このようにビルドアップ層は、積層方向に連続した複数(3,5)が設けられている。
ビルドアップ層2,3は、コア基板1に対する1番目のビルドアップ層である。ビルドアップ層4,5は、コア基板1に対する2番目のビルドアップ層である。
以上のようにビルドアップ層は、コア基板1の両面にそれぞれ設けられている。
インナービア10を構成する層間接続導体11の内側のビア内部空間12が中空とされている。
図1におけるコア基板1の上面側において、ビア内部空間12がビルドアップ層2,4にそれぞれ設けられた孔部2c,4cを介して外に連通している。すなわち、ビア内部空間12が複数のビルドアップ層2,4に連続して設けられた孔部2c,4cを介して外に連通している。
図1におけるコア基板1の下面側においては、ビア内部空間12がビルドアップ層3に設けられた孔部3cに連接されるが、ビルドアップ層5の樹脂層5aにより閉塞されている。すなわち、図1に示す印刷配線板100は、ビア内部空間12が、当該印刷配線板100の片面(図1における上面)においてのみ、ビルドアップ層2,4に設けられた孔部2c,4cを介して外に連通した片開通構造を有する。
図1においてビア内部空間12の直下に相当する部分にもビルドアップ層5の導体層5bによる搭載パッドが形成されており、そこにICチップ7が実装されている。
図1におけるコア基板1の上面側において、ビア内部空間12がビルドアップ層2,4にそれぞれ設けられた孔部2c,4cを介して外に連通している。すなわち、ビア内部空間12が複数のビルドアップ層2,4に連続して設けられた孔部2c,4cを介して外に連通している。
図1におけるコア基板1の下面側においては、ビア内部空間12がビルドアップ層3に設けられた孔部3cに連接されるが、ビルドアップ層5の樹脂層5aにより閉塞されている。すなわち、図1に示す印刷配線板100は、ビア内部空間12が、当該印刷配線板100の片面(図1における上面)においてのみ、ビルドアップ層2,4に設けられた孔部2c,4cを介して外に連通した片開通構造を有する。
図1においてビア内部空間12の直下に相当する部分にもビルドアップ層5の導体層5bによる搭載パッドが形成されており、そこにICチップ7が実装されている。
一方、図2に示す印刷配線板200のようにビルドアップ層5にも孔部5cを設けて、図2におけるコア基板1の下面側においても、ビア内部空間12がビルドアップ層3,5にそれぞれ設けられた孔部3c,5cを介して外に連通している構造を実施することもできる。すなわち、図2に示す印刷配線板200は、ビア内部空間12が、当該印刷配線板200の両面(図2における上面及び下面)において、ビルドアップ層(2,3,4,5)に設けられた孔部(2c,3c,4c,5c)を介して外に連通した両開通構造を有する。ICチップ7の搭載パッドは、孔部5cの周囲に設けられ、ICチップ7は孔部5cを跨って実装される。
なお、本実施形態の印刷配線板100,200は、図における最上面の導体層4bによりアンテナが構成され、図において下面側に実装されたICチップ7として受信回路を含むMMICが適用されたものである。表面アンテナ層を構成するビルドアップ層4の樹脂層4aとしては、それ以外の制御回路を構成するビルドアップ層2,3,5の樹脂層2a,3a,5aとは異なる樹脂材料が適用される。ICチップ7とアンテナの信号授受を効率良く行いたい場合は、樹脂層4aと樹脂層5aの樹脂材料を同じにする。
導体層4bによるアンテナからの伝送信号が孔4c,2c、ビア内部空間12、孔部3c、(孔部5c)内の比誘電率1.0の空気中を伝搬してICチップ7に到達する。
図2に示す印刷配線板200の場合、孔4c,2c、ビア内部空間12、孔部3c、孔部5cの中空空間を介してアンテナと、ICチップ7が対向配置される。
導体層4bによるアンテナからの伝送信号が孔4c,2c、ビア内部空間12、孔部3c、(孔部5c)内の比誘電率1.0の空気中を伝搬してICチップ7に到達する。
図2に示す印刷配線板200の場合、孔4c,2c、ビア内部空間12、孔部3c、孔部5cの中空空間を介してアンテナと、ICチップ7が対向配置される。
以上説明したもの以外の回路構成物(スルーホール、インナービア、各層の回路パターン)を図1、図2に図示するが、これらの有無、具体的構成は任意である。
次に、以下の2つの印刷配線板の製造方法1,2について説明する。
(製造方法1、図5)
本製造方法1は、印刷配線板のインナービアに片開通構造を製作する場合を例とする。
ビア内部空間を中空としたコア基板1を準備する工程と、予め孔部が形成されたビルトアップ層2,3を準備する工程と、コア基板1とビルドアップ層2,3とを、該ビルドアップ層2,3の孔部がビア内部空間12に連続するように積層する工程とを実施する。
図5に示すように、コア基板1に対し樹脂層2aを介して、導体層2b、樹脂層4a、導体層4bの3つの部位の複合体である両面板20を、樹脂層3aを介して、導体層3b、樹脂層5a、導体層5bの3つの部位の複合体である両面板21を積層する。コア基板1の一方の表面にビルドアップ層2の樹脂層2a側を合わせ、コア基板1の他方の表面にビルドアップ層3の樹脂層3a側を合わせ、熱プレスにより接合する。
樹脂層2a、導体層2bには、予め孔部2cが、樹脂層3a、導体層3bには、予め孔部3cが、樹脂層4a、導体層4bには、予め孔部4cが形成されている。孔部2c、3c、4cがビア内部空間12に連続するように積層する。
更に両面板20に対しては、導体層2b、4bに、回路形成工程を実施しておく。
樹脂層2a、樹脂層3aとしては、プリプレグを適用する。そのプリプレグに対し、積層前にレーザー加工等により孔部2c,3cを穿設する。金型による打ち抜き加工、ドリル加工等を適用することもよい。
プリプレグは、熱プレス時の熱により樹脂が流動しにくい性質の材料を選択することが良い。GIA-671N(日立化成)が好適に使用できる。
(製造方法1、図5)
本製造方法1は、印刷配線板のインナービアに片開通構造を製作する場合を例とする。
ビア内部空間を中空としたコア基板1を準備する工程と、予め孔部が形成されたビルトアップ層2,3を準備する工程と、コア基板1とビルドアップ層2,3とを、該ビルドアップ層2,3の孔部がビア内部空間12に連続するように積層する工程とを実施する。
図5に示すように、コア基板1に対し樹脂層2aを介して、導体層2b、樹脂層4a、導体層4bの3つの部位の複合体である両面板20を、樹脂層3aを介して、導体層3b、樹脂層5a、導体層5bの3つの部位の複合体である両面板21を積層する。コア基板1の一方の表面にビルドアップ層2の樹脂層2a側を合わせ、コア基板1の他方の表面にビルドアップ層3の樹脂層3a側を合わせ、熱プレスにより接合する。
樹脂層2a、導体層2bには、予め孔部2cが、樹脂層3a、導体層3bには、予め孔部3cが、樹脂層4a、導体層4bには、予め孔部4cが形成されている。孔部2c、3c、4cがビア内部空間12に連続するように積層する。
更に両面板20に対しては、導体層2b、4bに、回路形成工程を実施しておく。
樹脂層2a、樹脂層3aとしては、プリプレグを適用する。そのプリプレグに対し、積層前にレーザー加工等により孔部2c,3cを穿設する。金型による打ち抜き加工、ドリル加工等を適用することもよい。
プリプレグは、熱プレス時の熱により樹脂が流動しにくい性質の材料を選択することが良い。GIA-671N(日立化成)が好適に使用できる。
コア基板1は、インナービア10が構成済みであり、ビア内部空間12を中空としたままで本積層工程を実施する。一般のインナービアは樹脂が充填される。その方法としては、スクリーン印刷が一般的に適用されている。中空にしておくインナービア10以外に樹脂充填の必要なビアがある場合、スクリーン版のインナービア10に対応する部分を開口させない(閉塞しておく)ことで、インナービア10を中空のままにしておくことが可能である。
本積層工程により、図1に示す印刷配線板100のIC7のない多層構造が得られる。
本積層工程により、図1に示す印刷配線板100のIC7のない多層構造が得られる。
ビルドアップ層4は、アンテナを形成し、且つ孔部4cを有するため、両面板20としては低誘電率・低誘電正接材の例えばR-F705T、R-5775、R-5885、R-5515(パナソニック)、RO3003(Rogers Corporation)などの両面板を用いる。ICチップ7とアンテナの信号授受を効率良く行いたい場合は、ビルドアップ層5の樹脂層5aも、樹脂層4aと同じ樹脂を用いることが好適である。
本積層工程の後、スルーホール下孔をドリルで加工、スルーホール下孔側壁に電解めっきを施した上、回路形成工程を実施する。
図5は、コア基板1の上下それぞれに両面板20,21を積層して8層印刷配線板を製造する例を示すが、コア基板1より下側の配線規模が小さい場合は、コア基板1の下面に積層する両面板21を銅箔に替えることで、図3に示すような7層印刷配線板にすることもできる。この場合も、図5の8層印刷配線板の場合と同様、積層工程の後、スルーホール下孔をドリルで加工、スルーホール下孔内壁に電解めっき施した上、回路形成工程を実施する。なお、孔部3cを設けるためにプリプレグを開口すると中空部に銅箔のみの部位ができ、しわの影響で回路形成に悪影響の出る可能性が大きいため、孔部3cを設ける場合は、慎重な検討が必要である。
本積層工程の後、スルーホール下孔をドリルで加工、スルーホール下孔側壁に電解めっきを施した上、回路形成工程を実施する。
図5は、コア基板1の上下それぞれに両面板20,21を積層して8層印刷配線板を製造する例を示すが、コア基板1より下側の配線規模が小さい場合は、コア基板1の下面に積層する両面板21を銅箔に替えることで、図3に示すような7層印刷配線板にすることもできる。この場合も、図5の8層印刷配線板の場合と同様、積層工程の後、スルーホール下孔をドリルで加工、スルーホール下孔内壁に電解めっき施した上、回路形成工程を実施する。なお、孔部3cを設けるためにプリプレグを開口すると中空部に銅箔のみの部位ができ、しわの影響で回路形成に悪影響の出る可能性が大きいため、孔部3cを設ける場合は、慎重な検討が必要である。
(製造方法2、図6)
本製造方法2は、印刷配線板のインナービアに両開通構造を製作する場合を例とする。
製造方法1に対し、導体層3b、樹脂層5a、導体層5bによる両面板22にも、予め孔部3c,5cを構成するための孔が形成されている。孔部2c,3c,4c,5cがビア内部空間12に連続するように積層する。その他は、上記第1実施形態と同様に実施する。
同様に図4に示すように、両開通構造でも7層印刷配線板にすることができる。
本製造方法2は、印刷配線板のインナービアに両開通構造を製作する場合を例とする。
製造方法1に対し、導体層3b、樹脂層5a、導体層5bによる両面板22にも、予め孔部3c,5cを構成するための孔が形成されている。孔部2c,3c,4c,5cがビア内部空間12に連続するように積層する。その他は、上記第1実施形態と同様に実施する。
同様に図4に示すように、両開通構造でも7層印刷配線板にすることができる。
なお、ビア内部空間12の直上にも、アンテナパターンが配置される場合を図示した。
以上の本開示の実施形態の印刷配線板によれば、インタースティシャル(インナー)ビアは中空にされ外部に開放される。
本開示の実施形態の印刷配線板の製造方法によれば、インタースティシャル(インナー)ビアを中空にして外部に開放した構造が得られる。
本開示の実施形態の印刷配線板の製造方法によれば、インタースティシャル(インナー)ビアを中空にして外部に開放した構造が得られる。
以上本開示の実施形態を説明したが、この実施形態は、例として示したものであり、この他の様々な形態で実施が可能であり、発明の要旨を逸脱しない範囲で、構成要素の省略、置き換え、変更を行うことができる。
以上の実施形態においては、コア基板1に対して片側2層のビルドアップ層を設けたが、片側1層のビルドアップ層、片側3層以上のビルドアップ層を実施してもよい。
以上の実施形態においては、コア基板1の両面にビルドアップ層を設けて、インナービア10がベリッドビアとなったが、コア基板1の片面にのみビルドアップ層を設けてもよい。この場合、インナービアはブラインドビアとなる。
また、通信回路基板に適用する例を挙げたが、本開示の印刷配線板はこの例に限られるものではない。
本開示におけるインタースティシャル(インナー)ビアは、両端が内層にとどまるビアのみならず、片端だけ内層にとどまるビアをも含めた広義である。
以上の実施形態においては、コア基板1に対して片側2層のビルドアップ層を設けたが、片側1層のビルドアップ層、片側3層以上のビルドアップ層を実施してもよい。
以上の実施形態においては、コア基板1の両面にビルドアップ層を設けて、インナービア10がベリッドビアとなったが、コア基板1の片面にのみビルドアップ層を設けてもよい。この場合、インナービアはブラインドビアとなる。
また、通信回路基板に適用する例を挙げたが、本開示の印刷配線板はこの例に限られるものではない。
本開示におけるインタースティシャル(インナー)ビアは、両端が内層にとどまるビアのみならず、片端だけ内層にとどまるビアをも含めた広義である。
本開示は、印刷配線板及び印刷配線板の製造方法に利用することができる。
1 コア基板
2,3,4,5 ビルドアップ層
2a 樹脂層
2b 導体層
2c 孔部
3a 樹脂層
3b 導体層
3c 孔部
4a 樹脂層
4b 導体層
4c 孔部
5a 樹脂層
5b 導体層
5c 孔部
10 インナービア
11 層間接続導体
12 ビア内部空間
100,200 印刷配線板
2,3,4,5 ビルドアップ層
2a 樹脂層
2b 導体層
2c 孔部
3a 樹脂層
3b 導体層
3c 孔部
4a 樹脂層
4b 導体層
4c 孔部
5a 樹脂層
5b 導体層
5c 孔部
10 インナービア
11 層間接続導体
12 ビア内部空間
100,200 印刷配線板
Claims (7)
- コア基板と、ビルドアップ層とを備え、
前記コア基板は、インナービアを構成する層間接続導体が連続する積層範囲に相当し、
前記ビルドアップ層は、前記コア基板に積層された樹脂層と当該樹脂層上の導体層とを有しており、
前記インナービアを構成する層間接続導体の内側のビア内部空間が中空とされ、当該ビア内部空間が前記ビルドアップ層に設けられた孔部を介して外に連通した印刷配線板。 - 前記ビルドアップ層は、積層方向に連続した複数が設けられ、
前記ビア内部空間が当該複数のビルドアップ層に連続して設けられた孔部を介して外に連通した請求項1に記載の印刷配線板。 - 前記ビルドアップ層は、前記コア基板の両面にそれぞれ設けられた請求項1又は請求項2に記載の印刷配線板。
- 前記ビア内部空間が、当該印刷配線板の両面において、前記ビルドアップ層に設けられた孔部を介して外に連通した請求項3に記載の印刷配線板。
- コア基板として、インナービアを構成する層間接続導体が連続する積層範囲に相当し、前記インナービアを構成する前記層間接続導体の内側のビア内部空間を中空としたものを準備する工程と、
ビルドアップ層として、予め孔部が形成されたものを準備する工程と、
前記コア基板と前記ビルドアップ層とを、該ビルドアップ層の前記孔部が前記ビア内部空間に連続するように積層する工程と、を具備する印刷配線板の製造方法。 - 前記ビルドアップ層の複数を、各自の孔部が前記ビア内部空間上で積み重なって連接されるように、前記コア基板に対して積層する請求項5に記載の印刷配線板の製造方法。
- 前記ビルドアップ層を、前記コア基板の両面のそれぞれに対して積層する請求項5又は請求項6に記載の印刷配線板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/615,132 US11903146B2 (en) | 2019-05-31 | 2020-05-29 | Printed wiring board and method for manufacturing printed wiring board |
EP20814612.6A EP3979308A4 (en) | 2019-05-31 | 2020-05-29 | PRINTED CARD AND METHOD OF MAKING A PRINTED CARD |
CN202080036735.3A CN113826450A (zh) | 2019-05-31 | 2020-05-29 | 印刷布线板以及印刷布线板的制造方法 |
JP2021522902A JPWO2020241831A1 (ja) | 2019-05-31 | 2020-05-29 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-102609 | 2019-05-31 | ||
JP2019102609 | 2019-05-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020241831A1 true WO2020241831A1 (ja) | 2020-12-03 |
Family
ID=73552828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2020/021368 WO2020241831A1 (ja) | 2019-05-31 | 2020-05-29 | 印刷配線板及び印刷配線板の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11903146B2 (ja) |
EP (1) | EP3979308A4 (ja) |
JP (1) | JPWO2020241831A1 (ja) |
CN (1) | CN113826450A (ja) |
WO (1) | WO2020241831A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11605874B1 (en) * | 2021-09-01 | 2023-03-14 | Onewave Technology Co., Ltd. | Antenna structure and antenna-structure combination method |
CN114980498B (zh) * | 2022-05-09 | 2024-04-02 | 江西福昌发电路科技有限公司 | 一种高密度互连印制板及其加工方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041624A (ja) * | 1996-07-18 | 1998-02-13 | Cmk Corp | 多層プリント配線板 |
JP2000183524A (ja) * | 1998-12-15 | 2000-06-30 | Fujitsu Ltd | 多層プリント配線板製造方法 |
JP2003209411A (ja) | 2001-10-30 | 2003-07-25 | Matsushita Electric Ind Co Ltd | 高周波モジュールおよび高周波モジュールの製造方法 |
JP2014187369A (ja) | 2008-09-05 | 2014-10-02 | Mitsubishi Electric Corp | 高周波回路パッケージおよびセンサモジュール |
WO2017164300A1 (ja) * | 2016-03-24 | 2017-09-28 | 京セラ株式会社 | 印刷配線板およびその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4468528B2 (ja) * | 1999-11-26 | 2010-05-26 | イビデン株式会社 | 多層プリント配線板およびその製造方法。 |
US7023707B2 (en) * | 2003-01-30 | 2006-04-04 | Endicott Interconnect Technologies, Inc. | Information handling system |
CN100484372C (zh) * | 2003-07-30 | 2009-04-29 | 国际商业机器公司 | 印刷布线板及其制造方法 |
TWI296492B (en) * | 2004-06-29 | 2008-05-01 | Phoenix Prec Technology Corp | Un-symmetric circuit board and method for fabricating the same |
US8158892B2 (en) * | 2007-08-13 | 2012-04-17 | Force10 Networks, Inc. | High-speed router with backplane using muli-diameter drilled thru-holes and vias |
FR2945379B1 (fr) * | 2009-05-05 | 2011-07-22 | United Monolithic Semiconductors Sa | Composant miniature hyperfrequences pour montage en surface |
JP5214671B2 (ja) * | 2010-07-07 | 2013-06-19 | 株式会社東芝 | プリント配線基板の製造方法 |
US9560741B2 (en) * | 2013-10-10 | 2017-01-31 | Curtiss-Wright Controls, Inc. | Circuit board via configurations for high frequency signaling |
JP6751910B2 (ja) * | 2016-10-05 | 2020-09-09 | パナソニックIpマネジメント株式会社 | 多層プリント配線板、多層プリント配線板の製造方法 |
-
2020
- 2020-05-29 JP JP2021522902A patent/JPWO2020241831A1/ja active Pending
- 2020-05-29 WO PCT/JP2020/021368 patent/WO2020241831A1/ja unknown
- 2020-05-29 CN CN202080036735.3A patent/CN113826450A/zh active Pending
- 2020-05-29 EP EP20814612.6A patent/EP3979308A4/en active Pending
- 2020-05-29 US US17/615,132 patent/US11903146B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041624A (ja) * | 1996-07-18 | 1998-02-13 | Cmk Corp | 多層プリント配線板 |
JP2000183524A (ja) * | 1998-12-15 | 2000-06-30 | Fujitsu Ltd | 多層プリント配線板製造方法 |
JP2003209411A (ja) | 2001-10-30 | 2003-07-25 | Matsushita Electric Ind Co Ltd | 高周波モジュールおよび高周波モジュールの製造方法 |
JP2014187369A (ja) | 2008-09-05 | 2014-10-02 | Mitsubishi Electric Corp | 高周波回路パッケージおよびセンサモジュール |
WO2017164300A1 (ja) * | 2016-03-24 | 2017-09-28 | 京セラ株式会社 | 印刷配線板およびその製造方法 |
Non-Patent Citations (1)
Title |
---|
See also references of EP3979308A4 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020241831A1 (ja) | 2020-12-03 |
US20220232709A1 (en) | 2022-07-21 |
EP3979308A4 (en) | 2023-08-16 |
CN113826450A (zh) | 2021-12-21 |
EP3979308A1 (en) | 2022-04-06 |
US11903146B2 (en) | 2024-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7427562B2 (en) | Method for fabricating closed vias in a printed circuit board | |
KR101051491B1 (ko) | 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법 | |
JP5125166B2 (ja) | 多層配線基板及びその製造方法 | |
US6444922B1 (en) | Zero cross-talk signal line design | |
KR20040085908A (ko) | 병렬적 다층 인쇄회로기판 제조 방법 | |
WO2020241831A1 (ja) | 印刷配線板及び印刷配線板の製造方法 | |
CN101257773B (zh) | 多层印刷电路板的制造方法 | |
US20170273195A1 (en) | Recessed cavity in printed circuit board protected by lpi | |
US20020007966A1 (en) | Structure for high speed printed wiring boards with multiple differential impedance-controlled layer | |
US10292279B2 (en) | Disconnect cavity by plating resist process and structure | |
US7557304B2 (en) | Printed circuit board having closed vias | |
KR20130110448A (ko) | 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판 | |
EP1146780B1 (en) | Circuit board and method of manufacture | |
US8288663B2 (en) | Electrical interconnect structure and process thereof and circuit board structure | |
WO2003082604A1 (en) | Inverted micro-vias | |
KR100744994B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
US20170271734A1 (en) | Embedded cavity in printed circuit board by solder mask dam | |
JP2001358464A (ja) | ビルドアッププリント配線板およびその製造方法 | |
JPH0590762A (ja) | 多層プリント配線板の製造方法 | |
WO2022257525A1 (zh) | 一种印刷电路板、印刷电路板制备方法以及电子设备 | |
US11122674B1 (en) | PCB with coin and dielectric layer | |
KR100925756B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
KR102662860B1 (ko) | 인쇄회로기판 | |
JPH01140698A (ja) | 多層印刷配線板の製造方法 | |
KR20030071112A (ko) | 빌드업 인쇄회로기판 및 이의 제조공정 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20814612 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2021522902 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2020814612 Country of ref document: EP Effective date: 20220103 |