KR20050063662A - 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법 - Google Patents

다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR20050063662A
KR20050063662A KR1020040057149A KR20040057149A KR20050063662A KR 20050063662 A KR20050063662 A KR 20050063662A KR 1020040057149 A KR1020040057149 A KR 1020040057149A KR 20040057149 A KR20040057149 A KR 20040057149A KR 20050063662 A KR20050063662 A KR 20050063662A
Authority
KR
South Korea
Prior art keywords
wiring board
printed wiring
ivh
blind via
substrate
Prior art date
Application number
KR1020040057149A
Other languages
English (en)
Inventor
하포야아키히코
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20050063662A publication Critical patent/KR20050063662A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer

Abstract

내층측의 기재〔5(2), 5(8)〕에는 IVH(interstitial via hole; 3a, 3b)를 마련하고, 상기 내층측의 기재에 적층되는 표층측의 기재〔5(1), 5(9)〕에는 드릴 가공에 의해 상기 IVH(3a, 3b)에 연결되는 블라인드 비아 홀(2a, 2b)을 각각 마련한다.

Description

다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법{MULTILAYERED PRINTED WIRING BOARD AND MULTILAYERED PRINTED WIRING BOARD MANUFACTURING METHOD}
본 발명은 각종 전자 회로에 적용되는 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법에 관한 것이다.
프린트 배선판의 기재로서 기능하는 프리프레그(prepreg; 절연층)와 코어(동박 적층판)를 교대로 적층한 다층 프린트 배선판이 정보 처리 기기를 비롯한 각종의 소형 전자기기에 널리 이용된다. 이러한 유형의 다층 프린트 배선판에는, 배선 패턴에 부가하여, 상기 프린트 배선판을 관통하는 관통 구멍과, 상기 프린트 배선판을 관통하지 않는 블라인드 비아 홀(blind via hole) 등이 마련된다.
다층 프린트 배선판에 있어서 블라인드 비아 홀(블라인드 비아)을 성형하는 가공 기술로서는, 종래에 여러 가지 기술이 제안되었다. 보다 구체적으로, 이러한 가공 기술로는, 예컨대 도금층과 절연층 사이의 열팽창 계수의 차이에 기인하는 열 응력에 의한 블라인드 비아 내벽의 도금층의 균열을 저감시키는 기술과, 레이저 빔에 의해 형성된 비아 상호간의 접속 신뢰성을 향상시키는 기술 등이 포함된다.
그러나, 종래에는, 다층 프린트 배선판에 블라인드 비아를 성형하는 가공 기술과 관련하여, 전기적 신뢰성, 수율 등을 증가시키기 위한 효과적인 기술이 존재하지 않았다. 예컨대, 블라인드 비아에서의 도금 불균일성은 그 종횡비(블라인드 비아의 깊이/블라인드 비아의 직경)가 클수록 증가한다. 블라인드 비아를 표층으로부터 복수의 층을 관통하도록 형성하는 경우에는, 얇게 도금된 부분이 형성되기 쉽다. 이 경우에, 납땜 시에 발생되는 열 또는 전자기기로부터 발생되는 열에 의해 비아에 응력이 가해질 수 있어서, 블라인드 비아가 단선되는 문제가 발생될 수 있다. 또한, 현재의 기술에서는, 표층으로부터의 기계적인 드릴 가공에 의해 복수의 층을 관통하는 깊이로 블라인드 비아를 형성하는 것은 제조성, 수율 등의 측면에서 곤란하여 실용적인 면에서 문제가 있었다. 또한, 전술한 바와 같이 레이저 가공에 의해 복수의 층을 관통하는 블라인드 비아를 형성하는 경우에는, 절연층의 두께 방향의 제어를 실행하기 어렵다. 내층면에 대한 가공(도체 패턴 형성에 의한 커버 가공 등)을 실행할 필요가 있기 때문에, 판의 두께가 두꺼워지는 문제가 있다. 또한, 제조성의 면에 있어서도 문제가 있었다(일본 특허 공개 제2000-183524호 참조).
전술한 바와 같이, 복수의 층을 관통하는 깊이로 블라인드 비아를 형성하는 종래의 방법은 제조성, 수율 등과 같은 여러 가지 면에서 문제가 있었다.
본 발명은 전술한 상황을 감안하여 이루어진 것으로, 전기적으로 신뢰성이 높은 블라인드 비아를 구비한 다층 프린트 배선판을 제공하는 것을 목적으로 한다.
또한, 본 발명은 전기적으로 신뢰성이 높은 블라인드 비아를 높은 수율로 용이하게 형성할 수 있는 다층 프린트 배선판의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따르면, IVH(Interstitial Via Hole)가 형성되어 있는 제1 기재와, 상기 IVH에 연결되는 블라인드 비아 홀이 형성되어 있고 상기 제1 기재에 적층되는 제2 기재를 구비하는 다층 프린트 배선판이 제공된다.
또한, 본 발명에 따르면, 프리프레그와 코어를 번갈아 적층함으로써 형성된 다층 프린트 배선판을 제조하는 제조 방법이 제공되며, 이 제조 방법은 내층 기재에 IVH를 형성하는 공정과, 상기 IVH가 형성된 내층 기재와 표층측의 기재를 적층하는 공정과, 상기 내층 기재에 형성된 상기 IVH에 연결되도록 상기 표층측의 기재에 블라인드 비아 홀을 형성하는 공정을 포함한다.
전술한 바와 같이, 본 발명은 블라인드 비아 홀과 IVH를 조합시킨 구조를 채용한다. 이 구조에 있어서는, IVH가 내층측 기재에 형성되어 있고, 이 IVH에 연결되는 블라인드 비아 홀이 상기 내층측 기재에 적층된 표층측 기재에 형성되어 있다. 이로 인하여, 층들 사이에 항상 안정적이고 신뢰성이 있는 전기 접속을 유지하면서 임의의 내층에 블라인드 비아 홀을 용이하게 접속할 수 있다.
본 발명의 다른 목적 및 장점은 이하의 실시예에서 설명되고, 부분적으로는 상기 실시예로부터 명백하게 되며, 본 발명의 실행에 의해 알 수 있을 것이다. 본 발명의 목적 및 장점은 특히 이하에서 설명하는 수단 및 이들의 조합에 의해 구현되고 달성될 수 있다.
본원 명세서에 채용되어 그 일부를 이루는 첨부 도면은 본 발명의 바람직한 실시예를 도시하며, 전술한 일반적 설명 및 이하의 바람직한 실시예의 상세한 설명과 함께 본 발명의 원리를 설명하는 역할을 한다.
첨부 도면을 참고로 하여 본 발명의 실시예를 이하에서 설명하기로 한다.
본 발명은 천공된 블라인드 비아 홀을 IVH와 조합시킨 구조를 갖는 다층 프린트 배선판을 특징으로 한다. 블라인드 비아 홀 구조에 있어서, 내층측의 기재에는 IVH가 형성되어 있고, 상기 내층측의 기재에 적층된 표층측의 기재에는 상기 IVH에 연결되는 블라인드 비아 홀이 형성되어 있다.
도 1은 본 발명의 제1 실시예를 도시하고 있다. 이 실시예는 10층(L1∼L10) 구조의 다층 프린트 배선판을 예시하고 있으며, 이 배선판에 IVH를 이용한 블라인드 비아 홀을 형성하고 있다.
상이한 층에 연결되는 2 가지 타입의 블라인드 비아 홀(1a, 2a; 1b, 2b)을 10층의 프린트 배선판(10)의 양면에 형성하고 있다.
각각의 블라인드 비아 홀(1a, 2a, 1b, 2b)은, 기계적 드릴 가공에 의해 깊이를 제어하면서 구멍을 천공하고, 천공된 구멍에 도금 및 패터닝을 행함으로써 형성된다.
블라인드 비아 홀(1a, 2a, 1b, 2b) 중에서, 블라인드 비아 홀(2a, 2b)은 IVH(3a, 3b)에 각각 연결되어 있다. IVH(3a, 3b)는, 블라인드 비아 홀(2a, 2b)이 형성되어 있는 기재〔5(1), 5(9)〕의 내층측에 적층된 기재〔5(2), 5(8)〕에 형성되어 있다.
블라인드 비아 홀(2a, 2b)은 드릴 가공에 의해 IVH(3a, 3b)와 동심으로 형성되고, 그 축방향 중심은 IVH(3a, 3b)의 축방향 중심과 일치한다.
도 1에 도시된 접속 구조에 있어서는, 제1 층(L1)과 제2 층(L2)은 블라인드 비아 홀(1a)에 의해 연결되어 있고, 제1 층(L1)과 제3 층(L3)은 블라인드 비아 홀(2a)에 의해 연결되어 있다. 제10 층(L10)과 제9 층(L9)은 블라인드 비아 홀(1b)에 의해 연결되어 있고, 제10 층(L10)과 제8 층(L8)은 블라인드 비아 홀(2b)에 의해 연결되어 있다.
도 2 내지 도 5는 제1 실시예에 따른 10층 프린트 배선판(10)의 제조 공정을 도시하고 있다.
도 2에 도시된 제1 공정에서는, 2장의 코어(11; 동박 적층판)를 드릴 가공하여 소정 직경의 구멍을 형성하고, 이 구멍에 도금 및 패터닝을 행하여, IVH(3, 4)를 형성한다.
도 3에 도시된 제2 공정에서는, 상기 제1 공정에서 IVH(3, 4)가 형성된 코어(11)를 포함하는 기재〔5(1), 5(9)〕를 함께 중첩하고, 도 3에 화살표로 지시된 방향으로 적층 가압하여 일체화한다. 이러한 적층 가압 시에, 상기 IVH(3, 4) 내에 층간의 수지가 침입하여 IVH(3, 4)를 충전한다.
도 4에 도시된 제3 공정에서는, 깊이 방향을 제어하면서 드릴 가공을 행하여, 블라인드 비아 홀을 형성한다. 이때, 구멍(1h, 2h)의 바닥이 IVH(3a, 3b)의 개방단에 연결된다.
도 5에 도시된 제4 공정에서는, 도 4에 도시한 천공된 구멍(1h, 2h)에 도금 및 패터닝을 행하여, 블라인드 비아 홀(1a, 2a, 1b, 2b)을 형성한다.
IVH와 블라인드 비아 홀이 연결되어 있는 상기 실시예에 따른 블라인드 비아 홀 구조에 있어서는, 하나의 기재만을 관통하도록 각 블라인드 비아 홀을 천공할 필요가 있다. 각 블라인드 비아 홀이 얕고 낮은 종횡비를 가지므로, 용이하게 도금을 행할 수 있다. 이로 인하여, 신뢰성이 높은 전기적 접속을 행할 수 있는 동시에, 제조성이 좋다.
또한, 각 IVH 및 대응 블라인드 비아 홀이 2차원적으로 접속되는 것이 아니라, 동축으로 3차원적으로 접속되기 때문에, 이들 사이의 전기적 접속의 신뢰성이 높다.
또한, 각 IVH는 대응 블라인드 비아 홀의 바로 아래에 위치되어 있다. 예컨대, 코어재에 비하여 두께 방향의 치수 정밀도가 낮은 프리프레그 기재를 천공하여 블라인드 비아 홀을 형성한 경우에는, 구멍의 깊이에 오차가 있더라도, 대응 IVH가 그 오차를 흡수할 수 있다.
도 6은 본 발명의 제2 실시예를 도시하고 있다. 이 실시예는 상기 제1 실시예와 마찬가지로, 10층(L1∼L10) 구조의 다층 프린트 배선판에 IVH를 이용한 블라인드 비아 홀을 형성한 구성을 예시하고 있다. 이 실시예에서는, IVH를 레이저 가공으로 형성하고, 블라인드 비아 홀을 드릴 가공에 의해 형성하고 있다. 이와 같이 가공하면, 레이저 가공에 의해 블라인드 비아 홀을 형성하는 경우에 비하여, 제조 공정을 간소화할 수 있고, 프린트 배선판을 보다 박형으로 제조할 수 있다.
이 실시예에서는, 레이저 가공에 의해 제2 층(L2)으로부터 제9 층(L9)까지 연장되도록 IVH(32)를 형성하고 있다. 10층 프린트 배선판(30)의 양 표층을 구성하는 기재〔33(1), 33(9)〕에 드릴 가공에 의해 블라인드 비아 홀(31a, 31b)을 각각 형성하고 있다. 블라인드 비아 홀(31a, 31b)은 IVH(32)를 통하여 연결되어 있다. 이때, 블라인드 비아 홀(31a, 31b)은 상기 제1 실시예와 마찬가지로, 축방향 중심이 IVH(32)의 축방향 중심과 일치하게 드릴 가공에 의해 IVH(32)와 동심으로 형성된다. 이러한 구조로 인해, 제2 층(L2)과 제9 층(L9)은 IVH(32)를 통해 블라인드 비아 홀에 각각 연결된다. 또한, IVH(32)에는, 예컨대 금속 페이스트(또는 수지; 34)가 충전되어 있다.
도 7 내지 도 11은 제2 실시예에 따른 10층 프린트 배선판(30)의 제조 공정을 도시하고 있다.
도 7에 도시된 공정 m1에서는, 레이저 가공에 의해 제2 층(L2)으로부터 제9 층(L9)까지 연장되는 IVH(32)를 형성하고 있다.
도 8에 도시된 공정 m2에서는, 상기 IVH(32)를 금속 페이스트(또는 수지; 34)로 충전하고 있다. 또한, 이 공정은 반드시 필요한 것은 아니다. 상기 제1 실시예와 마찬가지로, 다음의 적층 가압 공정에서 층간의 수지를 사용하여 상기 IVH(32) 내에 수지를 충전하는 것도 가능하다.
도 9에 도시된 공정 m3에서는, 기재〔33(1)〕를 기재〔33(2)〕에 적층하고, 기재〔33(8)〕를 기재〔33(9)〕에 적층하여, 적층 가압에 의해 일체화한다. 제1 층(L1)과 제2 층(L2)의 사이, 그리고 제9 층(L9)과 제10 층(Ll0)의 사이에 절연층(프리프레그)을 각각 형성한다.
도 10에 도시된 공정 m4에서는, 깊이 방향을 제어하면서 드릴 가공을 행하여, 상기 제1 층(L1)으로부터 제2 층(L2)까지 연장되는 블라인드 비아 홀과, 제9 층(L9)으로부터 제10 층(L10)까지 연장되는 블라인드 비아 홀을 각각 형성한다. 이때, 블라인드 비아 홀의 바닥이 IVH(32)의 개방단에 연결된다.
도 11에 도시된 공정 m5에서는, 천공된 구멍에 도금 및 패터닝을 행하여, 블라인드 비아 홀(31a, 31b)을 형성한다.
이와 같이, 레이저 가공에 의해 IVH를 형성하고, 드릴 가공에 의해 블라인드 비아 홀을 형성함으로써, 레이저 가공에 의해 블라인드 비아 홀을 형성할 때에 필요로 하는 커버 도금층을 가공할 필요가 없어진다. 이로 인하여, 배선판을 보다 박형으로 제조할 수 있는 동시에, 제조 공정을 간소화할 수 있다. 본 발명이 IVH와 블라인드 비아 홀이 연결되어 있는 블라인드 비아 홀 구조를 채용하기 때문에, 각 블라인드 비아 홀을 하나의 기재만 관통하도록 천공하면 된다. 각 블라인드 비아 홀이 깊이가 얕고 종횡비가 낮기 때문에, 도금을 용이하게 행할 수 있다. 이로 인하여, 신뢰성이 높은 전기적 접속을 행할 수 있는 동시에, 제조성이 좋다. 또한, IVH와 대응 블라인드 비아 홀이 동축으로 연결되기 때문에, 이들 사이의 전기적 접속의 신뢰성이 높다. 또한, 각 IVH는 대응 블라인드 비아 홀의 바로 아래에 위치되어 있다. 코어재에 비하여 두께 방향의 치수 정밀도가 낮은 프리프레그 기재를 천공하여 블라인드 비아 홀을 형성한 경우에는, 구멍의 깊이에 오차가 있더라도, 대응 IVH가 그 오차를 흡수할 수 있다.
당업자는 본원 발명의 추가의 장점 및 변형을 용이하게 알 수 있을 것이다. 그러므로, 본 발명의 광의의 범위는 본 명세서에 도시되고 설명된 특정의 상세한 설명 및 실시예로 한정되지 않는다. 따라서, 첨부된 청구범위 및 그 균등물에 의해 정해지는 바와 같은 본 발명의 일반적 개념의 범위를 벗어나지 않으면서 각종의 변형이 있을 수 있다.
본 발명에 따르면, 신뢰성이 높은 전기적 접속을 유지하면서, 임의의 내층으에 블라인드 비아 홀을 용이하게 접속할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 다층 프린트 배선판의 구성을 도시한 단면도이고,
도 2는 본 발명의 제1 실시예에 따른 다층 프린트 배선판의 제1 제조 단계 중의 단면도이고,
도 3은 본 발명의 제1 실시예에 따른 다층 프린트 배선판의 제2 제조 단계 중의 단면도이고,
도 4는 본 발명의 제1 실시예에 따른 다층 프린트 배선판의 제3 제조 단계 중의 단면도이고,
도 5는 본 발명의 제1 실시예에 따른 다층 프린트 배선판의 제4 제조 단계 중의 단면도이고,
도 6은 본 발명의 제2 실시예에 따른 다층 프린트 배선판의 구성을 도시한 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 다층 프린트 배선판의 제조 단계 m1 중의 단면도이고,
도 8은 본 발명의 제2 실시예에 따른 다층 프린트 배선판의 제조 단계 m2 중의 단면도이고,
도 9는 본 발명의 제2 실시예에 따른 다층 프린트 배선판의 제조 단계 m3 중의 단면도이고,
도 10은 본 발명의 제2 실시예에 따른 다층 프린트 배선판의 제조 단계 m4 중의 단면도이고,
도 11은 본 발명의 제2 실시예에 따른 다층 프린트 배선판의 제조 단계 m5 중의 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
1a, 1b, 2a, 2b, 31a, 31b : 블라인드 비아 홀
3a, 3b, 4a, 4b, 32 : IVH(interstitial vial hole)
5(1)∼5(9), 33(1)∼33(9) : 기재
30 : 배선판
34 : 금속 페이스트(혹은 수지 등)

Claims (4)

  1. 프리프레그(prepreg)와 코어를 번갈아 적층함으로써 형성되며,
    IVH(interstitial via hole)가 형성되어 있는 제1 기재와,
    상기 제1 기재에 적층되고, 상기 IVH에 연결되는 블라인드 비아 홀(blind via hole)이 형성되어 있는 제2 기재
    를 구비하는 다층 프린트 배선판.
  2. 제1항에 있어서, 상기 블라인드 비아 홀은 드릴 가공에 의해 형성된 구멍을 이용함으로써 상기 IVH와 동축으로 형성된 것인 다층 프린트 배선판.
  3. 프리프레그와 코어를 번갈아 적층함으로써 형성된 다층 프린트 배선판을 제조하는 방법으로서,
    내층 기재에 IVH를 형성하는 공정과,
    상기 IVH가 형성되어 있는 내층 기재와 표층측의 기재를 적층하는 공정과,
    상기 내층 기재에 형성되어 있는 IVH에 연결되도록 상기 표층측의 기재에 블라인드 비아 홀을 형성하는 공정
    을 포함하는 다층 프린트 배선판의 제조 방법.
  4. 제3항에 있어서, 상기 IVH를 레이저 가공 또는 드릴 가공에 의해 형성하고, 상기 블라인드 비아 홀을 드릴 가공에 의해 형성하는 것인 다층 프린트 배선판의 제조 방법.
KR1020040057149A 2003-12-22 2004-07-22 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법 KR20050063662A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00424960 2003-12-22
JP2003424960A JP2005183798A (ja) 2003-12-22 2003-12-22 多層プリント配線板および多層プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
KR20050063662A true KR20050063662A (ko) 2005-06-28

Family

ID=34784991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057149A KR20050063662A (ko) 2003-12-22 2004-07-22 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법

Country Status (4)

Country Link
JP (1) JP2005183798A (ko)
KR (1) KR20050063662A (ko)
CN (1) CN1638612A (ko)
TW (1) TW200522823A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165265B2 (ja) * 2007-03-23 2013-03-21 日本メクトロン株式会社 多層プリント配線板の製造方法
CN102196677B (zh) * 2010-03-08 2013-03-20 深南电路有限公司 Pcb板双面插件孔加工工艺
CN102256451B (zh) * 2010-05-20 2013-05-08 深南电路有限公司 埋入片式器件的印刷电路板及其制造方法
CN103140033A (zh) * 2011-11-23 2013-06-05 北大方正集团有限公司 用于印刷电路板的盲孔制作方法

Also Published As

Publication number Publication date
CN1638612A (zh) 2005-07-13
TW200522823A (en) 2005-07-01
JP2005183798A (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
US7402758B2 (en) Telescoping blind via in three-layer core
JP5125166B2 (ja) 多層配線基板及びその製造方法
KR20030088357A (ko) 금속 코어 기판 및 그 제조 방법
US20080196934A1 (en) Circuit board process
US20130256010A1 (en) Method of manufacturing multilayer printed circuit board and multilayer printed circuit board manufactured via the same
EP1802187A2 (en) Printed circuit board and manufacturing method thereof
US11903146B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP4705400B2 (ja) 多層プリント配線板の製造方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR20050063662A (ko) 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
KR100654283B1 (ko) 다층 프린트 배선판 및 다층 프린트 배선판의 제조방법
US20070133184A1 (en) Printed Circuit Board and Manufacturing Method Thereof
JP2005123332A (ja) 回路基板及びその製造方法
KR100441253B1 (ko) 범프를 이용한 다층인쇄회로기판의 제조방법
JPWO2021009865A1 (ja) 高密度多層基板、及びその製造方法
TWI505759B (zh) 印刷電路板及其製造方法
JP2006253372A (ja) 多層プリント配線基板とその製造方法
KR100745520B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2017135193A (ja) プリント配線板、及び、そのプリント配線板の製造方法
JPH1041623A (ja) メタルコアプリント配線板およびその製造方法
KR102466206B1 (ko) 인쇄회로기판
JP2006054331A (ja) 多層フレックスリジッド配線基板の製造方法
JPH06350256A (ja) 非貫通スルーホールを有するプリント配線板およびその製造方法
JPH0563036B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application