CN115116855A - 封装基板结构及其制作方法 - Google Patents

封装基板结构及其制作方法 Download PDF

Info

Publication number
CN115116855A
CN115116855A CN202110291858.8A CN202110291858A CN115116855A CN 115116855 A CN115116855 A CN 115116855A CN 202110291858 A CN202110291858 A CN 202110291858A CN 115116855 A CN115116855 A CN 115116855A
Authority
CN
China
Prior art keywords
layer
metal layer
via hole
hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110291858.8A
Other languages
English (en)
Inventor
梅萌
史刚
王培春
李广峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Montage Technology Shanghai Co Ltd
Original Assignee
Montage Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Montage Technology Shanghai Co Ltd filed Critical Montage Technology Shanghai Co Ltd
Priority to CN202110291858.8A priority Critical patent/CN115116855A/zh
Priority to US17/458,238 priority patent/US20220301888A1/en
Priority to TW110135874A priority patent/TWI776691B/zh
Publication of CN115116855A publication Critical patent/CN115116855A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Casings For Electric Apparatus (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种封装基板结构及其制作方法，制作方法包括：提供一基板，在基板中形成具有第一孔径的第一过孔；于第一过孔的侧壁形成第一金属层；于第一过孔中填充介质层；于介质层中形成具有第二孔径的第二过孔，其中，第二孔径小于第一孔径，第二过孔与第一金属层之间由介质层间隔；于第二过孔中填充第二金属层。采用本发明的套孔的方式而成的高速电路过孔设计，能够减小因为过孔造成的阻抗不匹配而导致在特定频段对插入损耗和回波损耗的影响，同时，高速信号的过孔能量也被限制在套孔中间的介质层中，进而可以减小高速信号的串扰。

Description

封装基板结构及其制作方法
技术领域
本发明属于芯片封装领域，特别是涉及一种封装基板结构及其制作方法。
背景技术
封装基板是芯片封装体的重要组成材料，主要起承载保护芯片与连接上层芯片和下层电路板作用。完整的芯片由裸芯片(晶圆片)与封装体(封装基板及固封材料、引线等)组合而成。封装基板作为芯片封装的核心材料，一方面能够保护、固定、支撑芯片，增强芯片导热散热性能，保证芯片不受物理损坏，另一方面封装基板的上层与芯片相连，下层和印刷电路板相连，以实现电气和物理连接、功率分配、信号分配，以及连通芯片内部与外部电路等功能。
由于电子芯片越来越小且其数据处理速度越来越快，封装基板必须在更小的空间内传输更多、更快的数据信号且不降低信号的品质。能够达到前述要求的高密度、高速基板开始被使用。在高速基板设计中，通过在高速信号过孔旁边增加参考地或者电源孔，形成电场回路，可以有效优化高速信号的完整性。在该设计中，通常通过调整高速信号孔和参考孔的距离以及参考孔的数目，来达到阻抗匹配，减小插入损耗和回波损耗。但是对于这种结构，要达到全频带阻抗匹配比较困难，从而会在整个电场环路中，形成驻波；同时电磁场的能量不只有参考路径这一条路径，还会扩散的介质中，进而会增大高速信号之间的串扰。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种封装基板结构及其制作方法，用于解决现有技术中高速基板中高速信号之间串扰较为严重的问题。
为实现上述目的及其他相关目的，本发明提供一种封装基板结构的制作方法，所述制作方法包括：提供一基板，在所述基板中形成具有第一孔径的第一过孔；于所述第一过孔的侧壁形成第一金属层；于所述第一过孔中填充介质层；于所述介质层中形成具有第二孔径的第二过孔，其中，所述第二孔径小于所述第一孔径，所述第二过孔与所述第一金属层之间由所述介质层间隔；于所述第二过孔中填充第二金属层。
可选地，所述基板包括相对的第一面及第二面，所述第一面及/或第二面上具有参考层，所述第一金属层连接至所述参考层，所述参考层连接于电源或地。
可选地，通过机械钻孔方式于所述基板中形成所述第一过孔，通过激光钻孔的方式于所述介质层中形成所述第二过孔。
可选地，所述第一过孔的径向尺寸介于75微米～5000微米之间，所述第二过孔的径向尺寸介于45微米～100微米之间，且所述第一过孔的径向尺寸与所述第二过孔的径向尺寸的差值大于或等于40微米。
可选地，所述介质层的材料包括树脂油墨，于所述第一过孔中填充介质层包括：通过印刷的方式于所述第一过孔中填充树脂油墨；固化所述树脂油墨；通过喷砂打磨的方式对所述树脂油墨进行平坦化处理。
可选地，于所述第二过孔中填充第二金属层，包括步骤：通过电镀的方式于所述第二过孔中形成第二金属层；通过光刻工艺及刻蚀工艺去除所述第二过孔与所述第一金属层之间的第二金属层，以实现所述第二金属层与所述第一金属层之间的电隔离。
可选地，还包括于所述基板上形成信号层的步骤，所述第二金属层连接至所述信号层。
可选地，所述第二金属层通过叠孔的方式连接至所述信号层，包括步骤：于所述基板表面形成绝缘层；于所述绝缘层中形成通孔，所述通孔显露所述第二金属层；于所述通孔中形成导电栓；于所述绝缘层上形成信号金属层，所述信号金属层与所述导电栓电连接。
可选地，所述第一金属层与所述第二金属层的材料均为铜。
本发明还提供一种封装基板结构，所述封装基板结构包括：基板，所述基板中形成有具有第一孔径的第一过孔；第一金属层，位于所述第一过孔的侧壁；介质层，填充于所述第一过孔中，所述介质层中形成有具有第二孔径的第二过孔，其中，所述第二孔径小于所述第一孔径，所述第二过孔与所述第一金属层之间由所述介质层间隔；第二金属层，填充于所述第二过孔中且与所述第一金属层电隔离。
可选地，所述基板包括相对的第一面及第二面，所述第一面及/或第二面上具有参考层，所述第一金属层连接至所述参考层，所述参考层连接于电源或地。
可选地，所述第一过孔的径向尺寸介于75微米～5000微米之间，所述第二过孔的径向尺寸介于45微米～100微米之间，且所述第一过孔的径向尺寸与所述第二过孔的径向尺寸的差值大于或等于40微米。
可选地，所述介质层的材料包括树脂油墨，所述第一金属层与所述第二金属层的材料均为铜。
可选地，所述基板还包括信号层，所述信号层通过叠孔的方式连接于所述第二金属层。
可选地，所述信号层包括：绝缘层，形成于所述基板表面，所述绝缘层中具有通孔，所述通孔显露所述第二金属层，所述通孔中填充有导电栓；信号金属层，形成于所述绝缘层上，所述信号金属层与所述导电栓电连接。
如上所述，本发明的封装基板结构及其制作方法，具有以下有益效果：
本发明通过在封装基板制作过程中，首先对所需要的高速信号进行机械钻孔，以形成孔径相对较大的过孔，然后在机械钻孔中叠加激光钻孔，以形成孔径相对较小的过孔，从而将信号线的过孔设计为套孔形式，其中，孔径较大的过孔直接连接到参考层，如电源或者地平面，孔径较小的过孔通过叠孔的方法连接到信号走线层。通过在机械钻孔和激光钻孔的区域，形成类似于同轴线的结构，达到阻抗匹配，从而减小插入损耗和回波损耗，同时将高速信号的电场能量束缚在激光钻孔和机械钻孔之间的介质层中。实验证明，采用本发明的套孔的方式而成的高速电路过孔设计，能够减小因为过孔造成的阻抗不匹配而导致在特定频段对插入损耗和回波损耗的影响，同时，高速信号的过孔能量也被限制在套孔中间的介质层中，进而可以减小高速信号的串扰。
附图说明
图1至图12显示为本发明实施例的封装基板结构及其制作方法各步骤所呈现的结构示意图。
图13显示为本发明的一个具体的封装结构示例示意图，其包括本发明的具有套孔设计及传统的单孔设计的封装基板结构。
图14显示为图13中A-A’处的截面结构示意图。
图15显示为图13中B-B’处的截面结构示意图。
图16显示为图13的封装基板结构的插入损耗测试曲线。
图17显示为图13的封装基板结构的回波损耗测试曲线。
图18显示为图13的封装基板结构的电场分布测试图。
元件标号说明
10 套孔设计
101 基板
102 第一参考层
103 第二参考层
104 钻头
105 第一过孔
106 第一金属层
107 介质层
108 第二过孔
109 第二金属层
110 掩膜图形
201 绝缘层
202 导电栓
203 信号金属层
20 单孔设计
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1至图12所示，本实施例提供一种封装基板结构的制作方法，所述制作方法包括以下步骤：
如图1至图3所示，首先进行步骤1)，提供一基板101，在所述基板101中形成具有第一孔径的第一过孔105。
所述基板101可以为刚性基板或柔性基板，所述基板101的材料可以为酚醛树脂、环氧树脂、聚酯树脂等，也可以在上述树脂中增加玻璃纤维布、聚基酰胺纤维、无纺布作为增强材料，形成具有相应功能的基板。
如图1所示，所述基板101包括相对的第一面及第二面，所述第一面及或第二面上分别具有第一参考层102及第二参考层103，所述第一参考层102及第二参考层103连接于电源或地，例如，所述第一参考层102及第二参考层103的材料可以为铜。
如图2所示，在本实施例中，通过机械钻孔方式于所述基板101中形成所述第一过孔105，通过钻头104对所述基板101施加机械力，以在所述基板101中形成所述第一过孔105，采用机械钻孔方式形成所述第一过孔105，具有尺寸可控性高、且成本低廉的有点。在本实施例中，所述第一过孔105的径向尺寸介于75微米～5000微米之间，例如为100微米、150微米、200微米等，只需依据实际需求选用不同尺寸的钻头104进行制作，且并不限于此处所列举的示例。在进行机械钻孔后，可以采用如氮气吹气等工艺对所述第一过孔105进行清理，以去除在机械钻孔过程中粘附在所述第一过孔105侧壁的残留物，获得光洁的侧壁表面。
如图4所示，然后进行步骤2)，于所述第一过孔105的侧壁形成第一金属层106。
例如，可以采用电镀等工艺，在所述第一过孔105的侧壁形成所述第一金属层106，所述第一金属层106可以呈环形，具体地，可以先采用溅射工艺在所述第一过孔105的侧壁形成一种子层，该种子层例如可以为铜、或钛和铜的叠层等，以利于后续电镀工艺的制程，接着，采用电镀工艺在所述种子层上形成第一金属层106，所述第一金属层106连接至所述基板101表面的参考层，所述参考层后续可以连接电源或接地。在本实施例中，所述第一金属层106的材料均为铜。
如图5至图6所示，接着进行步骤3)，于所述第一过孔105中填充介质层107；
在本实施例中，所述介质层107的材料包括树脂油墨，于所述第一过孔105中填充介质层107包括以下步骤：
如图5所示，首先进行步骤3-1)，通过印刷的方式于所述第一过孔105中填充树脂油墨。
接着进行步骤3-2)，固化所述树脂油墨，例如，对于不同的树脂油墨，可以采用紫外线固化或热固化的方式使所述树脂油墨固化。
如图6所示，接着进行步骤3-3)，通过喷砂打磨的方式对所述树脂油墨进行平坦化处理，以利于所述介质层107中的后续钻孔工艺的进行。
如图7所示，然后接着进行步骤4)，于所述介质层107中形成具有第二孔径的第二过孔108，其中，所述第二孔径小于所述第一孔径，所述第二过孔108与所述第一金属层106之间由所述介质层107间隔；
在本实施例中，通过激光钻孔的方式于所述介质层107中形成所述第二过孔108，通过激光钻孔的方式形成所述第二过孔108，能在空间尺寸较小的区域中，获得孔径较小的过孔，同时，激光钻孔可以精准定位，且不会对基板101造成压迫损伤，尤其是第二过孔108是形成在所述介质层107中，采用激光钻孔，可以大大降低钻孔时对所述介质层107可能造成的损伤或由于压迫而造成脱落的风险。所述第二过孔108的径向尺寸介于45微米～100微米之间，且所述第一过孔105的径向尺寸与所述第二过孔108的径向尺寸的差值大于或等于40微米，具体地，所述第二过孔108的径向尺寸例如可以为50微米、100微米、150微米等。在进行激光钻孔后，可以采用如氮气吹气等工艺对所述第一过孔105进行清理，以去除在激光钻孔过程中，粘附在所述第一过孔105侧壁的残留物，获得光洁的侧壁表面。
如图8至图11所示，然后进行步骤5)，于所述第二过孔108中填充第二金属层109，例如，所述第二金属层109的材料可以为铜。
具体地，于所述第二过孔108中填充第二金属层109，可以包括步骤：
如图8所示，首先进行步骤5-1)，通过电镀的方式于所述第二过孔108中形成第二金属层109，例如，可以先采用溅射工艺在所述第二过孔108的侧壁形成一种子层，该种子层例如可以为铜、或钛和铜的叠层等，以利于后续电镀工艺的制程，接着，采用电镀工艺在所述种子层上形成第二金属层109，所述第二金属层109充满所述第二过孔108，以提高结构的机械强度，同时提高所述第二金属层109的信号传输能力。需要说明的是，通过电镀工艺在所述第二过孔108形成所述第二金属层109时，所述第二金属层109也会同时形成于所述基板101的上表面及下表面，如图8所示。
如图9至图11所示，然后进行步骤5-2)，通过光刻工艺及刻蚀工艺去除所述第二过孔108与所述第一金属层106之间的第二金属层109，以实现所述第二金属层109与所述第一金属层106之间的电隔离。
具体地，包括以下步骤：
如图9所示，进行步骤5-2a)，于所述基板101上形成掩膜图形110(如光刻胶或其他硬掩膜等)，所述掩膜图形110具有显露部分所述第二金属层109的窗口。
如图10所述，进行步骤5-2b)，采用湿法刻蚀或干法刻蚀工艺去除所述第二过孔108与所述第一金属层106之间的第二金属层109，以实现所述第二金属层109与所述第一金属层106之间的电隔离。
如图11所示，进行步骤5-2c)，去除所述掩膜图形110，并对所述基板101进行清洗。
如图12所示，本实施例还可以包括步骤6)，于所述基板101上形成信号层，所述第二金属层109连接至所述信号层。
具体地，所述第二金属层109通过叠孔的方式连接至所述信号层，包括以下步骤：
步骤6-1)，于所述基板101表面形成绝缘层201，所述绝缘层201例如可以为聚酰亚胺或树脂油墨等。
步骤6-2)，于所述绝缘层201中形成通孔，所述通孔显露所述第二金属层109。
步骤6-3)，于所述通孔中形成导电栓202。
步骤6-4)，于所述绝缘层201上形成信号金属层203，所述信号金属层203与所述导电栓202电连接。
需要说明的是，在另一实施例中，也可以采用机械钻孔方式形成所述第一过孔，并采用机械钻孔方式形成所述第二过孔；在又一实施例中，也可以采用激光钻孔方式形成所述第一过孔，并采用激光钻孔方式形成所述第二过孔。在又一实施例中，也可以形成大孔里套中孔，中孔里套小孔的过孔结构，更进一步地，也可以形成更多层级的套孔结构；在又一实施例中，也可以在大孔中形成两个以上相互独立的小孔，如通过两个独立的小孔形成差分线等。上述实施方式应该包含在本发明的权利保护范围中。
如图11所示，本实施例还提供一种封装基板结构，所述封装基板结构包括：基板101，所述基板101中形成有具有第一孔径的第一过孔105；第一金属层106，位于所述第一过孔105的侧壁；介质层107，填充于所述第一过孔105中，所述介质层107中形成有具有第二孔径的第二过孔108，其中，所述第二孔径小于所述第一孔径，所述第二过孔108与所述第一金属层106之间由所述介质层107间隔；第二金属层109，填充于所述第二过孔108中且与所述第一金属层106电隔离。
所述基板101可以为刚性基板或柔性基板，所述基板101的材料可以为酚醛树脂、环氧树脂、聚酯树脂等，也可以在上述树脂中增加玻璃纤维布、聚基酰胺纤维、无纺布作为增强材料，形成具有相应功能的基板。所述基板101包括相对的第一面及第二面，所述第一面及/或第二面上具有参考层，所述第一金属层106连接至所述参考层，所述参考层连接于电源或地，例如，所述参考层的材料可以为铜。
所述第一过孔105的径向尺寸介于75微米～5000微米之间，例如为100微米、150微米、200微米等，所述第二过孔108的径向尺寸介于45微米～100微米之间，例如为50微米、100微米、150微米等，且所述第一过孔105的径向尺寸与所述第二过孔108的径向尺寸的差值大于或等于40微米。
所述介质层107的材料包括树脂油墨，所述第一金属层106与所述第二金属层109的材料均为铜。
如图12所示，所述基板101还包括信号层，所述信号层通过叠孔的方式连接于所述第二金属层109。具体地，所述信号层可以包括：绝缘层201，形成于所述基板101表面，所述绝缘层201中具有通孔，所述通孔显露所述第二金属层109，所述通孔中填充有导电栓202；信号金属层203，形成于所述绝缘层201上，所述信号金属层203与所述导电栓202电连接。
图13显示为一个具体的封装结构示例，其包括本发明的具有套孔设计10及传统的单孔设计20的封装基板结构。图14显示为图13中A-A’处的截面结构示意图，图15显示为图13中B-B’处的截面结构示意图。本实施例对图13的包括传统单孔设计20及本发明的套孔设计10的封装基板结构进行了插入损耗测试、回波损耗测试及电场分布测试，其中，插入损耗测试曲线图如图16所示，回波损耗测试曲线图如图17所示，电场分布如图18所示。由图16至图18可见，采用本发明的套孔的方式做高速电路过孔设计，能够减小因为过孔造成的阻抗不匹配而导致在特定频段对插入损耗和回波损耗的影响，如图16及图17所示，同时，高速信号的过孔能量也被限制在套孔中间的介质层107中，进而可以减小高速信号的串扰，如图18所示。
如上所述，本发明的封装基板结构及其制作方法，具有以下有益效果：
本发明通过在封装基板制作过程中，首先对所需要的高速信号进行机械钻孔，以形成孔径相对较大的过孔，然后在机械钻孔中叠加激光钻孔，以形成孔径相对较小的过孔，从而将信号线的过孔设计为套孔形式，其中，孔径较大的过孔直接连接到参考层，如电源或者地平面，孔径较小的过孔通过叠孔的方法连接到信号走线层。通过在机械钻孔和激光钻孔的区域，形成类似于同轴线的结构，达到阻抗匹配，从而减小插入损耗和回波损耗，同时将高速信号的电场能量束缚在激光钻孔和机械钻孔之间的介质层107中。实验证明，采用本发明的套孔的方式做高速电路过孔设计，能够减小因为过孔造成的阻抗不匹配而导致在特定频段对插入损耗和回波损耗的影响，同时，高速信号的过孔能量也被限制在套孔中间的介质层107中，进而可以减小高速信号的串扰。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种封装基板结构的制作方法，其特征在于，所述制作方法包括：
提供一基板，在所述基板中形成具有第一孔径的第一过孔；
于所述第一过孔的侧壁形成第一金属层；
于所述第一过孔中填充介质层；
于所述介质层中形成具有第二孔径的第二过孔，其中，所述第二孔径小于所述第一孔径，所述第二过孔与所述第一金属层之间由所述介质层间隔；
于所述第二过孔中填充第二金属层。
2.根据权利要求1所述的封装基板结构的制作方法，其特征在于：所述基板包括相对的第一面及第二面，所述第一面及/或第二面上具有参考层，所述第一金属层连接至所述参考层，所述参考层连接于电源或地。
3.根据权利要求1所述的封装基板结构的制作方法，其特征在于：通过机械钻孔方式于所述基板中形成所述第一过孔，通过激光钻孔的方式于所述介质层中形成所述第二过孔。
4.根据权利要求1所述的封装基板结构的制作方法，其特征在于：所述第一过孔的径向尺寸介于75微米～5000微米之间，所述第二过孔的径向尺寸介于45微米～100微米之间，且所述第一过孔的径向尺寸与所述第二过孔的径向尺寸的差值大于或等于40微米。
5.根据权利要求1所述的封装基板结构的制作方法，其特征在于：所述介质层的材料包括树脂油墨，于所述第一过孔中填充介质层包括：
通过印刷的方式于所述第一过孔中填充树脂油墨；
固化所述树脂油墨；
通过喷砂打磨的方式对所述树脂油墨进行平坦化处理。
6.根据权利要求1所述的封装基板结构的制作方法，其特征在于：于所述第二过孔中填充第二金属层，包括步骤：
通过电镀的方式于所述第二过孔中形成第二金属层；
通过光刻工艺及刻蚀工艺去除所述第二过孔与所述第一金属层之间的第二金属层，以实现所述第二金属层与所述第一金属层之间的电隔离。
7.根据权利要求1所述的封装基板结构的制作方法，其特征在于：还包括于所述基板上形成信号层的步骤，所述第二金属层连接至所述信号层。
8.根据权利要求7所述的封装基板结构的制作方法，其特征在于：所述第二金属层通过叠孔的方式连接至所述信号层，包括步骤：
于所述基板表面形成绝缘层；
于所述绝缘层中形成通孔，所述通孔显露所述第二金属层；
于所述通孔中形成导电栓；
于所述绝缘层上形成信号金属层，所述信号金属层与所述导电栓电连接。
9.根据权利要求1所述的封装基板结构的制作方法，其特征在于：所述第一金属层与所述第二金属层的材料均为铜。
10.一种封装基板结构，其特征在于，所述封装基板结构包括：
基板，所述基板中形成有具有第一孔径的第一过孔；
第一金属层，位于所述第一过孔的侧壁；
介质层，填充于所述第一过孔中，所述介质层中形成有具有第二孔径的第二过孔，其中，所述第二孔径小于所述第一孔径，所述第二过孔与所述第一金属层之间由所述介质层间隔；
第二金属层，填充于所述第二过孔中且与所述第一金属层电隔离。
11.根据权利要求10所述的封装基板结构，其特征在于：所述基板包括相对的第一面及第二面，所述第一面及/或第二面上具有参考层，所述第一金属层连接至所述参考层，所述参考层连接于电源或地。
12.根据权利要求10所述的封装基板结构，其特征在于：所述第一过孔的径向尺寸介于75微米～5000微米之间，所述第二过孔的径向尺寸介于45微米～100微米之间，且所述第一过孔的径向尺寸与所述第二过孔的径向尺寸的差值大于或等于40微米。
13.根据权利要求10所述的封装基板结构，其特征在于：所述介质层的材料包括树脂油墨，所述第一金属层与所述第二金属层的材料均为铜。
14.根据权利要求10所述的封装基板结构，其特征在于：所述基板还包括信号层，所述信号层通过叠孔的方式连接于所述第二金属层。
15.根据权利要求14所述的封装基板结构，其特征在于：所述信号层包括：
绝缘层，形成于所述基板表面，所述绝缘层中具有通孔，所述通孔显露所述第二金属层，所述通孔中填充有导电栓；
信号金属层，形成于所述绝缘层上，所述信号金属层与所述导电栓电连接。
CN202110291858.8A 2021-03-18 2021-03-18 封装基板结构及其制作方法 Pending CN115116855A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110291858.8A CN115116855A (zh) 2021-03-18 2021-03-18 封装基板结构及其制作方法
US17/458,238 US20220301888A1 (en) 2021-03-18 2021-08-26 Package substrate structure and method for manufacturing same
TW110135874A TWI776691B (zh) 2021-03-18 2021-09-27 封裝基板結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110291858.8A CN115116855A (zh) 2021-03-18 2021-03-18 封装基板结构及其制作方法

Publications (1)

Publication Number Publication Date
CN115116855A true CN115116855A (zh) 2022-09-27

Family

ID=83284092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110291858.8A Pending CN115116855A (zh) 2021-03-18 2021-03-18 封装基板结构及其制作方法

Country Status (3)

Country Link
US (1) US20220301888A1 (zh)
CN (1) CN115116855A (zh)
TW (1) TWI776691B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327690A (ja) * 2003-04-24 2004-11-18 Fuji Xerox Co Ltd プリント配線基板
SG135065A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
US7629541B2 (en) * 2006-06-19 2009-12-08 Endicott Interconnect Technologies, Inc. High speed interposer
WO2008008552A2 (en) * 2006-07-14 2008-01-17 Stablcor, Inc. Build-up printed wiring board substrate having a core layer that is part of a circuit
JP5125166B2 (ja) * 2007-03-27 2013-01-23 日本電気株式会社 多層配線基板及びその製造方法
US20090200682A1 (en) * 2008-02-08 2009-08-13 Broadcom Corporation Via in via circuit board structure
US8227706B2 (en) * 2008-12-31 2012-07-24 Intel Corporation Coaxial plated through holes (PTH) for robust electrical performance
US8541695B2 (en) * 2010-02-26 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8624127B2 (en) * 2010-02-26 2014-01-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101750795B1 (ko) * 2013-06-27 2017-06-26 인텔 아이피 코포레이션 전자 시스템을 위한 고 전도성 고 주파수 비아
US9635761B2 (en) * 2013-07-15 2017-04-25 Massachusetts Institute Of Technology Sleeved coaxial printed circuit board vias
US10490483B2 (en) * 2016-03-07 2019-11-26 Micron Technology, Inc. Low capacitance through substrate via structures
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びｘ線撮像装置

Also Published As

Publication number Publication date
TW202238909A (zh) 2022-10-01
US20220301888A1 (en) 2022-09-22
TWI776691B (zh) 2022-09-01

Similar Documents

Publication Publication Date Title
US6504227B1 (en) Passive semiconductor device mounted as daughter chip on active semiconductor device
EP1298972B1 (en) Multilayer wiring circuit board
TWI615065B (zh) 柔性線路板及其製作方法
WO2004006331A1 (ja) 多層配線回路モジュール及びその製造方法
JP3941416B2 (ja) 高周波モジュール装置及びその製造方法
KR20020091327A (ko) 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법
CN101395699A (zh) 将形成于衬底中的过孔平坦化的方法
US20150364457A1 (en) Wafer Leveled Chip Packaging Structure and Method Thereof
KR102501905B1 (ko) 인쇄회로기판 및 그 제조방법
US20180116050A1 (en) Package to board interconnect structure with built-in reference plane structure
CN113169166A (zh) 半导体封装基板及其制造方法
EP1444733B1 (en) Electronic device carrier adapted for transmitting high frequency signals
TWI389275B (zh) Intermediate substrate and intermediate substrate manufacturing method
CN115116855A (zh) 封装基板结构及其制作方法
CN104392937A (zh) 增加bbul封装中的i/o密度和降低层数的方法
CN100490613C (zh) 线路板的制造方法
US9060430B1 (en) Shielded trace structure and fabrication method
EP0183598A2 (en) A shielded integrated circuit package
JP3890712B2 (ja) 多層配線基板およびその製造方法
JP4354759B2 (ja) 埋込み電極の形成方法および半導体装置の製造方法
EP3852506A1 (en) Component carrier with an etching neck connecting back drill hole with vertical through-connection
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR100729939B1 (ko) 다층 인쇄회로기판 제조방법
US7358116B2 (en) Substrate conductive post formation
TW201545621A (zh) 印刷電路板的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination