CN113169166A - 半导体封装基板及其制造方法 - Google Patents

半导体封装基板及其制造方法 Download PDF

Info

Publication number
CN113169166A
CN113169166A CN201980076437.4A CN201980076437A CN113169166A CN 113169166 A CN113169166 A CN 113169166A CN 201980076437 A CN201980076437 A CN 201980076437A CN 113169166 A CN113169166 A CN 113169166A
Authority
CN
China
Prior art keywords
layer
wiring
insulating resin
package substrate
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980076437.4A
Other languages
English (en)
Inventor
高城总夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN113169166A publication Critical patent/CN113169166A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Abstract

一种半导体封装基板，具有安装有半导体装置的第一主面、以及形成有用于与印刷布线板电连接的外部连接端子的第二主面。在第一主面侧形成有1层以上的第一布线层。第一布线层包括第一绝缘树脂层(110)和第一导体电路层(130)，第一导体电路层包括通孔部(141)和布线部(142)。在第一绝缘树脂层与第一导体电路层中的布线部接地的面3面上形成有晶种金属层，在第二主面侧形成有1层以上的第二布线层。第二布线层包括第二绝缘树脂层(170)和由通孔部(191)及布线部(190)构成的第二导体电路层，仅在第二导体电路层中的布线部与第二绝缘树脂层接地的面1面上形成有晶种金属层。

Description

半导体封装基板及其制造方法
技术领域
本发明涉及用于安装半导体装置的半导体封装基板及其制造方法，尤其涉及电路的微细化、装置连接面的平坦性的提高、尺寸稳定性的提高、连接可靠性的提高以及成本的降低。
背景技术
近年来，为了应对半导体装置的小型化、高集成化、高功能化，将薄化的半导体装置彼此通过硅贯通电极(TSV：Through Silicon Via(硅通孔))在高度方向上进行3维层叠的半导体装置逐渐实用化。TSV是将半导体装置的硅基板沿厚度方向貫通形成的电极，由于层叠的半导体装置之间可以以最短距离进行电连接，因此，可以实现低传输损耗、低功耗化。由于在高度方向上层叠数增加，因此无需增加安装面积就可以实现高功能化、大容量化，成为半导体装置的小型化、高集成化、高功能化的有力方案。
由半导体装置的3维层叠所实现的小型、高功能化仅限于将同种半导体装置彼此进行3维层叠的DRAM。其理由是，当将不同种类半导体装置(例如存储器和逻辑装置等的制造商不同的情况)彼此层叠时，产生设置TSV的统一规格等设计上的制约。当将多个不同种类半导体装置进行多层层叠组装之后产生故障时，难以区分是组装时的故障还是各装置制造时的问题，从而产生品质保证、制造责任的问题。此外，将发热量较多的半导体装置进行3维化会产生散热问题无法解决的不利情况。
因此，半导体装置的高功能化的主流是将3维层叠DRAM和逻辑装置等半导体装置集成于硅中介层上，并将安装有多个不同种类半导体装置的硅中介层安装在半导体封装基板上而成的、所谓的2.5D封装成为主流。在2.5D封装的情况下，通过将多个半导体装置之间的信号连接与硅中介层上的微细电路连接，从而能够将整个硅中介层视为功能集成的1个SOC(system on chip：片上系统)。
硅中介层由300mm硅晶圆制成，安装有半导体装置的表面由通过半导体工艺制造的亚微米～数微米间距的微细多层布线层构成，另一背面由与半导体封装基板连接的连接端子和电气电路构成，表面和背面电路通过贯通硅基板的TSV电连接。
硅中介层需要形成TSV，并且需要对硅基板进行干法蚀刻来形成纵横比较高的通孔，再用电镀铜填充通孔，因此存在制造成本较高的问题。因此，仅限应用于对性能要求高于成本的服务器、高端PC、高端图形等，成为普及的障碍。
在2.5D封装中，由于需要在半导体封装基板与半导体装置之间进一步插入硅中介层，因此，存在部件、安装次数较多且成本和效率较差的问题。
此外，由于方形的硅中介层是由圆形的300mm晶圆制成的，因此与由600×500mm左右的大型方形面板制造的有机半导体封装基板相比，存在拼版效率低且成本高的问题。此外，由于近年来半导体装置的高功能化，GPU、CPU、FPGA等半导体装置受安装晶体管数量增大的影响具有逐年大型化的倾向，接受它们的硅中介层的大型化的要求也越来越高。对替代硅中介层的更廉价高效的新型封装技术的要求越来越高。
作为新的封装技术的候选者，通过将现有的有机半导体封装基板的装置安装面侧的多层布线层设为与硅中介层接近的布线密度，从而使不需要硅中介层的有机半导体封装基板(被称为所谓2.1D中介层、或2.1D半导体封装基板)的开发更加活跃。
2.1D半导体封装基板的技术课题在于在半导体装置安装面上形成多层接近于硅中介层的薄层微细布线。这是因为，将多个半导体装置彼此电连接时，与仅安装有1个半导体装置的现有型号的半导体封装基板相比，信号线条数显著增加。在现有的半导体封装基板的制造方法中，即使在最微细的线宽和层厚(表示导体层厚和绝缘树脂层厚之和)规则中，线&间隔(以下记载为L/S)也为L/S＝10/10μm、每层20μm左右，但是在2.1D半导体封装基板中，要求至少L/S＝5/5μm～2/2μm、每层的布线层厚为3～10μm的薄层微细布线。
在此，以通常的半导体封装基板制造方法为例进行简单地说明。
通过反复形成层间绝缘树脂和形成电路层的所谓的积层(buildup)法来制造半导体封装基板中的多层电路。
1)首先，使用已知的印刷布线板的制造方法，准备形成有2层以上布线电路层的核心基板。在核心基板表面以10μm以上50μm以下的高度形成铜布线。核心基板也可以是包含内装电路的多层板。核心基板表面包括根据所形成的电路高度不同而产生的10μm至50μm左右的表面凹凸、由内层布线密度差导致的翘曲、膨胀、平坦性的偏差。接着，通过真空压制法在核心基板正反两面上层压由二氧化硅填料和热固性树脂制成的层间绝缘树脂膜，并通过热固化而形成层间绝缘树脂层。
2)使用激光加工机在形成于核心基板上的正反两面的层间绝缘树脂上形成通孔(用于在多层电路间进行电连接的孔)。
3)将激光加工时产生的通孔底(在核心基板上形成的通孔接收铜焊盘上)及通孔周边的污迹浸渍于热碱性高锰酸溶液中以蚀刻除去。
4)通过在绝缘树脂上进行无电镀铜处理，使树脂表面和通孔内部导电。
5)通过热压接将干膜抗蚀剂层压形成于基板正反面，接着通过曝光、显影处理而形成与电路相反图案的抗蚀剂图案。
6)通过将无电镀层作为载流层进行电镀铜，在布线及通孔中填充镀铜从而形成电路。
7)剥离不需要的抗蚀剂。
8)通过蚀刻除去在抗蚀剂剥离后不需要的部分的无电镀层，从而形成布线电路。
以上1)～8)步骤的电路形成方法被称为所谓的半加成法，制造半导体封装基板，但是包括由核心基板的平坦性、所形成的多层布线层的布线密度差、或不同种类材料复合引起的残留应力必然导致的在数十μm以上至数mm的范围内基板的翘曲、膨胀、表面的平坦性偏差。
在此，专利文献1为完成本课题的现有技术，其为以下发明：即，通过CMP将由通常的工艺制造的半导体封装基板的半导体元件安装面的最表层的1层布线研磨平坦化，并通过使用了感光性绝缘树脂的半加成法形成微细的多层布线层。然而，在半导体封装基板中，包含所述的翘曲、膨胀、平坦性偏差在至少数十μm以上～数mm的范围内发生。另一方面，为了形成微细布线层，需要使用了具有高数值孔径(NA)的投影曝光装置的光刻，使得焦点深度变窄至10μm以下。因此，原则上，难以在翘曲、膨胀、平坦性的偏差较大的基板上形成微细布线。即使如专利文献1的发明那样通过CMP将半导体元件安装面的1层布线平坦化，也很难通过CMP全部地吸收面板整体的翘曲、膨胀、平坦性的偏差，即使实施了也不能以高成品率进行制造。如上所述，由于通过现有工艺在半导体封装基板上后期制造微细多层布线层难以控制平坦性，因此，难以以高成品率进行制造。微细布线形成需要在能够可靠地保证平坦性的基板上制作。
此外，在L/S＝2～5μm的区域的半加成法中，由于晶种蚀刻步骤中的面板面内偏差，难以均匀地控制咬边(undercut)。此外，由于布线与绝缘树脂的密着性下降以及由输送辊产生的物理应力，布线剥落频发，从而难以以高成品率进行制造。此外，当通过半加成法形成微细布线层时，通过图案镀铜法形成布线层，但在图案镀铜的情况下，由于布线图案密度的疏密不同必然产生电流集中的位置，因此在镀覆步骤中难以在整个表面上均匀地形成布线高度。因此，由于阻抗匹配的问题、以及部分电路层间的绝缘层厚度变薄，很难确保绝缘可靠性。
专利文献2记载的方法公开了以下发明，即，将通过半导体工艺制造的微细布线层小片埋设安装于半导体封装基板。在安装在2.1D半导体封装基板上的半导体装置中，连接端子间距为40μm～60μm，其为微细的，微细布线层小片的安装位置精度需要为至少±5μm以下。此外，在本用途中，由于每个逻辑半导体装置安装有多个DRAM，因此很难以能够同时连接所有这些的方式进行高位置精度地安装。此外，即使将微细布线层小片固定埋入粘合层或绝缘树脂中，也存在在作为后述步骤的树脂层形成时流动或热效应固化步骤中产生错位的问题。因此，期望一种更简便的、成品率良好的2.1D半导体封装基板的方式。
对这些2.1D半导体封装基板所要求的特性不仅是微细化，还要求高的连接可靠性。作为连接可靠性的主要因素，可以列举半导体封装基板的刚性和与半导体装置的热膨胀系数之差。通常，感光性绝缘树脂有利于微细布线形成，但是由于担心薄化形成、光刻特性下降，因而难以包含填料、玻璃布，从而导致线热膨胀系数较高且弹性模量较低。即使在使用感光性绝缘树脂的情况下，也优选通过与刚性材料的组合而具有高的可靠性的2.1D半导体封装基板。
专利文献3记载的现有技术公开了以下半导体装置的发明，即，通过在玻璃支撑体的一个面上形成薄的多层布线层之后与半导体装置一体化，并在剥离支撑体之后将半导体装置个体化，从而形成布线层。在专利文献3的情况下，除非将布线层与半导体装置一体化后否则不可能进行电气检查。即，在支撑体上形成的薄的多层布线层单体中，实质上不可能同时将探针施加在形成于布线层正反面的外部连接端子上以进行电气检查。难以在与半导体装置组装之前事先发现布线层的缺陷。在安装有多个3维层叠DRAM和逻辑装置这样的高价多芯片封装的情况下，由于布线层的缺陷导致良品装置废弃，因此本方式难以称是现实的。
因此，在为2.1D半导体封装基板的情况下，即使是具有薄层微细布线层的半导体封装基板，也需要是能够可靠地保证品质的半导体封装基板。
现有技术文献
专利文献
专利文献1:日本专利第5558623号公报
专利文献2:日本特开第2015-50315号公报
专利文献3:日本特开第2007-242888号公报
发明内容
发明所要解决的课题
本发明是为解决上述课题而提出的，目的在于提供一种即使是具有不需要硅中介层的平坦的薄层微细布线层的半导体封装基板，也能够以高成品率进行有效地制造，具有足够的刚性，并且连接可靠性、传输特性、绝缘可靠性良好的半导体封装基板及其制造方法。
解决课题所采用的技术方案
本发明涉及的半导体封装基板是具有安装有半导体装置的第一主面、以及形成有用于与印刷布线板电连接的外部连接端子的第二主面的半导体封装基板，在第一主面侧形成至少1层以上的第一布线层，第一布线层包括第一绝缘树脂层和第一导体电路层，第一导体电路层由通孔部和布线部构成，在第一绝缘树脂层及第一导体电路层的布线部接地的面3个表面上形成有晶种金属层，在第二主面侧形成至少1层以上的第二布线层，第二布线层包括第二绝缘树脂层、以及由通孔部和布线部构成的第二导体电路层，仅在第二导体电路层中的布线部和第二绝缘树脂层接地的面1个表面上形成有晶种金属层。
本发明涉及的半导体封装基板的制造方法包括：形成第一布线层的步骤，其中，在玻璃支撑体上，在由感光性绝缘树脂制成的第一绝缘树脂层上形成第一导体电路层从而形成至少1层以上第一布线层；形成第二布线层的步骤，其中，在第一布线层上形成由包含玻璃布或无机填料的非感光性绝缘树脂制成的第二绝缘树脂层，并通过半加成法在第二绝缘树脂层上形成由通孔部和布线部构成的第二导体电路层，从而形成至少1层以上的第二布线层；剥离步骤，其中，将第一布线层和第二布线层的层叠体从玻璃支撑体剥离。
发明效果
根据本发明涉及的半导体封装基板及其制造方法，不需要硅中介层。即使是具有平坦的薄层微细布线层的半导体封装基板，也能够以高成品率进行有效地制造，具有足够的刚性，并且能够改善连接可靠性、传输特性、绝缘可靠性。
附图说明
[图1]为示出本发明的半导体封装基板的剖面图。
[图2]为示出使用了本发明的半导体封装基板的半导体装置的剖面图。
[图3A]为示出玻璃支撑体的图。
[图3B]为示出在玻璃支撑体上设置了感光性绝缘树脂层的状态的剖面图。
[图3C]为示出在感光性绝缘树脂层上形成外部连接图案状态的剖面图。
[图3D]为图3C的A-A’框部的放大细节图。
[图3E]为示出在形成了电镀铜层的状态下的剖面图。
[图3F]为图3E的A-A’框部的放大细节图。
[图4A]为与通过平坦化研磨的半导体装置形成了外部连接端子层的剖面图。
[图4B]为图4A的A-A’框部的放大细节图。
[图4C]为示出在形成了感光性绝缘树脂层的状态下的剖面图。
[图4D]为示出在感光性绝缘树脂层上形成了通孔和布线槽的状态的剖面图。
[图4E]为图4D的A-A’框部的放大细节图。
[图5A]为图4D的变形例，为示出在感光性绝缘树脂层上形成了通孔的状态的剖面图。
[图5B]为图4D的变形例，为示出在感光性绝缘树脂层上形成了通孔之后再形成布线槽的状态的剖面图。
[图5C]为示出在感光性绝缘树脂层上形成了通孔和布线槽之后再形成电镀铜层的状态的剖面图。
[图5D]为图5C的A-A’框部的放大细节图。
[图6A]为示出通过电镀铜层的研磨形成了连接端子层的状态的剖面图。
[图6B]为图6A的A-A’框部的放大细节图。
[图6C]为示出在玻璃支撑体上形成了用于安装连接半导体装置的微细多层布线层的状态的剖面图。
[图6D]为图6C的A-A’框部的放大细节图。
[图7A]为示出在微细多层布线层上形成了第1层非感光性绝缘树脂层的状态的剖面图。
[图7B]为示出在第1层非感光性绝缘树脂层上形成了通孔的状态的剖面图。
[图7C]为示出在第1层非感光性绝缘树脂层上形成了晶种金属层的状态的剖面图。
[图8A]为示出在形成有通孔和晶种金属层的第1层非感光性绝缘树脂层上形成了光致抗蚀剂层的状态的剖面图。
[图8B]为示出在非感光性绝缘树脂层及光致抗蚀剂层上形成了抗蚀剂图案的状态的剖面图。
[图8C]为示出在抗蚀剂图案上形成了电镀铜层的状态的剖面图。
[图9A]为示出通过半加成法形成了第1层第二导体电路的状态的图。
[图9B]为示出在第2导体电路上形成了第2层非感光性绝缘树脂层的状态的剖面图。
[图9C]为在第2层非感光性绝缘树脂层上形成了通孔的状态的剖面图。
[图10A]为示出在第2层非感光性绝缘树脂层上形成了晶种金属层的状态的剖面图。
[图10B]为示出在第2层非感光性绝缘树脂层中通过半加成法形成了第二导体电路的状态的剖面图。
[图11A]为示出在第二主面上形成第二布线层，且形成了阻焊剂的状态的剖面图。
[图11B]为示出剥离玻璃支撑体，并且使与半导体装置连接的连接端子层露出的状态的剖面图。
[图12]为示出在与半导体装置及印刷布线板连接的连接端子层上形成了焊料凸起的状态的剖面图。
具体实施方式
接下来，参照附图来说明本发明的实施方式。在以下附图的记载中，对相同或类似的部分标注相同或类似的符号。但是，应当注意，附图是示意性的，厚度与平面尺寸的关系、各层的厚度的比例等与实际不同。因此，应参考以下说明来判断具体的厚度、尺寸。此外，附图相互之间当然也包含彼此的尺寸关系、比例不同的部分。
此外，以下所示的实施方式例示了用于使本发明的技术思想具体化的装置、方法，本发明的技术思想并不限定于以下所述的构成部件的材质、形状、结构、配置等。本发明的技术思想可以在权利要求范围所记载的权利要求项规定的技术范围内进行各种变更。
图1示出本发明涉及的一个实施方式(本实施方式)的半导体封装基板1，其具有与在安装有半导体装置的第一主面上形成的半导体装置连接用的焊料凸起300、以及形成有用于与印刷布线板电连接的焊料凸起310的第二主面。该半导体封装基板1在第一主面侧形成有多层第一布线层150，并且在第二主面侧形成有多层第二布线层160。
此外，图2示出在半导体封装基板1的第一布线层150上连接半导体装置10，并且在第一布线层150上经由硅贯通电极(TSV：Through Silicon Via(硅通孔))30而连接三维层叠半导体装置20的状态。
接下来，参照图1、图3A～图12来说明半导体封装基板1的制造方法。
制造本发明中的半导体封装基板1时使用的支撑体是平坦性高且刚直的，可以低廉的价格获得大型方形面板，并且可以准备期望的厚度，在后述步骤中进行激光照射以剥离所使用的支撑体，因此，从激光透过性较高的角度出发，选自玻璃。
首先，图3A示出玻璃支撑体100的准备步骤。虽未图示，但是在玻璃支撑体100的一个面上形成可剥离的粘合层。在此所说的粘合层是指在制造步骤中粘合并保持多层电路，并且具有能够最终将玻璃支撑体与形成在支撑体上的半导体封装基板剥离并分离的功能。
粘合层应用于(例如)已知的半导体装置制造中，并可挪用在晶圆薄化步骤中所使用的玻璃晶圆支撑系统。在这些已知方法中，具体地，其为光分解性的粘合层，能够经由玻璃支撑体100进行光照射，从而使半导体封装基板与玻璃支撑体100分离剥离。由于通过激光照射使粘合层光分解从而可以不施加物理力而容易地剥离，因此，期望不会对半导体封装基板造成物理损伤。
玻璃支撑体100可以使用(例如)石英玻璃、硼硅酸玻璃、无碱玻璃、钠玻璃、或蓝宝石玻璃等。对玻璃支撑体100的厚度没有特别地限定，如果为0.3mm以上5mm以下，由于易于进行制造步骤上的处理，因此是优选的。进一步优选为0.7mm以上3mm以下。
形成于玻璃支撑体100上的粘合层可以选自(例如)环氧树脂、聚酰亚胺树脂、聚氨酯树脂、硅树脂、聚酯树脂、氧杂环丁烷树脂及马来酰亚胺树脂、丙烯酸树脂。也可以将这些树脂中的1种或这些树脂中的2种以上混合的树脂用作粘合层。此外，也可以含有光分解促进剂、光吸收剂、敏化剂、填料等添加剂。此外，粘合层可以由多层构成，例如，为了保护在玻璃支撑体上形成的多层布线层，也可以在粘合层上进一步设置保护层。此外，也可以在保护层与多层布线层之间设置激光反射层、金属层，并不受本实施方式限定。
接着，如图3B所示，在玻璃支撑体100上形成与半导体装置连接的连接端子用的感光性绝缘树脂层(本发明中所记载的第一绝缘树脂层)110。感光性绝缘树脂层110选自感光性聚酰亚胺树脂、感光性苯并环丁烯树脂、感光性环氧树脂及其改性物。
在此，感光性绝缘树脂层110可以从感光性绝缘树脂中选择，只要能够保证分辨率及绝缘性即可。感光性绝缘树脂可以为膜状也可以为液体状。感光性绝缘树脂可以含有填料，但是由于需要形成微细电路而损害分辨率，因此优选不包含填料。
关于感光性绝缘树脂层110的形成方法，如果是膜状的树脂，则可以应用层压法、真空层压法、真空挤压法。如果是液体状，则可以从狭缝涂布、幕式涂布、模涂、喷涂、静电涂布、喷墨涂布、凹版涂布、丝网印刷、凹版胶印、旋涂、刮涂中选择。绝缘树脂形成方法并不限于本发明。外部连接端子用的感光性绝缘树脂层110的厚度优选为5μm以上30μm以下。当其为5μm以下时，之后形成的外部连接端子过薄，当焊料连接半导体装置时，铜扩散至焊料中，难以以较高的可靠性进行连接。当感光性绝缘树脂层110的厚度为30μm以上时，难以以半导体装置的端子间距为40μm以上60μm以下的方式形成。
接下来，记载于图3C和作为图3C的A-A‘框部的细节放大图的图3D中。如图3C所示，首先，通过光刻在感光性绝缘树脂上形成外部连接端子图案111。根据本实施方式，外部连接端子图案111成为半导体装置安装面。根据本实施方式，由于半导体装置安装面形成在平坦的玻璃支撑体100上，因此平坦性优异、可确保半导体装置的良好的安装性。外部连接端子图案111的端子间距为40μm以上60μm以下左右。接着，如作为图3C中的A-A‘框部的细节放大图的图3D所示，在由感光性绝缘树脂形成的外部连接端子图案111的整个面上形成晶种金属层112。本实施方式的晶种金属层可以选自Ti、Ni、Cr、Co、Ta。这些金属可以选自蒸镀法、CVD法、溅射法。或者，如果是无电镀法，则可以使用无电镀Ni。根据本实施方式可以确定的是，通过选择这些金属，即使是微细的图案也能有效地抑制铜迁移，从而形成绝缘可靠性良好的多层布线。此外，由于这些金属与绝缘树脂的密着性良好，因此优选从这些金属中选择。这些金属可以单独使用也可以多层使用。此外，也可以将这些元素混合使用。
接下来，如图3E和作为图中的A-A‘框部的细节放大图的图3F所示，在形成了晶种金属层112的外部连接端子图案111上形成电镀铜层120。可以采用已知的电镀铜方法来形成电镀铜层120。在本实施方式中并不限定电镀铜的厚度，但是优选以与所形成的连接端子图案111同等以上的膜厚来完成，优选为10μm以上60μm以下。
接下来，如图4A和作为图中的A-A‘框部的细节放大图的图4B所示，通过对形成了电镀铜层120的基板进行切削加工或CMP加工以除去多余的电镀层1120和晶种金属层112，并且通过分离焊盘图案，从而得到与形成有铜焊盘层的半导体装置连接的连接端子层(本发明中所记载的第1导体电路层)130。切削加工或CMP加工可以使用已知方法。它们可以单独也可以组合，或者也可以使这些加工方法与湿法蚀刻组合。连接端子层130的厚度优选为5μm以上30μm以下。当其为5μm以下时，之后形成的外部连接端子过薄，在焊料连接半导体装置时，铜扩散至焊料中，难以以较好的可靠性进行连接。当感光性绝缘树脂层110的厚度为30μm以上时，难以以半导体装置的端子间距为40μm以上60μm以下的方式来形成。
接着，如图4C记载，在形成有与半导体装置连接的连接端子层130的基板上形成布线层形成用的感光性绝缘树脂层110。感光性绝缘树脂的种类可以使用前述的已知种类。布线层形成用和外部连接端子形成用的感光性绝缘树脂的种类可以相同也可以不同。布线形成用的感光性树脂层的形成方法也可以使用前述的已知方法。布线层形成用的感光性绝缘树脂110的厚度优选为至少1μm以上10μm以下。当其为1μm以下时，过薄因而不能确保层间绝缘性。当其为10μm以上时，不能形成L/S＝5/5μm以下的微细布线。
接下来，如图4D及作为图中的A-A‘框部的细节放大图的图4E所示，通过光刻法制作布线图案，能够形成绝缘树脂图案140，该绝缘树脂图案140形成有通孔部141和布线部142。通孔部和布线部的形成方法包括如图4D所述那样，一次性形成贯通至下层的通孔141和未贯通绝缘树脂的布线部142的方法。作为其中的一个示例，存在有这样的方法：即，在正型感光性绝缘树脂的情况下，首先使用形成有通孔图案的光掩模，以能够100％显影除去的曝光量对通孔曝光，之后以50％残膜量能够显影除去的曝光量对布线图案曝光(或者先对布线图案然后对通孔图案曝光)，从而一次性显影除去。作为另一个示例，也考虑以下方法：使用透过率被调整为对于通孔部能够100％显影除去的透过率，对于布线图案部则相当于50％残膜量的曝光量的灰色调掩模，从而一次性曝光、一次性显影的方法，但是，通孔部142和布线部141形成方法可以使用已知方法形成。感光性绝缘树脂图案140的厚度优选为至少1μm以上10μm以下。当为1μm以下时，过薄因而不能保证层间绝缘性。当为10μm以上时，不能形成L/S＝5/5μm以下的微细布线。形成的通孔径优选为5μm以上、20μm以下。当为5μm以下时，难以保证连接可靠性。当设为20μm以上时，布线的高密度化受到阻碍。接下来，如图4E记载的细节放大图所示，在感光性树脂图案140的整个面上形成晶种金属层112。本实施方式的晶种金属层可以选自Ti、Ni、Cr、Co、Ta。这些金属可以选自蒸镀法、CVD法、溅射法。或者，如果为无电镀法，则可以使用无电镀Ni。根据本实施方式，通过选择这些金属，即使是微细的图案也能抑制铜迁移，从而形成绝缘可靠性良好的多层布线。此外，由于与绝缘树脂的密着性良好，因此优选从这些金属中选择。这些金属可以单独使用也可以多层使用。此外，也可以混合使用这些元素。
在此，图5A和图5B为形成与图4D不同的通孔141和布线部142的方法。本发明并不限于以下方法，即，首先，如图5A所示，先以一半的厚度形成绝缘树脂层图案140，通过光刻形成通孔图案之后，如图5B所示，使布线部142用的感光性绝缘树脂层形成为所期望的厚度，并通过光刻来形成布线部的方法。感光性绝缘树脂图案140整体的厚度优选为至少1μm以上10μm以下。当其为1μm以下时，过薄因而不能确保层间绝缘性。当其为10μm以上时，不能形成L/S＝5/5μm以下的微细布线。形成的通孔径优选为5μm以上、20μm以下。当其为5μm以下时，难以确保连接可靠性。当为20μm以上时，布线的高密度化受到阻碍。
接下来，如图5C及作为图中的A-A‘框部的细节放大图的图5D所示，将已形成的晶种金属层112作为载流层而形成电镀铜层120。电镀铜层120的厚度只要是能够填充通孔141和槽142的厚度即可，优选为5μm以上20μm以下。当其为5μm以下时，过薄，不能在通孔和槽中填充镀铜。当其为20μm以上时，在之后的研磨平坦化步骤中需要花费时间除去多余的铜。
接下来，如图6A及作为图中的A-A‘框部的细节放大图的图6B所示，通过对形成有电镀层120的基板进行切削加工或CMP加工，得到形成有布线槽142和通孔141的第一布线层150。切削加工或CMP加工可以使用已知方法。它们可以单独也可以组合，或者也可以与湿法蚀刻组合。第一布线层150的厚度优选为1μm以上10μm以下。当为1μm以下时，过薄因而不能确保层间绝缘性。当为10μm以上时，不能形成L/S＝5/5μm以下的微细布线。
接下来，如图6C及作为图中的A-A‘框部的细节放大图的图6D所示，进一步将本实施方式的布线层形成过程重复两次，以形成与1层半导体装置连接的连接端子层130、以及由3层感光性绝缘树脂制成的第一布线层150。
在现有的半导体封装基板的制造技术中，由于玻璃布、下层铜布线图案的疏密或铜厚度偏差，因而具有至少十数μm～数十μm以上的偏差，缺乏平坦性。当在这样的有机基板上形成微细布线时，难以将曝光区域的平坦性容纳在曝光机的焦点深度内，从而难以以较高的成品率制造L/S＝5/5μm以下的微细布线。
根据本发明，由于在能够确保平坦性的玻璃支撑体100上形成用于安装连接半导体装置的微细多层布线层即第一布线层150，因此可以在焦点深度内进行曝光，能够抑制由焦点偏移导致的分辨率不良，可以良好的成品率进行制造。
在通过作为现有技术的半加成法来形成布线的方法中，在晶种金属层上形成了光致抗蚀剂图案之后，通过电镀铜法形成布线图案。电镀时，由于随着图案疏密差必然引起电流集中和分散，因此，疏部的镀层厚度较厚、密部的镀层厚度较薄的镀层厚度偏差包括布线厚度的20～50％左右。因此，在现有的半加成法中，电路高度偏差较大，当形成多层L/S＝5/5μm以下的微细电路时，难以均匀地保持多层布线间的绝缘树脂厚度，绝缘树脂产生局部变薄的部分，依然存在难以确保多层电路层间的绝缘可靠性的问题。
另一方面，根据本实施方式，由于是每形成1层第一布线层150就进行平坦化研磨的布线形成，因此可以使布线层厚度保持恒定，可以制造平坦性高、且可靠性高的多层电路。
此外，在通过作为现有技术的半加成法的布线形成中，由于在已平面形成的绝缘树脂上使用光致抗蚀剂形成布线图案，因此在绝缘树脂平面上凸出形成布线图案。因此，存在有由于物理应力(输送应力、刮擦)、晶种金属层蚀刻的咬边导致的布线设置面积下降而产生布线剥落的问题。特别是，在L/S＝5/5μm以下的微细布线中，布线剥落成为大问题。
另一方面，如图6C和图6D所示，本实施方式是在感光性绝缘树脂层110上形成了通孔141和布线槽142之后形成晶种金属层并填充电镀铜的埋设布线结构，因此，即使是L/S＝5/5μm以下的微细布线，也能够有效地避免现有的布线剥落的问题，以良好的成品率形成微细多层布线。因此，本实施方式中，如图6D所示，由感光性绝缘树脂制成的第一布线层150的布线部142中，底面和两侧面这3面被晶种金属层包围。在此，晶种金属层选自Ti、Ni、Cr、Co、Ta。这些金属可以选自蒸镀法、CVD法、溅射法。或者，如果是无电镀法，则可以使用无电解镀Ni。
根据本发明，通过选择这些金属，即使是微细的图案也能有效地抑制铜迁移，能够形成作为绝缘可靠性良好的微细多层布线层的第一布线层150。此外，由于与绝缘树脂的密着性良好，因此能以高成品率进行制造。这些金属可以单独也可以多层使用。此外，也可以将这些元素混合使用。
接下来，图7A所示的图为在半导体封装基板1的由感光性绝缘树脂制成的第一布线层150上形成了包含玻璃布或无机填料的非感光性绝缘树脂层(本发明中所记载的第二绝缘树脂层)170的示意图。
参照该图7A至图12、及图1，说明形成由非感光性绝缘树脂制成的第二布线层160的过程。
根据本实施方式，如图1记载的那样，作为由感光性绝缘树脂制成的微细多层布线层的第一布线层150，由于需要芯片间连接，因此微细布线是必不可少的，但是由于作为由非感光性绝缘树脂制成的多层布线层的第二布线层160与印刷布线板连接，因此从尺寸稳定性、电源、接地的供给稳定性来看，布线密度低且布线剖面积大反而更合适。非感光性绝缘树脂层的布线形成方法为通过半加成法形成布线的方法是简便且合适的。
图7A至图12、图1及图2记载的包含玻璃布或无机填料的非感光性绝缘树脂层170可以选自已知的预浸树脂、堆叠树脂。通过包含玻璃布或无机填料的非感光性绝缘树脂层170，能够发挥作为薄且微细的第一布线层的增强层的功能，即使剥离除去玻璃支撑体之后也能维持平坦性。包含玻璃布或无机填料的非感光性绝缘树脂层170的厚度优选为20μm以上200μm以下。当为20μm以下时，剥离玻璃支撑体之后难以维持半导体封装基板整体的刚性。当设为200μm以上时，则难以通过激光加工进行打孔。
接下来，图7B所示的剖面图为通过已知方法在包含玻璃布或无机填料的非感光性绝缘树脂层170上形成了通孔171的图。通孔形成方法优选为激光加工法，操作简便。激光可以选自二氧化碳激光、紫外线激光。在有玻璃布的情况下，优选为CO2激光，因其加工性良好。在不包含玻璃布的情况下，也可以为UV-YAG激光。接下来，优选地，在通孔形成之后，通过高锰酸溶液的浸渍处理(去污处理)来进行通孔内部及周边部的清洁。
接下来，如图7C所示，在非感光性绝缘树脂层170的表面及通孔171的内壁形成晶种金属层172。晶种金属层的种类可以与感光性树脂图案140同样地选自Ti、Ni、Cr、Co、Ta。这些金属选自蒸镀法、CVD法、溅射法。或者，如果为无电镀法，则可以使用无电解镀Ni、无电镀铜。这些金属可以单独使用也可以多层使用。此外，也可以将这些元素混合使用。更优选为无电镀铜，由于其简便且密着性良好，因此为优选。本发明未规定晶种金属层的厚度，但优选为0.05μm以上2μm以下。当为0.05μm以下时，一直到通孔内部的无电镀层均匀性变差，不仅难以进行之后的电镀铜的填充，而且通孔连接可靠性劣化。当为2μm以上时，之后的晶种层除去的蚀刻时间变长，存在布线部分也被蚀刻的风险，难以按尺寸完成。
接下来，图8A所示的剖面图为在形成有晶种金属层的包含玻璃布或无机填料的非感光性绝缘树脂层170上形成了光致抗蚀剂层180的图。在此，光致抗蚀剂层因简便而优选为干膜抗蚀剂。干膜抗蚀剂层的形成方法可以使用已知的层压机。
接下来，图8B所示的剖面图为将光致抗蚀剂层180图案化之后的图。光致抗蚀剂层的图案化方法可以为已知的光刻法。
接下来，图8C所示的剖面图为形成了电镀铜层120后的图。由于作为多层布线层的第二布线层160的布线密度无需为高密度，因此优选最小线宽的L/S＝5/5μm以上。当小于L/S＝5/5μm时，由于与印刷布线板的线热膨胀系数之差而存在断线的风险。镀层厚度(布线高度)优选为5μm以上且小于30μm的范围。当小于5μm时，与之前同样地存在断线的风险性。当为30μm以上时，镀覆时间较长，不能高效率地进行制造。
接下来，图9A示出在光致抗蚀剂剥离后将晶种金属层蚀刻除去之后的剖面示意图。由此，在包含玻璃布或无机填料的非感光性绝缘树脂层170上能够形成通过半加成法制备的通孔连接部191和布线层19。需要说明的是，通孔连接部191和布线层19为本发明中所记载的第2导体电路层，并且第二导体电路层中的布线部190成为仅在1面形成晶种金属层的状态。
图9B为在第二主面上形成了1层第二电路层的第二主面上进一步形成了非感光性绝缘树脂层170的图。由于第二主面是用于与印刷布线板连接的电路，因此与高密度布线相比，布线剖面积较大且连接可靠性较高的布线层为更优选。因此，根据本实施方式，每层布线层厚度优选为10μm以上50μm以下。当为10μm以下时，难以确保半导体封装基板1的刚性。当为50μm以上时，过厚因而难以形成通孔。非感光性绝缘树脂层200可以使用已知的膜状组合(build-up)用绝缘树脂。形成方法可以使用通常的真空层压法。
接下来，图9C所示的剖面图为在形成于第二主面的非感光性绝缘树脂层170上形成了通孔171的图。通孔171的通孔径优选形成为20μm以上100μm以下的通孔径。当为20μm以下时，根据层叠于第二主面的树脂厚度，可能不能贯通至所期望的通孔接收焊盘。当为100μm以上的通孔径时，在之后的电镀铜步骤中，可能因直径过大而不能在通孔内填充金属镀层。因此，优选为20μm以上100μm以下。第二主面的通孔形成方法优选为激光加工法。激光可以选自二氧化碳激光、紫外线激光。接下来，优选地，在通孔形成之后通过高锰酸溶液的浸渍处理以去污处理，从而进行通孔内部及周边部的清洁。
此外，如图10A所示，在非感光性绝缘树脂层170的表面及通孔171的通孔内壁形成晶种金属层172。本实施方式并不限定由非感光性绝缘树脂制成的布线层的晶种金属层的种类，但是可以与感光性绝缘树脂层同样地选自Ti、Ni、Cr、Co、Ta。这些金属可以选自蒸镀法、CVD法、溅射法。或者，如果是无电镀法，也可以使用无电镀镍、无电镀铜。这些金属可以单独或也可以多层使用。此外，也可以将这些元素混合使用。更优选为无电镀铜，因其简便且密着性良好而优选。本实施方式不规定晶种金属层的厚度，但优选为0.05μm以上1μm以下。当为0.05μm以下时，一直到通孔内部无电镀层均匀性较差，难以进行之后的电镀铜的填充。
由于作为本实施方式的由非感光性绝缘树脂制成的多层布线层的第二布线层160与印刷布线板连接，因此从尺寸稳定性、电源、接地的供给稳定性来看，布线密度低且布线剖面积大反而合适。在本实施方式中使用通过半加成法形成布线的方法。
因此，作为多层布线层的第二布线层160的晶种金属层172仅形成在与非感光性绝缘树脂的设置面的1个面上。
接下来，图10B所示的剖面图为通过半加成法在形成于第二主面的非感光性绝缘树脂层170上形成通孔连接部191和布线层190的图。通过半加成法制备布线层190的形成方法中，如前所述，由于第二主面的布线层无需为高密度，因此优选最小线宽的L/S＝5/5μm以上。当为5μm以下时，由于与印刷布线板的线热膨胀系数之差而存在断线的风险。镀层厚度(布线高度)优选为5μm以上30μm以下的范围。当为5μm以下时，与之前同样地存在断线的风险。当为30μm以上时，镀覆时间较长，不能高效率地制造。
接下来，图11A所示的剖面图为通过重复上述相同的方法在第二主面上形成了3层第二导体电路层(通孔连接部191及布线层19)的图。本发明并不限定本实施方式中的布线层数，可以从任意的总数中选择。可以在形成于第二主面的最外表面的第二导体电路层上形成阻焊剂220。阻焊剂220的形状并不限于本发明。
接下来，图11B所示的剖面图为将半导体封装基板从玻璃支撑体100剥离后的图。剥离方法可以使用已知基板支撑系统。具体地，由于玻璃支撑体100与半导体封装基板是经由光分解性的粘合层而贴合在一起，因此，通过透过玻璃支撑体100照射激光，能够使半导体封装基板与玻璃支撑体100剥离分离。支撑体剥离之后，通过已知方法除去粘合层，露出与半导体装置连接的连接端子层130及与印刷布线板连接的连接端子层210。
接下来，如图12所示，通过在第一布线层150的连接端子层130的露出来的端子部分形成焊料凸起300，并且在第二布线层160的第二导体电路的露出来的部分形成焊料凸起310，来制造图1所示的半导体封装基板1。焊料的形成方法可以使用现有的已知技术。
根据本实施方式，通过包含玻璃布或无机填料的非感光性绝缘树脂层170及作为在第二主面侧形成的由非感光性绝缘树脂制成的多层布线层的第二布线层160，来增强作为在第一主面侧形成的由感光性绝缘树脂制成的微细多层布线层的第一布线层150，因此，即使除去玻璃支撑体100之后也能维持平坦性。
此外，由于可以同时露出与半导体装置连接的连接端子层130及与主板连接的连接端子，因此，可以进行电气检查，并且可以保证本实施方式的半导体封装基板1的品质。
在此，也可以对与半导体装置10及三维层叠半导体装置29连接的连接端子层130及与印刷布线板连接的连接端子层210的端子表面进行表面处理。作为表面处理的种类，可以考虑镀Ni-Au、镀Ni-Pd-Au、OSP、镀锡、镀Sn-Ag、镀溶融焊料。
实施例1
接下来，表1示出本实施方式的由形成于第一主面上的感光性绝缘树脂制成的第一布线层150(微细多层布线层)的晶种金属层的比较实验结果。试验项目是根据B-HAST试验进行耐迁移性和剥离强度测量。
[B-HAST试验用基板制备方法]
在8英寸的硅晶圆上形成10μm环氧系感光性绝缘树脂层之后，将该感光性绝缘树脂以3μm厚度形成，并通过光刻形成了L/S＝2/2μm的梳状布线部图案。随后，如果为溅射法则将表1记载的各晶种金属以同一批次两层一次性地溅射形成为50nm以及300nmCu层，作为晶种金属层。如果是无电解Ni则可单独使用。形成晶种金属层之后，通过电镀铜在槽内填充电镀铜后，通过CMP研磨除去多余的电镀铜层和晶种金属从而制作梳状图案。随后，将该感光性树脂以4μm厚度形成，并通过光刻使连接至梳状图案的连接端子露出，将所得的基板用于B-HAST试验。
[密着强度测量基板的制作方法]
接下来，如果为溅射法，则将表1记载的各晶种金属以同一批次2层一次性地溅射形成为50nm以及300nmCu层，作为晶种金属层。如果是无电解Ni则单独使用。形成晶种金属层后，以25μm厚度形成电镀铜层之后，通过将干膜抗蚀剂图案化以形成1cm宽度的抗蚀剂图案，在氯化亚铜溶液中进行蚀刻处理，从而制作密着强度测量用的试验片。用万能拉力机对制作好的试验片进行90度剥离试验。
[表1]
Figure BDA0003075111790000191
如表1的结果所示，实施例1～实施例7的晶种金属层选自Ti、Ni、Cr、Co、Ta，由B-HAST试验结果及密着强度测量结果来看得到了良好的结果。
比较例1～比较例4中记载的不是实施例1～实施例7的晶种金属，结果显示密着性和耐迁移性都很差。
接下来，表2示出本实施方式涉及的半导体封装基板的实施例8、9的制造方法与比较例5、6的比较例制造方法相比较的结果。
如第1实施方式那样，实施例8在第一主面侧使用感光性绝缘树脂层，形成了1层与半导体装置连接的连接端子层以及3层由镶嵌法制备的第一布线层150。连接端子层130以厚度8μm形成，布线层厚度以每层5μm形成。感光性绝缘树脂层110中的布线以L/S＝2/2μm、通孔径为10μm形成。此外，通过层叠压制来形成含有玻璃布的厚度100μm的预浸料之后，通过二氧化碳激光形成直径80μm的通孔层。此外，通过半加成法形成了厚度30μm的铜电路。接下来，使用35μm的堆叠树脂膜，通过半加成法在第二主面上形成2层第二布线层160。每层的层厚为35μm，且最小布线宽为L/S＝15/15μm。最后，在连接端子表面进行镀Ni-Au，在连接焊盘上形成焊料层。
此外，实施例9是这样的实施例：代替在实施例8的记载中所使用的预浸料的是，使用含有70％二氧化硅填料的50μm厚度的组合(build-up)绝缘树脂形成2层布线层，以下与实施例8同样地来制备半导体封装基板。
比较例5是这样的例子：将使用了在实施例8所记载的在第二主面上形成的堆叠树脂膜的由半加成法制成的多层布线层置换为通过感光性绝缘树脂制成的由镶嵌法形成的多层布线层。与第一主面同样地，在第二主面上形成的感光性树脂层是以L/S＝2/2μm布线、通孔径为10μm、布线层厚度为每层5μm形成的例子。
比较例6是这样的例子：替代在实施例8的记载中所使用的形成于第一主面的感光性绝缘树脂的镶嵌法，将其置换为半加成法。与实施例8同样地，感光性树脂层是以L/S＝2/2μm、通孔径为15μm形成的。其是以L/S＝2/2μm布线、通孔径为15μm、布线层厚度为每层5μm形成的例子。
[表2]
实施例8 实施例9 比较例5 比较例6
产率 95％ 80％ 94％ 5％
翘曲量(μm) -7.5 -9.1 -8.3 -13.1
1次安装评价合格率 99％ 80％ 80％ -
2次安装评价合格率 98％ 80％ 0％ -
如表2的结果所示，在实施例8、9中，可以以高的产率形成，并且半导体封装基板的翘曲也小至10μm以下。并且，作为1次安装评价，进行了半导体TEG芯片安装，实施例8、9示出了良好的结果。作为2次安装评价，在实施例8、9中，将进行了1次安装后的基板安装于印刷布线板的收率也示出良好的结果。
另一方面，比较例5的翘曲量及1次安装评价结果与本发明的实施例8相同，是良好的结果。然而，在2次安装评价中为0％。故障分析的结果表明是由第二主面的布线层内的通孔部的断线引起的。此外，比较例5的电气检查的结果为成品率低至5％的结果。不良原因是以布线塌陷的频发、以及由半加成法的镀层偏差引起的层间布线短路为主要原因，难以以实际的成品率进行制造因而中断了评价追踪。
从表2所示的结果来看，本实施方式涉及的半导体封装基板1通过作为由在第二主面侧形成的非感光性绝缘树脂制成的多层布线层的第二布线层160，从而增强由在第一主面侧形成的感光性绝缘树脂制成的薄层微细布线层(微细多层布线层)的第一布线层150，因此，即使除去玻璃支撑体100后也可以维持平坦性。因此，可以提供具有薄层微细布线层且具有足够的刚性、连接可靠性、传输特性、绝缘可靠性良好的2.1D半导体封装基板及其制造方法。
附图标记说明
1 半导体封装基板
10 半导体装置
20 三维层叠半导体装置
30 TSV
100 玻璃支撑体
110 感光性绝缘树脂层
111 外部连接端子图案
112 晶种金属层
120 电镀铜层
130 与半导体装置连接的连接端子层
140 绝缘树脂图案
141 第一布线层的通孔部
142 第一布线层的布线部
150 第一布线层(微细多层布线层)
160 第二布线层(多层布线层)
170 非感光性绝缘树脂层
171 通孔
180 光致抗蚀剂层
190 第二布线层的布线部
191 第二布线层的通孔部
200 非感光性绝缘树脂层
201 通孔
220 阻焊剂
300 与半导体装置连接的连接用焊料凸起
310 与印刷布线板连接的连接用焊料凸起

Claims (6)

1.一种半导体封装基板，具有：安装有半导体装置的第一主面、以及形成有用于与印刷布线板电连接的外部连接端子的第二主面，其特征在于，
在所述第一主面侧形成有至少1层以上的第一布线层，
所述第一布线层包括第一绝缘树脂层和第一导体电路层，所述第一导体电路层由通孔部和布线部构成，在所述第一绝缘树脂层与所述第一导体电路层中的布线部接地的面3面上形成有晶种金属层，
在所述第二主面侧形成有至少1层以上的第二布线层，
所述第二布线层包括第二绝缘树脂层、以及由通孔部和布线部构成的第二导体电路层，仅在所述第二导体电路层中的布线部与所述第二绝缘树脂层接地的面1面上形成有晶种金属层。
2.根据权利要求1所述的半导体封装基板，其特征在于，
所述第一绝缘树脂层为由感光性绝缘树脂形成的层。
3.根据权利要求1或2所述的半导体封装基板，其特征在于，
所述第二绝缘树脂层为由至少包含玻璃布或无机填料的非感光性热固性树脂形成的层。
4.根据权利要求1至3中任一项所述的半导体封装基板，其特征在于，
在所述第一导体电路上形成的所述晶种金属层至少包含1种以上的选自Ti、Ni、Cr、Co、Ta的金属。
5.根据权利要求1至4中任一项所述的半导体封装基板，其特征在于，
所述第一布线层的布线密度比所述第二布线层高，并且所述第一布线层的每层的层厚度比所述第二布线层薄。
6.一种半导体封装基板的制造方法，其特征在于，包括：
在玻璃支撑体上，在由感光性绝缘树脂制成的第一绝缘树脂层上形成第一导体电路层从而形成至少1层以上第一布线层的步骤；
在所述第一布线层上形成由包含玻璃布或无机填料的非感光性绝缘树脂构成的第二绝缘树脂层，并通过半加成法在所述第二绝缘树脂层上形成由通孔部和布线部构成的第二导体电路层，从而形成至少1层以上的第二布线层的步骤；以及
将所述第一布线层和所述第二布线层的层叠体从所述玻璃支撑体剥离的步骤。
CN201980076437.4A 2018-11-20 2019-11-19 半导体封装基板及其制造方法 Pending CN113169166A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-217636 2018-11-20
JP2018217636A JP2020088069A (ja) 2018-11-20 2018-11-20 半導体パッケージ基板およびその製造方法
PCT/JP2019/045274 WO2020105633A1 (ja) 2018-11-20 2019-11-19 半導体パッケージ基板およびその製造方法

Publications (1)

Publication Number Publication Date
CN113169166A true CN113169166A (zh) 2021-07-23

Family

ID=70774072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980076437.4A Pending CN113169166A (zh) 2018-11-20 2019-11-19 半导体封装基板及其制造方法

Country Status (5)

Country Link
US (1) US20210272898A1 (zh)
EP (1) EP3886161A4 (zh)
JP (1) JP2020088069A (zh)
CN (1) CN113169166A (zh)
WO (1) WO2020105633A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033289A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 반도체 패키지
KR20220046134A (ko) 2020-10-07 2022-04-14 삼성전자주식회사 반도체 패키지
JP2022112722A (ja) * 2021-01-22 2022-08-03 イビデン株式会社 プリント配線板
WO2023157624A1 (ja) * 2022-02-15 2023-08-24 凸版印刷株式会社 インターポーザ、半導体パッケージ及びそれらの製造方法
TWI813406B (zh) * 2022-08-02 2023-08-21 啟碁科技股份有限公司 封裝結構及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163323A (ja) * 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
US20060289203A1 (en) * 2003-05-19 2006-12-28 Dai Nippon Printing Co., Ltd. Double-sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board
US20100200279A1 (en) * 2008-12-29 2010-08-12 Ibiden Co., Ltd. Electronic component mounting substrate and method for manufacturing electronic component mounting substrate
CN102202467A (zh) * 2010-03-24 2011-09-28 日本特殊陶业株式会社 配线基板的制造方法
WO2013157080A1 (ja) * 2012-04-17 2013-10-24 株式会社ディスコ 半導体装置およびその製造方法
JP2018085358A (ja) * 2016-11-21 2018-05-31 日立化成株式会社 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
JP2007242888A (ja) 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法
CN102395712A (zh) * 2009-02-12 2012-03-28 技术研究及发展基金有限公司 电镀铜的方法
KR20130071720A (ko) * 2011-12-21 2013-07-01 삼성전기주식회사 터치패널 및 그 제조방법
EP2912694A4 (en) * 2012-10-25 2016-06-08 Tetrasun Inc METHODS OF FORMING SOLAR CELLS
JP6169955B2 (ja) 2013-04-17 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
JP6247032B2 (ja) * 2013-07-01 2017-12-13 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2015050315A (ja) 2013-08-31 2015-03-16 イビデン株式会社 結合型のプリント配線板及びその製造方法
US9783901B2 (en) * 2014-03-11 2017-10-10 Macdermid Acumen, Inc. Electroplating of metals on conductive oxide substrates
US10522449B2 (en) * 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10427439B2 (en) * 2017-09-11 2019-10-01 Apple Inc. Substrate marking for sealing surfaces

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163323A (ja) * 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
US20060289203A1 (en) * 2003-05-19 2006-12-28 Dai Nippon Printing Co., Ltd. Double-sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board
US20100200279A1 (en) * 2008-12-29 2010-08-12 Ibiden Co., Ltd. Electronic component mounting substrate and method for manufacturing electronic component mounting substrate
CN102202467A (zh) * 2010-03-24 2011-09-28 日本特殊陶业株式会社 配线基板的制造方法
WO2013157080A1 (ja) * 2012-04-17 2013-10-24 株式会社ディスコ 半導体装置およびその製造方法
JP2018085358A (ja) * 2016-11-21 2018-05-31 日立化成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2020105633A1 (ja) 2020-05-28
EP3886161A4 (en) 2022-01-26
EP3886161A1 (en) 2021-09-29
US20210272898A1 (en) 2021-09-02
JP2020088069A (ja) 2020-06-04

Similar Documents

Publication Publication Date Title
CN113169166A (zh) 半导体封装基板及其制造方法
US9681546B2 (en) Wiring substrate and semiconductor device
JP6394136B2 (ja) パッケージ基板およびその製造方法
US20060289203A1 (en) Double-sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board
TWI505756B (zh) 印刷電路板及其製造方法
US20110283535A1 (en) Wiring board and method of manufacturing the same
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
TW201448700A (zh) 在芯片和基板之間的新型端接和連接
US6905589B2 (en) Circuitized substrate and method of making same
US10874021B2 (en) Manufacturing method for wiring board
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
TW201635869A (zh) 具有預先定義貫孔圖案之電子封裝以及其製造和使用方法
JP2020129576A (ja) 半導体パッケージ基板の製造方法
US10978399B2 (en) Die interconnect substrate, an electrical device, and a method for forming a die interconnect substrate
KR20120022363A (ko) 반도체 패키지 기판 및 그 제조방법
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
WO2022080152A1 (ja) 配線基板及び配線基板の製造方法
JP6950795B2 (ja) ガラス回路基板
US20240030149A1 (en) Wiring substrate, semiconductor device, and method of manufacturing the wiring substrate
US10049935B2 (en) Integrated circuit package having pin up interconnect
JP2022012491A (ja) 配線基板及び配線基板の製造方法
JP2022170158A (ja) 多層配線基板
TW201618629A (zh) 轉接板的製作方法
JP2021150306A (ja) 配線基板及び配線基板の製造方法
JP2022170153A (ja) 多層配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination