CN102202467A - 配线基板的制造方法 - Google Patents
配线基板的制造方法 Download PDFInfo
- Publication number
- CN102202467A CN102202467A CN2011100760824A CN201110076082A CN102202467A CN 102202467 A CN102202467 A CN 102202467A CN 2011100760824 A CN2011100760824 A CN 2011100760824A CN 201110076082 A CN201110076082 A CN 201110076082A CN 102202467 A CN102202467 A CN 102202467A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- distribution groove
- groove
- forms
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000004020 conductor Substances 0.000 claims abstract description 76
- 229920005989 resin Polymers 0.000 claims abstract description 43
- 239000011347 resin Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000009826 distribution Methods 0.000 claims description 83
- 239000000758 substrate Substances 0.000 claims description 71
- 230000004888 barrier function Effects 0.000 claims description 68
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 14
- 230000005855 radiation Effects 0.000 claims description 12
- 229910002092 carbon dioxide Inorganic materials 0.000 claims description 7
- 239000001569 carbon dioxide Substances 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 101
- 238000012545 processing Methods 0.000 description 21
- 239000002184 metal Substances 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 15
- 239000000945 filler Substances 0.000 description 13
- 238000003754 machining Methods 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 238000005202 decontamination Methods 0.000 description 7
- 230000003588 decontaminative effect Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 238000007772 electroless plating Methods 0.000 description 5
- 230000002000 scavenging effect Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000011342 resin composition Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000011010 flushing procedure Methods 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008450 motivation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0557—Non-printed masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
- H05K2203/108—Using a plurality of lasers or laser light with a plurality of wavelengths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laser Beam Processing (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
一种配线基板的制造方法,配线基板包括至少一个导体层和至少一个树脂绝缘层,所述方法包括通过利用激光照射树脂绝缘层的表面而在树脂绝缘层中形成配线沟槽的配线沟槽形成步骤,以及以使导体层的至少一部分被埋设在配线沟槽中以在配线沟槽中形成配线层的方式来形成导体层的配线层形成步骤。
Description
技术领域
本发明涉及一种配线基板的制造方法。
背景技术
近年来,由于大规模集成电路(LSI)的集成度和速度的提高,朝向配线层的数目增加并且配线层结构的微细化程度提高的趋势推进。特别地,为了实现增强逻辑器件中的晶体管特性,主要根据选通脉冲宽度(gate length)减小配线的最小节距(pitch)。因此,形成微细配线的技术变得主要。
作为这样的形成微细配线的技术,不需要蚀刻工艺的镶嵌工艺(damascene process)已经代替Al配线技术中使用的传统的干法蚀刻工艺并且变为主流。镶嵌工艺分类为单镶嵌工艺和双镶嵌工艺。
在单镶嵌工艺中,将要形成的配线的沟槽通过蚀刻形成于层间绝缘膜中。作为扩散防止层的金属阻挡层沉积在层间绝缘膜上,随后将Cu膜沉积在金属阻挡层上。然后,通过化学机械研磨(CMP)等将布置在沟槽的上部的Cu膜和金属阻挡层去除并且进行平坦化以由此形成配线。相反,在双镶嵌工艺中,上下配线层之间进行电接触所通过的通路孔与配线沟槽同时形成。通过进行金属阻挡层沉积、Cu膜沉积和每个均进行一次CMP而同时形成配线和通路孔塞(via plug)。重复执行这些步骤,直到获得所需数量的层。结果,能够形成多层配线。
如上所述,在镶嵌工艺中,在这两种镶嵌工艺(单镶嵌和双镶嵌工艺)中的任意一种中,都需要形成配线沟槽。传统地,例如,如日本未审专利申请公开2006-49804号公报中所公开的,通过利用诸如二氧化碳激光和YAG激光的点照射来实施点处理,且多次重复执行该点处理,从而形成上述配线沟槽。
日本特许4127448号公报公开了一种制造配线基板的方法。在该方法中,利用准分子激光(excimer laser)对配线基板的上表面侧上的最外阻焊层进行表面照射而形成开口部,且通过利用二氧化碳气体激光对配线基板的下表面侧上的阻焊层进行照射而形成较大直径开口部,使得布置在配线基板的下表面侧上的金属端子焊盘的露出区域增大,从而在配线基板和另一个配线基板等的外接端子等之间建立良好的连接。
发明内容
然而,在日本未审专利申请公开2006-49804号公报所描述的这种点处理中,难以进行配线沟槽的直线部分和弯曲部分进行加工。因此,在多次执行点处理时,存在诸如由于利用激光多次照射引起的配线沟槽的被加工的边缘部分的形状变化以及深度变化的问题。结果,形成于配线沟槽中的Cu配线的形状或厚度发生变化,从而导致要形成在配线基板中的Cu配线的阻抗偏离设计值并导致配线基板的制造成品率的恶化。
此外,日本特许4127448号公报中的利用激光的表面照射与最外阻焊层中的开口部的形成有关,该开口部的目的是使配线基板与另一个配线基板的外部连接端子连接。另外,日本特许4127448号公报基于这样的前提:通过所谓的半加成工艺(SAP)制造配线基板,并且既没有涉及也没有教示通过镶嵌工艺来制造配线基板。因此,可以清楚地理解,该传统技术根本没有考虑如上所述的在多次执行点处理时由于利用激光的多次照射引起的配线沟槽的被加工的边缘部分的形状变化或深度变化。因此,在该传统技术中,没有动机将该传统技术应用到本发明中。
本发明的目的是提供一种通过所谓的镶嵌工艺制造配线基板的方法,该配线基板具有至少一个导体层和至少一个树脂绝缘层,其中,当在树脂绝缘层中形成配线沟槽并且作为配线层的导体层形成于配线沟槽中时,可以抑制配线沟槽的加工形状和加工深度发生变化,从而防止要形成在配线沟槽中的配线层的形状和厚度发生变化,从而可以获得具有设计的阻抗值的配线层并且能够提高配线基板的制造成品率。
在本发明的第一方面中,提供一种配线基板的制造方法,所述配线基板包括至少一个导体层和至少一个树脂绝缘层,所述方法包括:
通过利用激光照射所述树脂绝缘层的表面而在所述树脂绝缘层中形成配线沟槽的配线沟槽形成步骤;以及
以使所述导体层的至少一部分埋设在所述配线沟槽中以在所述配线沟槽中形成配线层的方式来形成所述导体层的配线层形成步骤。
在根据本发明的第一方面的配线基板的制造方法中,通过利用激光使用与配线沟槽的形状对应的图案照射树脂绝缘层的表面(即,通过利用激光进行表面照射)在树脂绝缘层中形成配线沟槽,其中,作为导体层的一部分的配线层要形成在所述配线沟槽中。
结果,不是通过点处理而是通过表面处理在树脂绝缘层中形成配线沟槽。因此,不发生下述问题:在重复多次地执行点处理时由于利用激光多次照射而引起配线沟槽的深度变化。结果,可以抑制形成在配线沟槽中的配线层的形状和厚度发生变化,并且可以抑制导致配线基板的制造成品率恶化的要形成在配线基板中的配线的阻抗偏离设计值。
在本发明的另一方面中,提供制造配线基板的方法,其中在形成配线沟槽的步骤中,配线沟槽可以被形成为不完全贯通树脂绝缘层。在该方法中,可以获得下述构造:要形成的配线能够与下部配线层等电绝缘,并且可以被埋设在树脂绝缘层中。由此,即使在形成微细配线的情况下,也可以防止微细配线从配线基板脱落。
另外,在本发明的再一个方面中,提供的配线基板的制造方法还包括:通过利用二氧化碳气体激光或UV激光照射所述树脂绝缘层而在所述树脂绝缘层中形成通孔的步骤;以及在所述通孔中形成通路导体的步骤。在该方法中,可以执行通路导体的形成以与下部配线层建立电连接,还可以执行上述的在配线沟槽中形成配线。即,形成通路导体和在配线沟槽中形成配线可以使用类似于双镶嵌工艺的方法来执行。
另外,在本法明的又一个方面中,提供配线基板的制造方法,其中,可以在所述通孔形成步骤完成之后执行所述配线沟槽形成步骤,且可以在所述配线沟槽形成步骤完成之后同时执行所述配线层形成步骤和所述通路导体形成步骤。在该方法中,配线的形成和通路导体的形成可以同时进行。在该方法中,使用所谓的双镶嵌工艺制造配线基板。另一方面,在形成通孔的步骤完成之后执行形成配线沟槽的步骤。因此,在树脂绝缘层中形成通孔完成时,可以通过执行利用激光进行表面照射来去除树脂绝缘层的残留在通孔底部的残渣,使得通孔的内部被清洁干净。
附图说明
图1是当从根据本发明的实施方式的配线基板的上侧观察时配线基板的俯视图。
图2是当从根据本发明的实施方式的配线基板的下侧观察时配线基板的仰视图。
图3是图1和图2中示出的配线基板的沿着图1和图2中示出的线I-I截取的一部分的放大剖视图。
图4是图1和图2中示出的配线基板的沿着图1和图2中示出的线II-II截取的一部分的放大剖视图。
图5是示出根据本实施方式的配线基板的制造方法的步骤的图。
图6是示出根据本实施方式的配线基板的制造方法的步骤的图。
图7是示出根据本实施方式的配线基板的制造方法的步骤的图。
图8是示出根据本实施方式的配线基板的制造方法的步骤的图。
图9是示出根据本实施方式的配线基板的制造方法的步骤的图。
图10是示出根据本实施方式的配线基板的制造方法的步骤的图。
图11是示出根据本实施方式的配线基板的制造方法的步骤的图。
图12是示出本实施方式中的通过利用准分子激光进行表面照射而加工的表面沟槽的图。
图13是示出本实施方式中的通过利用UV激光进行点照射而加工的表面沟槽的图。
图14是示出根据本实施方式的配线基板的制造方法的步骤的图。
图15是示出根据本实施方式的配线基板的制造方法的步骤的图。
图16是示出根据本实施方式的配线基板的制造方法的步骤的图。
图17是示出根据本实施方式的配线基板的制造方法的步骤的图。
图18是示出根据本实施方式的配线基板的制造方法的步骤的图。
具体实施方式
下面参照附图说明本发明的实施方式。
[配线基板]
首先,说明通过根据本发明的实施方式的方法制造的配线基板的结构。下文说明的配线基板仅作为示例而不限于特定的配线基板,只要该配线基板包括至少一个导体层和至少一个树脂绝缘层即可。
图1和图2示出根据本实施方式的配线基板的平面图。图1是当从根据本实施方式的配线基板的上侧观察时配线基板的俯视图。图2是当从根据本实施方式的配线基板的下侧观察时配线基板的仰视图。图3示出图1和图2中所示的配线基板的沿着线I-I截取的一部分的放大剖视图。图4示出图1和图2中所示的配线基板的沿着线II-II截取的一部分的放大剖视图。
如图1至图4所示,配线基板1包括板状芯部2和分别形成在板状芯部2的相反表面(后面所说明的第一和第二主表面MP1、MP2)上的芯部导体层M1、M11(也简称为导体层)。板状芯部2可以设置为呈耐热树脂板(例如,双马来酰亚胺三嗪树脂板)、纤维增强树脂板(例如,玻璃纤维增强环氧树脂板)等形式。芯部导体层M1、M11分别形成具有预定图案的金属配线层7a。芯部导体层M1、M11分别形成为几乎覆盖板状芯部2的相应表面的全部的表面导体图案,并且被用作电源层或接地层。
另一方面,如图3和图4所示,板状芯部2设置有通过钻孔等形成的通孔12。形成在限定板状芯部2的通孔12的内周壁面中的是通孔导体30,通孔导体30使芯部导体层M1、M11彼此电连接。通孔12填充有由诸如环氧树脂等制成的树脂填充物31。
第一通路层(内建层:绝缘层)V1、V11分别形成在芯部导体层M1、M11的外表面上。第一通路层V1、V11由热固树脂组合物6制成,需要时,该热固树脂组合物可以包含二氧化硅填充物。在第一通路层V1、V11的外表面上,分别形成由将要埋设到第一通路层V1、V11中的Cu镀层构成的第一导电层M2、M12。第一导电层M2、M12分别形成金属配线层7b。同时,第一通路层V1、V11的外表面与金属配线层7b的外表面齐平,使得金属配线层7b的外表面在第一通路层V1、V11的外表面露出到外部。
第二通路层(内建层:绝缘层)V2、V12分别形成在第一通路层V1、V11的外表面和第一导电层M2、M12的外表面上。第二通路层V2、V12由热固树脂组合物6制成。
另外,在第二通路层V2、V12的外表面上,由Cu镀层形成第二导体层M3、M13。第二导体层M3、M13分别具有金属端子焊盘10、17。
芯部导体层M1与第一导体层M2之间以及芯部导体层M11与第一导体层M12之间的层间连接通过归因于下述制造方法的填充通路34-1而建立。通路34-1均包括通路孔34-1h、以填充通路孔34-1h的方式形成的通路导体34-1s、被布置在通路导体34-1s的底侧(即,位于芯部导体层M1、M11侧)的通路焊盘34-1p以及被布置在通路焊盘34-1p所在侧的相反侧的通路连接盘34-1l。通路焊盘34-1p形成为与通路导体34-1s电连接。通路连接盘34-1l从通路导体34-1s的顶侧外周沿通路孔34-1h的径向向外的方向延伸。
通路34-1被埋设在相应的第一通路层V1、V11中。同时,通路连接盘34-1l的外表面与相应的第一通路层V1、V11的外表面齐平,使得通路连接盘34-1l的外表面在相应的第一通路层V1、V11的外表面露出到外部。
第一导体层M1与第二导体层M3之间以及第一导体层M12与第二导体层M13之间的层间连接通过归因于下述的制造方法的填充通路34-2而建立。通路34-2均包括通路孔34-2h、填充通路孔34-2h的通路导体34-2s以及从通路导体34-2s的外周沿通路孔34-2h的径向向外的方向延伸的通路连接盘34-2l。通路导体34-2s与通路34-1的通路连接盘34-1l以及金属配线层7b电连接。
如上所述,芯部导体层M1、第一通路层V1、第一导体层M2、第二通路层V2以及第二导体层M3以此顺序顺次地层叠在板状芯部2的第一主表面MP1上并构成第一配线层叠部L1。另外,芯部导体层M11、第一通路层V11、第一导体层M12、第二通路层V12以及第二导体层M13以此顺序顺次地层叠在板状芯部2的第二主表面MP2上并构成第二配线层叠部L2。第一配线层叠部L1具有第一主表面CP1,第一主表面CP1上形成有多个金属端子焊盘10。第二配线层叠部L2具有第二主表面CP2,第二主表面CP2上形成有多个金属端子焊盘17。
如图3所示,在第一主表面CP1上,形成具有开口部8a的阻焊层8。在金属端子焊盘10和露出到开口部8a的通路连接盘34-2l上,通过无电镀形成含有镍和金的层叠膜10a。如图4所示,在第二主表面CP2上,形成具有开口部18a的阻焊层18。在金属端子焊盘17和露出到开口部18a的通路连接盘34-2l上,通过无电镀形成含有镍和金的层叠膜17a。同时,可以省略层叠膜17a,金属端子焊盘17和通路连接盘34-2l可以直接露出到开口部18a。
在各开口部8a中,由基本上无铅的例如Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Sb等焊料制成的焊料凸块11形成为与金属焊盘10和通路连接盘34-2l电连接。另外,在各开口部18a中,焊球或销(未示出)形成为与金属焊盘17和通路连接盘34-2l电连接。
如从图1至图4所看出的,根据本实施方式的配线基板1为大致矩形板状。例如,配线基板1的尺寸可以为约35mm×约35mm×约1mm。
[配线基板的制造方法]
参照图5至图16,说明制造如图1至图4所示出的配线基板1的方法。图5至图16示出在与图3的沿着图1示出的线I-I截取的对应的截面中观察的根据本实施方式的制造方法的步骤。
首先,如图5所示,将耐热树脂板(例如,双马来酰亚胺三嗪树脂板)或纤维增强树脂板(例如,玻璃纤维增强环氧树脂板)制备为芯部2,并且通过诸如钻孔等适当的方法形成通孔12。接着,如图6所示,通过图案镀覆形成芯部导体层M1、M11和通孔导体30并且将树脂填充物31填充在通孔12中。
接着,使芯部导体层M1、M11的表面分别经受粗糙化处理。之后,如图7所示,层叠树脂膜6以覆盖芯部导体层M1、M11的表面,并且使树脂膜6进行固化从而获得绝缘层V1、V11。所述树脂膜在需要时可以含有填充物。
接着,如图8所示,通过从绝缘层(也就是通路层)V1、V11的主表面侧以预定图案利用二氧化碳气体激光或UV激光照射各绝缘层V1、V11,在各绝缘层V1、V11中形成通孔(也就是通路孔)34-1h。然后,包括通路孔34-1h的绝缘层V1、V11经受粗糙化处理。二氧化碳气体激光或UV激光的照射强度(功率)可以在10W到200W的范围内。在包含填充物的各绝缘层V1、V11在如上所述的激光照射之后经受粗糙化处理的情况下,所述填充物趋向于游离并保持在各绝缘层V1、V11的表面上。因此,在这种情况下,可以用高压水适当地冲洗绝缘层V1、V11,从而去除游离的填充物。
接着,绝缘层V1、V11经受去污(desmear)处理和轮廓蚀刻以清洁各通路孔34-1h的内周表面。在本实施方式中,由于在去污处理中执行了水清洗,所以在去污处理中进行水清洗时可以抑制游离填充物的聚集。
此外,在本实施方式中,在高压水清洗和去污处理之间可以执行空气吹除。结果,即使在游离填充物没有被高压水清洗完全去除时,通过空气吹除也可以补充去除填充物。
之后,如图9所示,具有开口部41a、41b的第一掩模41被布置在绝缘层V1的主表面上,具有开口部42a、42b的第二掩模42被布置在绝缘层V11的主表面上。第一掩模41的开口部41a和第二掩模42的开口部42a被构造成与金属配线层7b用的相应的配线沟槽6a的形状对应,其中,配线沟槽6a将要形成在绝缘层V1、V11中。第一掩模41的开口部41b和第二掩模42的开口部42b被构造成与通路连接盘34-1l(后面称作通路连接盘沟槽6b)用的沟槽6b的形状对应,其中,沟槽6b将要形成在绝缘层V1、V11中。之后,利用通过第一掩模41和第二掩模42的准分子激光照射分别绝缘层V1、V11的主表面。即,利用通过第一掩模41和第二掩模42的准分子激光使绝缘层V1、V11的主表面分别经受表面照射。结果,如图10所示,配线沟槽6a形成在绝缘层V1、V11的主表面上的与第一掩模41的开口部41a和第二掩模42的开口部42a对应的位置。而且,通路连接盘沟槽6b形成在绝缘层V1、V11的主表面上的与第一掩模41的开口部41b和第二掩模42的开口部42b对应的位置。通路连接盘沟槽6b延伸,以与绝缘层V1、V11中的通路孔34-1h连通。
用于表面照射的准分子激光的强度(功率)可以例如在10W到200W的范围内。另外,用于表面照射激光的不限于准分子激光,YAG激光、CO2激光等也可以用于表面照射。
通过利用准分子激光进行表面照射,配线沟槽6a和通路连接盘沟槽6b一次形成。因此,所述表面照射不存在利用准分子激光执行点照射时引起的问题。所述问题包括点处理时引起的处理后边缘部的形状变化、在多次执行点处理时由于多次利用准分子激光照射引起的配线沟槽6a的深度和通路连接盘沟槽6b的深度的变化等。结果,可以抑制形成于配线沟槽6a中的金属配线层7b和形成于通路连接盘沟槽6b中的通路连接盘34-1l的形状和厚度发生变化。特别地,可以防止金属配线层7的阻抗偏离设计值并且抑制配线基板1的制造成品率的恶化。
同时,在将要制造的配线基板1具有较大尺寸并且必须在配线基板1上形成大量的配线沟槽6a和通路连接盘6b的情况下,可以通过将准分子激光、第一掩模41和第二掩模42移位到绝缘层V1、V11的主表面上的预定位置而将配线沟槽6a和通路连接盘沟槽6b形成在绝缘层V1、V11的主表面上的预定位置。
此外,配线沟槽6a和通路连接盘沟槽6b被形成为不贯通绝缘层V1、V11。
在本实施方式中,在通过利用二氧化碳气体激光或UV激光照射绝缘层V1、V11而形成通路孔34-1h之后,执行利用准分子激光进行表面照射,从而形成配线沟槽6a和通路连接盘沟槽6b。此时,利用准分子激光甚至照射各通路孔34-1h的底部。结果,可以通过利用准分子激光进行表面照射来去除绝缘层V1、V11的在各通路孔34-1h的形成完成时仍游离在各通路孔34-1h的底部处的残渣,使得各通路孔34-1h的内部被清理干净。因此,去污处理中的水冲洗和后续的空气吹除可以被省略。
在通过利用受激准分析激光进行表面照射而形成配线沟槽6a和通路连接盘沟槽6b的步骤之后,通过无电镀Cu在配线沟槽6a、通路连接盘沟槽6b和通路孔34-1h中形成镀覆的内覆层(undercoating),然后进行电镀,以形成Cu覆层。此后,通过蚀刻去除位于配线沟槽6a、通路连接盘沟槽6b和通路孔34-1h外部的多余的电镀的Cu覆层。结果,如图11所示,在配线沟槽6a中形成金属配线7b,同时,通路导体34-1s被形成为填充通路孔34-1h,并且通路连接盘34-1l被形成在通路连接盘沟槽6b中。
由此,可以获得图案化的导体层M2、M12。在该情况下,由于配线沟槽6a和通路连接盘沟槽6b形成为不贯通绝缘层V1、V11,所以可以以与芯部导体层M1、M11电绝缘并且被埋设在绝缘层V1、V11中的状态形成金属配线层7b。因此,即使在金属配线层7b被形成为微细化图案的情况下,也能够防止金属配线层7b从配线基板1脱落。
图12是示出通过利用准分子激光进行表面照射而形成的(或加工的)表面沟槽的图。图13是示出通过利用UV激光进行点照射而形成的(或加工的)表面沟槽的图。在图12和图13中,各图的上部是表面沟槽的俯视图,各图的下部是表面沟槽的剖视图。如图12所示,根据本实施方式的通过利用准分子激光进行表面照射而形成的表面沟槽包括平坦的底壁表面和从底壁表面基本上垂直地延伸的侧壁表面。如从图12所看出的,表面沟槽的内部的加工表面(也就是底壁表面和侧壁表面)是平坦的。
相反,如图13所示,通过利用UV激光进行点照射而形成的表面沟槽包括一次加工区域、两次加工区域和三次加工区域。具体地,在利用UV激光进行点照射中,如图13中的箭头A所标示,执行UV激光的扫描以使得相邻的点沿着要形成的表面沟槽的周向至少部分地彼此重叠,而且如图13中的箭头B所标示,相邻的点沿着要形成的表面沟槽的向内方向至少部分地彼此重叠。通过利用UV激光在如图13所示的箭头A和箭头B所标示的方向上进行扫描,提供了利用UV激光照射成的相邻的点没有彼此重叠的区域(即,一次加工区域)、利用UV激光照射成的相邻的两个点彼此重叠的区域(即,两次加工区域)以及利用UV激光照射成的相邻的三个点彼此重叠的区域(即,三次加工区域)。
在这种情况下,由于两次加工区域和三次加工区域分别以比一次加工区域多一次和两次的频率经受了利用UV激光的照射,所以加工程度根据利用UV激光的照射的频率而变化,使得两次加工区域的加工深度大于一次加工区域的加工深度,三次加工区域的加工深度变得大于两次加工区域的加工深度。结果,如图13所示,根据上述的一次加工区域、两次加工区域以及三次加工区域之间的加工深度的差异,三阶式加工的孔形成于被加工的表面沟槽中,使得被加工表面具有包括凹陷和突起的微小凹凸。
根据如上所述的三阶式加工,被加工的表面沟槽的壁面包括三阶部分,即,通过主要进行一次加工而形成的径向最外部分、位于径向最外位置内侧并且通过主要进行两次加工而形成的径向较外部分以及位于径向较外位置的内侧并且通过三次加工而形成的径向内侧部分。因此,加工深度沿着被加工的表面沟槽的径向向内方向变大,从而不能实现均一的加工深度。结果,被加工的表面沟槽的壁面不能具有垂直地延伸的平坦表面,而使由于上述的加工深度的差异沿被加工的表面沟槽的向内方向形成台阶。
结果,在如图13所示的使用UV激光点照射的沟槽加工中,发生诸如由于在进行多次点加工时利用UV激光多次照射而引起的配线沟槽的加工边缘部分的形状变化和深度变化的问题。
在如上所述地形成金属配线层7b、通路导体34-1s和通路连接盘34-1l的步骤之后,第一导体层M2、M12经受粗糙化处理。之后,如图14所示,将树脂膜6以覆盖第一导体层M2、M12的方式层叠在第一导体层M2、M12的粗糙化表面上,然后固化从而获得绝缘层V2、V12。如上所述,树脂膜6在需要时可以包含填充物。
接着,如图15所示,通过从主表面CP1、CP2侧进行激光照射将通路孔34-2h以预定的图案形成在绝缘层(通路层)V2、V12中,然后包括通路孔34-2h的绝缘层V2、V12经受粗糙化处理。在各绝缘层V2、V12均包含填充物并在如上所述的激光照射之后经受粗糙化处理的情况下,填充物游离并残留在各绝缘层V2、V12的这样处理后的表面上。因此,在这种情况下,类似于上述的绝缘层V1、V11,利用高压水适当地冲洗绝缘层V2、V12并且随后使绝缘层V2、V12经受空气吹除,以从绝缘层去除游离填充物。之后,绝缘层V2、V12经受去污处理和轮廓蚀刻,以清洁通路孔34-2h的内周面。
接着,如图16所示,通过与参照图9到图11所描述的方法相同的方法形成通路导体34-2s、通路连接盘34-2l以及金属端子焊盘10、17。由此,获得图案化的第二导体层M3、M13。
之后,如图17所示,通过在第二导体层M3、M13上以填充通路孔34-2h的方式施加阻焊剂而在第二导体层M3、M13上分别形成阻焊层8、18。之后,如图18所示,阻焊层8、18经受曝光和显影处理以分别形成开口部8a、18a。
接着,通过无电镀在露出到阻焊层8中的开口部8a的金属端子焊盘10和通路连接盘34-2l上形成作为导体层的层叠膜10a。类似地,通过无电镀在露出到阻焊层18中的开口部18a的在金属端子焊盘17和通路连接盘34-2l上形成作为导体层的层叠膜17a。之后,在开口部8a中形成焊料凸块11,以通过层叠膜10a与金属端子焊盘10和通路连接盘34-2l电接触和电连接。结果,获得如图1到图4所示的配线基板1。
如上所述,根据本发明的实施方式,在通过所谓的镶嵌工艺制造具有至少一个导体层和至少一个树脂绝缘层的配线基板的方法中,当在树脂绝缘层中形成配线沟槽且导体层形成为使得导体层的用作配线层的至少一部分形成在配线沟槽中时,可以抑制加工时配线沟槽的形状变化和深度变化的发生,从而防止要被形成在配线沟槽中的配线层的形状变化和厚度变化,从而可以获得具有设计的阻抗值的配线层,并且可以提高配线基板的制造成品率。
本发明不限于上述的实施方式,在不脱离本发明的范围的情况下可以进行多种变型。
在上述实施方式中,如图8到图10所示,尽管配线沟槽6a和通路连接盘沟槽6b是在形成通路孔34-1h之后形成,但是通路孔34-1h也可以在形成配线沟槽6a和通路连接盘沟槽6b之后形成。然而,在后一种情况中,通路孔34-1h的形成完成时各绝缘膜V1、V11的残留在各通路孔34-1h的底部的残渣不能通过利用准分子激光进行表面照射而去除。因此,在该情况中,去污处理中的水冲洗和后续的空气吹除就不能省略,从而有点增多了制造方法中的步骤数量。
本申请基于2010年3月24日提交的在先日本专利申请No.2010-68104和2010年11月11日提交的在先日本专利申请No.2010-252691。日本专利申请No.2010-68104和日本专利申请No.2010-252691的全部内容通过引用包含于此。
根据上述教示本领域技术人员可以对如上所述的实施方式和变形进行其他变化。本发明的范围由所附的权利要求书来限定。
Claims (8)
1.一种配线基板的制造方法,所述配线基板包括至少一个导体层(M1,M11,M2,M12,M3,M13)和至少一个树脂绝缘层(V1,V11,V2,V12),所述方法包括:
通过利用激光照射所述树脂绝缘层的表面而在所述树脂绝缘层中形成配线沟槽(6a)的配线沟槽形成步骤;以及
以使所述导体层的至少一部分埋设在所述配线沟槽中以在所述配线沟槽中形成配线层(7b)的方式来形成所述导体层的配线层形成步骤。
2.根据权利要求1所述的方法,其特征在于,在所述配线沟槽形成步骤中,利用激光经由形成有开口部(41a,42a)的掩模(41,42)来照射所述树脂绝缘层的所述表面,所述开口部被构造成与将要形成的所述配线沟槽(6a)的形状对应。
3.根据权利要求1或2所述的方法,其特征在于,所述激光是准分子激光。
4.根据权利要求1或2所述的方法,其特征在于,在所述配线沟槽形成步骤中,所述配线沟槽(6a)形成为不贯通所述树脂绝缘层。
5.根据权利要求1或2所述的方法,其特征在于,所述方法还包括:
通过利用二氧化碳气体激光和UV激光中的一种照射所述树脂绝缘层而在所述树脂绝缘层中形成通孔(34-1h,34-2h)的通孔形成步骤;以及
在所述通孔中形成通路导体(34-1s,34-2s)的通路导体形成步骤。
6.根据权利要求5所述的方法,其特征在于,在所述通孔形成步骤完成之后执行所述配线沟槽形成步骤,且在所述配线沟槽形成步骤完成之后同时执行所述配线层形成步骤和所述通路导体形成步骤。
7.根据权利要求5所述的方法,其特征在于,在所述配线沟槽形成步骤中,在所述树脂绝缘层的所述表面中形成通路连接盘沟槽(6b)以与所述通孔连通,且通过利用所述激光照射所述树脂绝缘层的所述表面而同时形成所述通路连接盘沟槽(6b)和所述配线沟槽(6a),而且,在所述通路导体形成步骤中,形成从所述通路导体(34-1s,34-2s)延伸的通路连接盘(34-1l,34-2l)。
8.根据权利要求7所述的方法,其特征在于,在所述配线沟槽形成步骤中,所述通路连接盘沟槽(6b)形成为不贯通所述树脂绝缘层。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010068104 | 2010-03-24 | ||
JP2010-068104 | 2010-03-24 | ||
JP2010-252691 | 2010-11-11 | ||
JP2010252691A JP2011222948A (ja) | 2010-03-24 | 2010-11-11 | 配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102202467A true CN102202467A (zh) | 2011-09-28 |
Family
ID=44654689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100760824A Pending CN102202467A (zh) | 2010-03-24 | 2011-03-23 | 配线基板的制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8387241B2 (zh) |
JP (1) | JP2011222948A (zh) |
KR (1) | KR20110107297A (zh) |
CN (1) | CN102202467A (zh) |
TW (1) | TW201206277A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106165093A (zh) * | 2014-04-11 | 2016-11-23 | 高通股份有限公司 | 包括表面互连和包含无电镀填充物的空腔的封装基板 |
CN113169166A (zh) * | 2018-11-20 | 2021-07-23 | 凸版印刷株式会社 | 半导体封装基板及其制造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101382811B1 (ko) * | 2012-03-14 | 2014-04-08 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
KR101509747B1 (ko) * | 2013-12-20 | 2015-04-07 | 현대자동차 주식회사 | 방열 인쇄 회로 기판 및 그 제조 방법 |
JP2015213124A (ja) * | 2014-05-02 | 2015-11-26 | イビデン株式会社 | パッケージ基板 |
KR20190012485A (ko) * | 2017-07-27 | 2019-02-11 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
KR20200099686A (ko) * | 2019-02-15 | 2020-08-25 | 엘지이노텍 주식회사 | 회로기판 |
JP7491000B2 (ja) | 2020-03-19 | 2024-05-28 | Toppanホールディングス株式会社 | 配線基板および配線基板の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050056931A1 (en) * | 2001-11-26 | 2005-03-17 | Sony Corporation | High frequency circuit block unit, method for producing same, high frequency module device and method for producing same |
US20080283491A1 (en) * | 2006-12-06 | 2008-11-20 | Kunio Arai | Fabrication method of printed circuit board and printed circuit board machining apparatus |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04127448A (ja) | 1990-08-27 | 1992-04-28 | Toshiba Corp | 電子ビームテスタ |
TW369672B (en) * | 1997-07-28 | 1999-09-11 | Hitachi Ltd | Wiring board and its manufacturing process, and electrolysis-free electroplating method |
JP3629375B2 (ja) * | 1998-11-27 | 2005-03-16 | 新光電気工業株式会社 | 多層回路基板の製造方法 |
JP2006049804A (ja) * | 2004-07-07 | 2006-02-16 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
-
2010
- 2010-11-11 JP JP2010252691A patent/JP2011222948A/ja active Pending
-
2011
- 2011-02-11 US US13/025,557 patent/US8387241B2/en not_active Expired - Fee Related
- 2011-02-23 TW TW100105988A patent/TW201206277A/zh unknown
- 2011-03-23 CN CN2011100760824A patent/CN102202467A/zh active Pending
- 2011-03-24 KR KR1020110026410A patent/KR20110107297A/ko not_active Application Discontinuation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050056931A1 (en) * | 2001-11-26 | 2005-03-17 | Sony Corporation | High frequency circuit block unit, method for producing same, high frequency module device and method for producing same |
CN1309285C (zh) * | 2001-11-26 | 2007-04-04 | 索尼公司 | 高频电路组合单元和高频模块装置及它们的制作方法 |
US20080283491A1 (en) * | 2006-12-06 | 2008-11-20 | Kunio Arai | Fabrication method of printed circuit board and printed circuit board machining apparatus |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106165093A (zh) * | 2014-04-11 | 2016-11-23 | 高通股份有限公司 | 包括表面互连和包含无电镀填充物的空腔的封装基板 |
CN106165093B (zh) * | 2014-04-11 | 2019-03-05 | 高通股份有限公司 | 包括表面互连和包含无电镀填充物的空腔的封装基板 |
CN113169166A (zh) * | 2018-11-20 | 2021-07-23 | 凸版印刷株式会社 | 半导体封装基板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201206277A (en) | 2012-02-01 |
KR20110107297A (ko) | 2011-09-30 |
JP2011222948A (ja) | 2011-11-04 |
US20110232085A1 (en) | 2011-09-29 |
US8387241B2 (en) | 2013-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102202467A (zh) | 配线基板的制造方法 | |
US7337535B2 (en) | Hole plugging method for printed circuit boards, and hole plugging device | |
TWI595812B (zh) | 線路板結構及其製作方法 | |
US7556989B2 (en) | Semiconductor device having fuse pattern and methods of fabricating the same | |
CN104332414A (zh) | 嵌入式芯片的制造方法 | |
US8058566B2 (en) | Packaging substrate structure and manufacturing method thereof | |
KR100675296B1 (ko) | 퓨즈 패턴을 갖는 반도체소자 및 그 제조방법들 | |
JP4703456B2 (ja) | 電気信号測定用治具 | |
TWI436713B (zh) | 線路基板、線路基板製程 | |
JP4452232B2 (ja) | プリント配線基板及びその製造方法 | |
TWI607681B (zh) | 線路基板的製作方法 | |
KR20070008118A (ko) | 반도체소자의 금속 콘택 형성방법 | |
JP2018170459A (ja) | プリント基板の製造方法 | |
TWI400783B (zh) | 封裝結構及其製作方法 | |
TWI417012B (zh) | 線路結構的製作方法 | |
KR100709454B1 (ko) | 반도체 소자의 형성 방법 | |
TWI650050B (zh) | Multilayer circuit board and manufacturing method thereof | |
US10424492B2 (en) | Method of fabricating integrated circuit packaging with etched base | |
JP2023014738A (ja) | 配線基板及び配線基板の製造方法 | |
TWI437942B (zh) | 線路板及其製作方法 | |
KR101116350B1 (ko) | 반도체 소자 제조방법 | |
KR100529608B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
JP4961232B2 (ja) | 半導体装置の製造方法 | |
KR100609647B1 (ko) | 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨기판의 제조방법 | |
KR20050098716A (ko) | 반도체 장치의 마스크 정렬 키 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110928 |