CN101395699A - 将形成于衬底中的过孔平坦化的方法 - Google Patents

将形成于衬底中的过孔平坦化的方法 Download PDF

Info

Publication number
CN101395699A
CN101395699A CNA2007800074766A CN200780007476A CN101395699A CN 101395699 A CN101395699 A CN 101395699A CN A2007800074766 A CNA2007800074766 A CN A2007800074766A CN 200780007476 A CN200780007476 A CN 200780007476A CN 101395699 A CN101395699 A CN 101395699A
Authority
CN
China
Prior art keywords
protective layer
substrate
conductive via
grinding
absolute altitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800074766A
Other languages
English (en)
Inventor
C·阿姆里尼
O·费
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101395699A publication Critical patent/CN101395699A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供了一种构造电子装置的方法。提供具有相对的第一(28)和第二(36)表面且其中形成了集成电路的衬底(22)。在该衬底的第一表面上形成保护层(44)。贯穿保护层直至衬底的第一表面中形成过孔开口(52)。在于过孔开口中形成导电过孔(50)。导电过孔具有高出于衬底的第一表面的第一标高的端部。导电过孔的端部被研磨使得导电过孔的端部位于高出于衬底的第一表面的第二标高处。第二标高小于第一标高。

Description

将形成于衬底中的过孔平坦化的方法
技术领域
本发明涉及平坦化形成于衬底内的过孔(via)的方法，更具体地，涉及平坦化嵌入晶片的衬底上的过孔的方法。
背景技术
集成电路器件(即集成电路)形成于半导体衬底或者晶片之上。然后晶片被切割成微电子管芯或者半导体芯片，每个晶片载有不同的集成电路。利用引线键合或者“倒装芯片”连接，每个半导体芯片被安装于封装、或者载体、基板。然后，在装配于电子设备或者计算系统中之前，封装后的芯片被装配在电路板或者母板上。
在安装之前，通常需要形成贯穿电路板的导体(例如过孔)，从而可以从电路板的一侧到另一侧形成电连接。在印刷电路板(PCB)中形成导电过孔通常包括将有机树脂板与铜箔层叠以及穿过铜箔和薄板钻孔。然后利用丝网印刷法(stencil printing)用厚膜膏填充过孔。在干燥和固化之后，使用研磨设备将多余的过孔填充材料平坦化。该平坦化通常是由相当粗糙的研磨工艺进行，很少顾及对电路板表面的其他部分的影响。在研磨后，将铜箔光刻成指定图案。
近来，技术发展到可以减少对传统封装基板的需求。技术之一包括将微电子管芯嵌入在基板内，使管芯的“器件”表面与基板的一个表面大致共面。可以通过形成从管芯的器件表面到基板的其他部分形成导体来进行电连接。但是，在某些应用中，必须穿过基板形成导电过孔，以能够形成到基板的另一侧的电连接。像在电路板的情况中一样，这些过孔必须在其他工序进行之前被平坦化。但是，由于管芯的器件表面暴露在外，如果利用传统的平坦化方法会损坏其中的集成电路。
因此，希望提供一种避免对嵌入在基板中的管芯的损坏风险的方法以有效地将基板内的过孔平坦化。此外，通过对本发明随后的详细说明和附加权利要求，结合附图以及本发明的背景，本发明的其他有益的特征和特点将更为清晰。
附图说明
此后将结合以下附图对本发明进行说明，其中相同的附图标记代表相同的元素。
图1为包括基板和嵌入于其中的多个微电子管芯的器件面板的俯视平面图。
图2为更详细说明表示了微电子管芯的图1的器件面板的部分俯视平面图。
图3为图2的器件面板的沿3-3线截取的剖面图。
图4为具有形成于上下表面的保护层的图3的器件面板的剖面图。
图5为具有形成于保护层上的聚合物层的图4的器件面板的剖面图。
图6为具有贯穿形成的多个过孔开口的图5的器件面板的剖面图。
图7为具有形成于过孔开口内的导电过孔的图6的器件面板的剖面图。
图8为图7所示的器件面板的剖面图，用于说明处于加热工艺中的器件。
图9为从保护层去除了聚合物层之后的图8所示的器件面板的剖面图。
图10和图11为图9所示器件面板的剖面图，表示处于研磨工艺中的器件。
图12为图11所示器件面板的剖面图，更详细地说明了研磨工艺。
图13为完成研磨工艺并去除保护层之后的图12所示的器件面板的剖面图。
图14为图13所示的器件面板的剖面图，更详细地说明了一个过孔开口。
图15为从微电子管芯去除保护层之后的图13所示的器件面板的剖面图。
图16为图15所示的器件面板的剖面图，表示了处于最后的加热工艺中的器件面板。
具体实施方式
以下详细说明实质上仅为例示，并不是对本发明或者本发明的应用和使用进行限制。此外，也不由任何上述技术领域、背景、发明内容或者后述的详细说明中的显式或者隐含的理论所限定。还需要指出的是，图1～16仅为说明性质，并非未按比例绘制。
图1～16给出了根据本发明的一个实施方式形成电子装置的方法。参照图1、2和3，给出了器件面板20。器件面板20包括衬底22和多个微电子管芯24。衬底22是圆形的，其直径为约200或300mm，其厚度26为约0.65mm。衬底22还具有上表面28和下表面30，且可以由例如塑料材料或者环氧树脂制成。如图1和3所示，微电子管芯24嵌入于衬底22中并在衬底22的上表面28上均匀分布。
如图2和3所示，在一个实施方式中，管芯24大致为正方形(或者矩形)，其边长32为5mm～20mm，其厚度34为约75μm～800μm。每个微电子管芯24包括形成在器件表面38上的多个接触焊盘36以及形成于器件表面38上方的屏蔽层40。尽管未具体示出，每个微电子管芯24还包括形成在其上的集成电路，这是本领域的一般常识。如所示出的，屏蔽层40的表面与衬底22的上表面28共面或者一致。尽管未明确示出，屏蔽层40具有小于10μm的厚度，使得微电子器件24的器件表面38位于衬底22的上表面28下方小于10μm的标高(elevation)42处。如此，特别是在不包括屏蔽层40的实施方式中，微电子管芯24的器件表面38可以与衬底22的上表面28大致共面。屏蔽层40可以为光刻胶或者其他有机聚合物制成。
尽管以下的工艺步骤仅以在器件面板20的一部分上进行的方式示出，应该理解为每个工序可以同时在大致整个面板20上进行。如图4所示，保护层44首先形成在衬底22的上下表面28和30上方。保护层44在衬底22的上表面28和下表面30上方具有5μm～20μm的厚度46。如图所示，保护层44还覆盖微电子管芯24。保护层44可以通过将整个器件面板20浸入半导体处理流体容器中并该流体在该面板20上干燥来形成。保护层44可以由可溶性材料制成。在一个实施方式中，保护层44可以由水溶性材料诸如EMULSITONE 1146制成。EMULSITIONE 1146可从Emulsitone Company of Whippany，NJ获得。
然后，如图5所示，在衬底22的上表面28和下表面30上方的保护层44上形成聚合物层48。聚合物层48为聚酰亚胺带，厚度为20～200μm。在一个实施方式中，聚合物层的厚度约为35μm。
接下来，然后，如图6所示，贯穿衬底22的上表面28上方的聚合物层48和保护层44以及衬底22的下表面30上方的保护层44和聚合物层48形成多个过孔开口52。在一个实施方式中，过孔开口52形成于微电子管芯24的相对侧上，并具有60～300μm的厚度。可以通过机械钻孔或者例如紫外或者红外激光的电磁辐射的方法形成过孔开口52。衬底22的厚度与过孔开口42的宽度之比可以例如为6：1～10：1。
然后，参照图7，在过孔开口52中形成多个导电过孔56(或者“通孔”(through-via))。如图所示，每个导电过孔填充相应的一个过孔开口52，并具有上端部58和下端部60。如所示出的，导电过孔56的上端部延伸至衬底22的上表面28上方的聚合物层48的上方。导电过孔66的下端部60延伸至衬底22的下表面30上的聚合物层48的下方。导电过孔56的上下两端部58和60可以分别位于高出于衬底22的上下表面28和30的标高62之处。标高62可以近似于保护层44和聚合物层48的组合厚度。在一个实施方式中，通过利用丝网印刷在过孔开口52内淀积导电膏以形成导电过孔56，导电胶例如可以由银和铜的混合物制成。
然后，如图8所示，对器件面板20实施加热工艺。在一个实施方式中，器件面板20被加热至约100℃约30分钟以将形成过孔开口56的导电膏部分地固化或干燥。加热工艺可以在加热炉中进行，如同本领域所公知的。
然后参照图9并结合图8，从衬底22的上下表面28和30上的保护层44上方去除聚合物层48。如图9中所明确示出的，在去除聚合物层48之后，导电过孔的上下端部58和60基本保持不变并形成从衬底22的上下表面28和30上方的保护层44伸出的过孔突起64。
然后，对器件面板20实施研磨工艺，如图10和11所示。研磨通过使用研磨头66进行，研磨头66(或者抛光元件)旋转并在器件面板22上移动，同时与保护层44接触并按压保护层44。研磨工艺可以是化学机械抛光(CMP)，诸如干法CMP或者使用非水溶剂的湿法CMP。如图12中明确示出的，研磨头66可以具有柔量(compliance)，当与将研磨头66按压在器件面板20上的力结合时，该柔量使得研磨头66的一部分68在当研磨头66在器件面板20上移动时突出进入过孔开口52中。如图12所示，研磨头66的突出部分68将导电过孔50的端部向下研磨，使得该端部不会延伸出过保护层44。在一个实施方式中，导电过孔56在研磨工艺过程中仍然是“湿”的。
如图13所示，当研磨工艺结束时，保护层44被去除。在保护层44为水溶性的实施方式中，可以通过将衬底22的上下表面28和30冲洗约10分钟的方法来去除保护层44。图14示出了研磨工艺结束且保护层44被去除后的一个导电过孔56的上端部。如图所示，由于图12所示的研磨头66的伸出部分68的作用，对导电过孔56的上端部58造成了“深拉(cupping)”效应。这样，如图14所示，导电过孔56的上端部58具有凹陷形状，其底部位于衬底22的上表面下方的标高70处。标高70可以位于上表面28的下方小于10μm处。尽管未具体示出，应该可以理解导电过孔56的下端部60也会经历相似的效应，其下端部60的“底”部位于衬底22的下表面30的“上方”的标高70处。
然后，如图15所示，从微电子管芯24的器件表面38去除屏蔽层40。在屏蔽层40由光刻胶制成的实施方式中，如所公知的，可以利用N-甲基吡咯烷酮(NMP)溶液或者丙酮去除屏蔽层40。在一个实施方式中，用NMP溶液对屏蔽层40冲洗约8分钟并被加热至约85℃。
然后，如图16所示，器件面板20经过最终加热工艺以完成导电过孔56的固化。在一个实施方式中，在约160℃的温度下将器件面板20加热约60分钟。
在可以包括在衬底22的上下表面28和30上形成各种绝缘层和用于将如图2所示的接触焊盘36电连接至如图16所示的导电过孔56的导电路径的最终工序后，器件面板20可被切割成单个的封装，每个封装分别搭载相应的微电子管芯24或者多个管芯24，如图1所示。然后单个的封装可以被安装在各种的电子设备和/或计算系统中。
上述方法的一个优点在于，由于保护层44的厚度降低、研磨头66的柔量以及在导电过孔仅部分固化时进行研磨工艺，可以更为精确地控制导电过孔的限制性的端部的平坦化。其结果，导电过孔相对于衬底的上下表面的平坦度得到提高。这样，使诸如在微电子管芯和导电过孔之间形成导电路径的后续工序变得容易。
其他实施方式可以使用不同的材料形成保护层，例如光刻胶。保护层的厚度可以通过改变面板被浸入其中以形成保护层的流体的粘度来改变。可以通过例如将面板再次浸入半导体处理流体，在最初的保护层上方形成第二保护层。可以改变保护层的厚度以及研磨头的柔量，以控制导电过孔的端部的深拉量。以此方式，可以对于不同的具体应用改变平坦化的精度。例如，如果保护层的厚度进一步减小，可以使用柔量更小的研磨头。器件面板可以为不同的尺寸和形状，诸如边长例如为100～500mm的正方形。
本发明提供了一种构造电子装置的方法。提供具有相对的第一和第二表面、且其中形成了集成电路的衬底。在衬底的第一表面上方形成保护层。形成穿过保护层并进入衬底的第一表面的过孔开口。在过孔开口中形成导电过孔。导电过孔具有位于高出于衬底的第一表面的第一标高的端部。研磨导电过孔的端部，使得导电过孔的端部位于高出于衬底的第一表面的第二标高处，所述第二标高小于第一标高。
保护层的厚度可以小于35μm。保护层的厚度可以为约5μm～20μm。
研磨导电过孔的端部的步骤可以包括研磨保护层。研磨可以利用具有柔量的研磨元件进行，研磨元件可以在保护层之上施加力，柔量和力使得研磨元件的一部分在研磨期间突出进过孔开口内。
导电过孔在研磨之前可以不完全固化。集成电路可以形成于嵌入于衬底内的微电子管芯中。微电子管芯可以具有标高为高出于衬底的第一表面的10μm之内的器件表面。
在研磨之后，导电过孔的端部可以具有高出于衬底的第一表面的10μm之内的标高。保护层可以是水溶性的。该方法还可以包括去除保护层的步骤。该方法还可以包括将导电过孔固化的步骤。
本发明还提供了一种构造电子装置的方法。提供具有上表面和下表面、且其中嵌入了微电子管芯的衬底。在微电子管芯内形成了集成电路。在衬底的上表面上方形成保护层。保护层的厚度为5～20μm。形成穿过保护层并进入衬底的上表面的多个过孔开口。每个过孔开口具有深度。在过孔开口中形成多个导电过孔。每个导电过孔具有位于高出于衬底的上表面的第一标高的端部。利用研磨元件研磨保护层和导电过孔的端部，使得导电过孔的端部降低至小于第一标高的第二标高处。研磨元件具有柔量，且研磨元件在保护层上施加力，使得研磨元件的一部分在研磨期间突出进过孔开口中。
形成导电过孔的步骤可以包括在过孔开口内淀积导电膏。导电膏在研磨前可以不完全固化。
微电子管芯可以具有标高在高出于衬底的上表面的10μm之内的器件表面。每个导电过孔的第二标高可以在高出于衬底的上表面的10μm之内。保护层可以是水溶性的以及该方法还可以包括去除保护层的步骤。
本发明还提供了一种构造微电子装置的方法。提供具有上表面和下表面、且其中嵌入了微电子管芯的衬底。微电子管芯具有器件表面。器件表面具有高出衬底上表面10μm之内的标高。在衬底的上表面和下表面之上形成保护层。保护层的厚度为5～20μm。形成穿过衬底的上表面上的保护层、衬底、以及衬底的下表面上的保护层的多个过孔开口。在多个过孔开口中淀积导电膏以在每个过孔开口内形成导电过孔。每个导电过孔的高度大于衬底的上表面上的保护层、衬底、衬底的下表面上的保护层以及分别从衬底的相应的上下表面上的保护层伸出的相对的上下端部的组合厚度。利用抛光元件对衬底的上下表面上方的保护层以及导电过孔的相对的端部进行研磨。研磨元件具有柔量并在保护层上施加力，使得抛光元件的一部分在研磨期间突出进过孔开口中，以将导电过孔的高度降低至小于衬底的上表面上的保护层、衬底、衬底的下表面上的保护2层的组合厚度，其中导电过孔的相对的上下端部分别具有高出于相应的衬底表面的10μm以内的标高。去除衬底的上下表面上的保护层。固化导电过孔。
固化所述导电过孔的步骤可以在所述研磨步骤后进行。可以在保护层和导电过孔的端部的上方形成第二保护层。保护层和第二保护层可以是水溶性的。研磨步骤可以利用非水溶剂进行。
尽管在对本发明的上述说明中给出了至少一个实施方式示例，应该认识到，存在各种变化。应该可以理解示例实施方式仅为示例，并不以任何方式限定本发明的范围、适用性或者结构。上述详细说明会为本领域技术人员提供实施本发明的示例实施方式的捷径，可以理解为，在不偏离由本发明所附的权利要求及其法律等价物所限定的范围的前提下，可以对元件的功能和配置进行各种改变。

Claims (20)

1、一种构造电子装置的方法，包括以下步骤：
提供具有相对的第一和第二表面、且其中形成了集成电路的衬底；
在所述衬底的第一表面上方形成保护层；
形成穿过保护层并进入所述衬底的第一表面的过孔开口；
在所述过孔开口中形成导电过孔，所述导电过孔具有位于高出于所述衬底的第一表面的第一标高的端部；
研磨所述导电过孔的端部，使得所述导电过孔的端部位于高出于所述衬底的第一表面的第二标高处，所述第二标高小于所述第一标高。
2、根据权利要求1的方法，其中，
所述保护层的厚度小于35μm。
3、根据权利要求2的方法，其中，
所述保护层的厚度为约5μm～20μm。
4、根据权利要求3的方法，其中，
研磨所述导电过孔的端部的步骤包括研磨保护层，所述研磨利用具有柔量的研磨元件进行，所述研磨元件在所述保护层之上施加力，所述柔量和力使得研磨元件的一部分在研磨期间突出进所述过孔开口内。
5、根据权利要求4的方法，其中，
所述导电过孔在所述研磨之前不完全固化。
6、根据权利要求5的方法，其中，
所述集成电路形成于嵌入于所述衬底内的微电子管芯中。
7、根据权利要求6的方法，其中，
所述微电子管芯具有标高为高出于所述衬底的第一表面的10μm之内的器件表面。
8、根据权利要求7的方法，其中，
在所述研磨之后，所述导电过孔的端部具有高出于所述衬底的第一表面的10μm之内的标高。
9、根据权利要求8的方法，其中，
所述保护层是为水溶性的，以及
还包括去除保护层的步骤。
10、根据权利要求9的方法，还包括：
将所述导电过孔固化的步骤。
11、一种构造电子装置的方法，包括以下步骤：
提供具有上表面和下表面、且其中嵌入了微电子管芯的衬底，在所述微电子管芯内形成了集成电路；
在所述衬底的上表面上方形成保护层，所述保护层的厚度为5～20μm；
形成穿过保护层并进入所述衬底的上表面的多个过孔开口，每个过孔开口具有深度；
在所述过孔开口中形成所述多个导电过孔，每个导电过孔具有位于高出于所述衬底的上表面的第一标高的端部；
利用研磨元件研磨所述保护层和所述导电过孔的端部，使得所述导电过孔的端部降低至小于第一标高的第二标高处，其中所述研磨元件具有柔量，且所述研磨元件在所述保护层上施加力，使得所述研磨元件的一部分在研磨期间突出进所述过孔开口中。
12、根据权利要求11的方法，其中，
所述形成导电过孔的步骤包括在所述过孔开口内淀积导电膏，其中所述导电膏在所述研磨前不完全固化。
13、根据权利要求12的方法，其中，
所述微电子管芯具有标高在高出于所述衬底的上表面的10μm之内的器件表面。
14、根据权利要求13的方法，其中，
每个导电过孔的第二标高在高出于所述衬底的上表面的10μm之内。
15、根据权利要求14的方法，其中，
所述保护层是水溶性的，以及
还包括去除所述保护层的步骤。
16、一种构造电子装置的方法，包括以下步骤：
提供具有上表面和下表面、且其中嵌入了微电子管芯的衬底，所述微电子管芯具有器件表面，所述器件表面具有高出所述衬底上表面10μm之内的标高；
在所述衬底的上表面和下表面之上形成保护层，所述保护层的厚度为5～20μm；
形成穿过所述衬底的上表面上的保护层、所述衬底、以及所述衬底的下表面上的保护层的多个过孔开口；
在所述多个过孔开口中淀积导电膏以在每个过孔开口内形成导电过孔，每个导电过孔的高度大于所述衬底的上表面上的保护层、所述衬底、所述衬底的下表面上的保护层以及分别从所述衬底的相应的上下表面上的保护层伸出的相对的上下端部的组合厚度；
利用抛光元件对所述衬底的上下表面上方的保护层以及导电过孔的相对的端部进行研磨，所述研磨元件具有柔量并在所述保护层上施加力，使得抛光元件的一部分在研磨期间突出进所述过孔开口中，以将导电过孔的高度降低至小于所述衬底的上表面上的保护层、所述衬底、所述衬底的下表面上的保护层的组合厚度，其中所述导电过孔的相对的上下端部分别具有高出于相应的衬底表面的10μm以内的标高；
去除所述衬底的上下表面上的所述保护层；以及
固化所述导电过孔。
17、根据权利要求16的方法，其中，
所述固化所述导电过孔的步骤在所述研磨步骤后进行。
18、根据权利要求17的方法，还包括：
在所述保护层和所述导电过孔的端部的上方形成第二保护层的步骤。
19、根据权利要求18的方法，其中，
所述保护层和所述第二保护层是水溶性的。
20、根据权利要求19的方法，其中，
所述研磨步骤是利用非水溶剂进行的。
CNA2007800074766A 2006-03-08 2007-01-29 将形成于衬底中的过孔平坦化的方法 Pending CN101395699A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/371,658 US20070212865A1 (en) 2006-03-08 2006-03-08 Method for planarizing vias formed in a substrate
US11/371,658 2006-03-08

Publications (1)

Publication Number Publication Date
CN101395699A true CN101395699A (zh) 2009-03-25

Family

ID=38479482

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800074766A Pending CN101395699A (zh) 2006-03-08 2007-01-29 将形成于衬底中的过孔平坦化的方法

Country Status (5)

Country Link
US (1) US20070212865A1 (zh)
JP (1) JP2009529244A (zh)
CN (1) CN101395699A (zh)
TW (1) TW200802769A (zh)
WO (1) WO2007120959A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755384A (zh) * 2020-06-18 2020-10-09 通富微电子股份有限公司 半导体器件以及制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8951839B2 (en) * 2010-03-15 2015-02-10 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP
US8216918B2 (en) 2010-07-23 2012-07-10 Freescale Semiconductor, Inc. Method of forming a packaged semiconductor device
US20120282767A1 (en) * 2011-05-05 2012-11-08 Stmicroelectronics Pte Ltd. Method for producing a two-sided fan-out wafer level package with electrically conductive interconnects, and a corresponding semiconductor package
US8617935B2 (en) 2011-08-30 2013-12-31 Freescale Semiconductor, Inc. Back side alignment structure and manufacturing method for three-dimensional semiconductor device packages
US8916421B2 (en) 2011-08-31 2014-12-23 Freescale Semiconductor, Inc. Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
US9142502B2 (en) 2011-08-31 2015-09-22 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
US8597983B2 (en) 2011-11-18 2013-12-03 Freescale Semiconductor, Inc. Semiconductor device packaging having substrate with pre-encapsulation through via formation
US8685790B2 (en) 2012-02-15 2014-04-01 Freescale Semiconductor, Inc. Semiconductor device package having backside contact and method for manufacturing
US9847315B2 (en) * 2013-08-30 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packages, packaging methods, and packaged semiconductor devices
AU2017282651B2 (en) 2016-06-21 2021-08-12 Orion Ophthalmology LLC Heterocyclic prolinamide derivatives
EP3472151A4 (en) 2016-06-21 2020-03-04 Orion Ophthalmology LLC CARBOCYCLIC PROLINAMIDE DERIVATIVES

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110759A (en) * 1988-12-20 1992-05-05 Fujitsu Limited Conductive plug forming method using laser planarization
US5111759A (en) * 1989-12-19 1992-05-12 Juki Corporation Inconstant-thickness workpiece feeding apparatus
US5744285A (en) * 1996-07-18 1998-04-28 E. I. Du Pont De Nemours And Company Composition and process for filling vias
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US6380078B1 (en) * 2000-05-11 2002-04-30 Conexant Systems, Inc. Method for fabrication of damascene interconnects and related structures
US6506332B2 (en) * 2000-05-31 2003-01-14 Honeywell International Inc. Filling method
DK1421175T3 (da) * 2001-06-28 2009-03-23 Mountain View Pharmaceuticals Polymerstabiliserede proteinaser
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2004079736A (ja) * 2002-08-15 2004-03-11 Sony Corp チップ内蔵基板装置及びその製造方法
JP2004179588A (ja) * 2002-11-29 2004-06-24 Sanyo Electric Co Ltd 半導体装置の製造方法
US20050048766A1 (en) * 2003-08-31 2005-03-03 Wen-Chieh Wu Method for fabricating a conductive plug in integrated circuit
US7208404B2 (en) * 2003-10-16 2007-04-24 Taiwan Semiconductor Manufacturing Company Method to reduce Rs pattern dependence effect
TWI228389B (en) * 2003-12-26 2005-02-21 Ind Tech Res Inst Method for forming conductive plugs
JP4800585B2 (ja) * 2004-03-30 2011-10-26 ルネサスエレクトロニクス株式会社 貫通電極の製造方法、シリコンスペーサーの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755384A (zh) * 2020-06-18 2020-10-09 通富微电子股份有限公司 半导体器件以及制备方法

Also Published As

Publication number Publication date
WO2007120959A2 (en) 2007-10-25
TW200802769A (en) 2008-01-01
JP2009529244A (ja) 2009-08-13
US20070212865A1 (en) 2007-09-13
WO2007120959A3 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
CN101395699A (zh) 将形成于衬底中的过孔平坦化的方法
US20170179041A1 (en) Semiconductor package with trenched molding-based electromagnetic interference shielding
US10461007B2 (en) Semiconductor package with electromagnetic interference shielding
CN101310374B (zh) 用于高级焊料凸点形成的方法
CN106356340B (zh) 半导体器件及其制造方法
CN101499445B (zh) 半导体器件及其制造方法
CN1945816B (zh) 半导体器件及其制造方法
US9704842B2 (en) Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package
US8617935B2 (en) Back side alignment structure and manufacturing method for three-dimensional semiconductor device packages
US10796975B2 (en) Semiconductor package with supported stacked die
KR20170070779A (ko) 웨이퍼 레벨 패키지 및 제조 방법
US8253034B2 (en) Printed circuit board and semiconductor package with the same
CN105230132A (zh) 包括降低热膨胀系数(cte)并减小翘曲的无机材料的基板
US10056294B2 (en) Techniques for adhesive control between a substrate and a die
TW201806090A (zh) 封裝結構
CN102214628B (zh) 封装基板及其制造方法
US10586764B2 (en) Semiconductor package with programmable signal routing
KR20200066865A (ko) 반도체 패키지의 제조방법
US9991206B1 (en) Package method including forming electrical paths through a mold layer
US20140101935A1 (en) Method for manufacturing printed circuit board
CN110880490A (zh) 承载电子部件的部件承载件及制造部件承载件的方法
KR20200142730A (ko) 인쇄회로기판
JP2005072099A (ja) 埋込み電極の形成方法および半導体装置の製造方法
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US11270894B2 (en) Manufacturing method for semiconductor package with cantilever pads

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090325