TWI776691B - 封裝基板結構及其製作方法 - Google Patents

封裝基板結構及其製作方法 Download PDF

Info

Publication number
TWI776691B
TWI776691B TW110135874A TW110135874A TWI776691B TW I776691 B TWI776691 B TW I776691B TW 110135874 A TW110135874 A TW 110135874A TW 110135874 A TW110135874 A TW 110135874A TW I776691 B TWI776691 B TW I776691B
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
via hole
radial dimension
package substrate
Prior art date
Application number
TW110135874A
Other languages
English (en)
Other versions
TW202238909A (zh
Inventor
梅萌
史剛
王培春
李廣峰
Original Assignee
大陸商瀾起科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商瀾起科技股份有限公司 filed Critical 大陸商瀾起科技股份有限公司
Application granted granted Critical
Publication of TWI776691B publication Critical patent/TWI776691B/zh
Publication of TW202238909A publication Critical patent/TW202238909A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Casings For Electric Apparatus (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本發明提供一種封裝基板結構及其製作方法，製作方法包括：提供一基板，在基板中形成具有第一徑向尺寸的第一過孔；於第一過孔的側壁形成第一金屬層；於第一過孔中填充介質層；於介質層中形成具有第二徑向尺寸的第二過孔，其中，第二徑向尺寸小於第一徑向尺寸，第二過孔與第一金屬層之間由介質層間隔；於第二過孔中填充第二金屬層。採用本發明的套孔的方式而成的高速電路過孔設計，能夠減小因為過孔造成的阻抗不匹配而導致在特定頻段對插入損耗和回波損耗的影響，同時，高速信號的過孔能量也被限制在套孔中間的介質層中，進而可以減小高速信號的串擾。

Description

封裝基板結構及其製作方法
本發明屬於晶片封裝領域，特別是涉及一種封裝基板結構及其製作方法。
封裝基板是晶片封裝體的重要組成材料，主要起承載保護晶片與連接上層晶片和下層電路板作用。完整的晶片由裸晶片(晶圓片)與封裝體(封裝基板及固封材料、引線等)組合而成。封裝基板作為晶片封裝的核心材料，一方面能夠保護、固定、支撐晶片，增強晶片導熱散熱性能，保證晶片不受物理損壞，另一方面封裝基板的上層與晶片相連，下層和印刷電路板相連，以實現電氣和物理連接、功率分配、信號分配，以及連通晶片內部與外部電路等功能。
由於電子晶片越來越小且其資料處理速度越來越快，封裝基板必須在更小的空間內傳輸更多、更快的資料信號且不降低信號的品質。能夠達到前述要求的高密度、高速基板開始被使用。在高速基板設計中，通過在高速信號過孔旁邊增加參考地或者電源孔，形成電場回路，可以有效優化高速信號的完整性。在該設計中，通常通過調整高速信號孔和參考孔的距離以及參考孔的數目，來達到阻抗匹配，減小插入損耗和回波損耗。但是對於這種結構，要達到全頻帶阻抗匹配比較困難，從而會在整個電場環路中，形成駐波；同時電磁 場的能量不只有參考路徑這一條路徑，還會擴散的介質中，進而會增大高速信號之間的串擾。
鑒於以上所述現有技術的缺點，本發明的目的在於提供一種封裝基板結構及其製作方法，用於解決現有技術中高速基板中高速信號之間串擾較為嚴重的問題。
為實現上述目的及其他相關目的，本發明提供一種封裝基板結構的製作方法，所述製作方法包括：提供一基板，在所述基板中形成具有第一徑向尺寸的第一過孔；於所述第一過孔的側壁形成第一金屬層；於所述第一過孔中填充介質層；於所述介質層中形成具有第二徑向尺寸的第二過孔，其中，所述第二徑向尺寸小於所述第一徑向尺寸，所述第二過孔與所述第一金屬層之間由所述介質層間隔；於所述第二過孔中填充第二金屬層。
可選地，所述基板包括相對的第一面及第二面，所述第一面及/或第二面上具有參考層，所述第一金屬層連接至所述參考層，所述參考層連接於電源或地。
可選地，通過機械鑽孔方式於所述基板中形成所述第一過孔，通過鐳射鑽孔的方式於所述介質層中形成所述第二過孔。
可選地，所述第一徑向尺寸介於75微米~5000微米之間，所述第二徑向尺寸介於45微米~100微米之間，且所述第一徑向尺寸與所述第二徑向尺寸的差值大於或等於40微米。
可選地，所述介質層的材料包括樹脂油墨，於所述第一過孔中填充介質層包括：通過印刷的方式於所述第一過孔中填充樹脂油墨；固化所述樹脂油墨；通過噴砂打磨的方式對所述樹脂油墨進行平坦化處理。
可選地，於所述第二過孔中填充第二金屬層，包括步驟：通過電鍍的方式於所述第二過孔中形成第二金屬層；通過光刻技術及刻蝕技術去除所述第二過孔與所述第一金屬層之間的第二金屬層，以實現所述第二金屬層與所述第一金屬層之間的電隔離。
可選地，還包括於所述基板上形成信號層的步驟，所述第二金屬層連接至所述信號層。
可選地，所述信號層包括絕緣層及信號金屬層；所述第二金屬層通過疊孔的方式連接至所述信號層，包括步驟：於所述基板表面形成所述絕緣層；於所述絕緣層中形成通孔，所述通孔顯露所述第二金屬層；於所述通孔中形成導電栓；於所述絕緣層上形成所述信號金屬層，所述信號金屬層與所述導電栓電連接。
可選地，所述第一金屬層與所述第二金屬層的材料均為銅。
本發明還提供一種封裝基板結構，所述封裝基板結構包括：基板，所述基板中形成有具有第一徑向尺寸的第一過孔；第一金屬層，位於所述第一過孔的側壁；介質層，填充於所述第一過孔中，所述介質層中形成有具有第二徑向尺寸的第二過孔，其中，所述第二徑向尺寸小於所述第一徑向尺寸，所述第二過孔與所述第一金屬層之間由所述介質層間隔；第二金屬層，填充於所述第二過孔中且與所述第一金屬層電隔離。
可選地，所述基板包括相對的第一面及第二面，所述第一面及/或第二面上具有參考層，所述第一金屬層連接至所述參考層，所述參考層連接於電源或地。
可選地，所述第一徑向尺寸介於75微米~5000微米之間，所述第二徑向尺寸介於45微米~100微米之間，且所述第一徑向尺寸與所述第二徑向尺寸的差值大於或等於40微米。
可選地，所述介質層的材料包括樹脂油墨，所述第一金屬層與所述第二金屬層的材料均為銅。
可選地，所述基板還包括信號層，所述信號層通過疊孔的方式連接於所述第二金屬層。
可選地，所述信號層包括：絕緣層，形成於所述基板表面，所述絕緣層中具有通孔，所述通孔顯露所述第二金屬層，所述通孔中填充有導電栓；信號金屬層，形成於所述絕緣層上，所述信號金屬層與所述導電栓電連接。
如上所述，本發明的封裝基板結構及其製作方法，具有以下有益效果：本發明通過在封裝基板製作過程中，首先對所需要的高速信號進行機械鑽孔，以形成孔徑相對較大的過孔，然後在機械鑽孔中疊加鐳射鑽孔，以形成孔徑相對較小的過孔，從而將信號線的過孔設計為套孔形式，其中，孔徑較大的過孔直接連接到參考層，如電源或者地平面，孔徑較小的過孔通過疊孔的方法連接到信號走線層。通過在機械鑽孔和鐳射鑽孔的區域，形成類似於同軸線的結構，達到阻抗匹配，從而減小插入損耗和回波損耗，同時將高速信號的電場能量束縛在鐳射鑽孔和機械鑽孔之間的介質層中。實驗證明，採用本 發明的套孔的方式而成的高速電路過孔設計，能夠減小因為過孔造成的阻抗不匹配而導致在特定頻段對插入損耗和回波損耗的影響，同時，高速信號的過孔能量也被限制在套孔中間的介質層中，進而可以減小高速信號的串擾。
10:套孔設計
101:基板
102:第一參考層
103:第二參考層
104:鑽頭
105:第一過孔
106:第一金屬層
107:介質層
108:第二過孔
109:第二金屬層
110:掩膜圖形
201:絕緣層
202:導電栓
203:信號金屬層
20:單孔設計
圖1至圖12顯示為本發明實施例的封裝基板結構及其製作方法各步驟所呈現的結構示意圖。
圖13顯示為本發明的一個具體的封裝結構示例示意圖，其包括本發明的具有套孔設計及傳統的單孔設計的封裝基板結構。
圖14顯示為圖13中A-A’處的截面結構示意圖。
圖15顯示為圖13中B-B’處的截面結構示意圖。
圖16顯示為圖13的封裝基板結構的插入損耗測試曲線。
圖17顯示為圖13的封裝基板結構的回波損耗測試曲線。
圖18顯示為圖13的封裝基板結構的電場分佈測試圖。
以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地瞭解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
如在詳述本發明實施例時，為便於說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發明保護的範圍。此外，在實際製作中應包含長度、寬度及深度的三維空間尺寸。
為了方便描述，此處可能使用諸如“之下”、“下方”、“低於”、“下面”、“上方”、“上”等的空間關係詞語來描述附圖中所示的一個元件或特徵與其他元件或特徵的關係。將理解到，這些空間關係詞語意圖包含使用中或操作中的器件的、除了附圖中描繪的方向之外的其他方向。此外，當一層被稱為在兩層“之間”時，它可以是所述兩層之間僅有的層，或者也可以存在一個或多個介於其間的層。
在本申請的上下文中，所描述的第一特徵在第二特徵“之上”的結構可以包括第一和第二特徵形成為直接接觸的實施例，也可以包括另外的特徵形成在第一和第二特徵之間的實施例，這樣第一和第二特徵可能不是直接接觸。
需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖示中僅顯示與本發明中有關的組件而非按照實際實施時的元件數目、形狀及尺寸繪製，其實際實施時各元件的型態、數量及比例可為一種隨意的改變，且其元件佈局型態也可能更為複雜。
如圖1至圖12所示，本實施例提供一種封裝基板結構的製作方法，所述製作方法包括以下步驟：
如圖1至圖3所示，首先進行步驟1)，提供一基板101，在所述基板101中形成具有第一徑向尺寸的第一過孔105。
所述基板101可以為剛性基板或柔性基板，所述基板101的材料可以為酚醛樹脂、環氧樹脂、聚酯樹脂等，也可以在上述樹脂中增加玻璃纖維布、聚基醯胺纖維、無紡布作為增強材料，形成具有相應功能的基板。如圖1所示，所述基板101包括相對的第一面及第二面，所述第一面及/或第二面上具有參考層，圖1示出了第一面及第二面均具有參考層的結構，即所述第一面及或第二面上分別具有第一參考層102及第二參考層103，但不以此為限，在實際應用中，也可僅在所述第一面與所述第二面其中之一上設置參考層。所述第一參考層102及第二參考層103連接於電源或地，例如，所述第一參考層102及第二參考層103的材料可以為銅。
如圖2至圖3所示，在本實施例中，通過機械鑽孔方式於所述基板101中形成所述第一過孔105，通過鑽頭104對所述基板101施加機械力，以在所述基板101中形成所述第一過孔105，採用機械鑽孔方式形成所述第一過孔105，具有尺寸可控性高、且成本低廉的優點。在本實施例中，所述第一徑向尺寸介於75微米~5000微米之間，例如為100微米、150微米、200微米等，只需依據實際需求選用不同尺寸的鑽頭104進行製作，且並不限於此處所列舉的示例。在進行機械鑽孔後，可以採用如氮氣吹氣等技術對所述第一過孔105進行清理，以去除在機械鑽孔過程中黏附在所述第一過孔105側壁的殘留物，獲得光滑的側壁表面。
如圖4所示，然後進行步驟2)，於所述第一過孔105的側壁形成第一金屬層106。
例如，可以採用電鍍等技術，在所述第一過孔105的側壁形成所述第一金屬層106，所述第一金屬層106可以呈環形，具體地，可以先採用濺射 技術在所述第一過孔105的側壁形成一種子層，該種子層例如可以為銅、或鈦和銅的疊層等，以利於後續電鍍技術的製程，接著，採用電鍍技術在所述種子層上形成第一金屬層106，所述第一金屬層106連接至所述基板101表面的參考層，所述參考層後續可以連接電源或接地。在本實施例中，所述第一金屬層106的材料均為銅。
如圖5至圖6所示，接著進行步驟3)，於所述第一過孔105中填充介質層107；在本實施例中，所述介質層107的材料包括樹脂油墨，於所述第一過孔105中填充介質層107包括以下步驟：
如圖5所示，首先進行步驟3-1)，通過印刷的方式於所述第一過孔105中填充樹脂油墨。
接著進行步驟3-2)，固化所述樹脂油墨，例如，對於不同的樹脂油墨，可以採用紫外線固化或熱固化的方式使所述樹脂油墨固化。
如圖6所示，接著進行步驟3-3)，通過噴砂打磨的方式對所述樹脂油墨進行平坦化處理，以利於所述介質層107中的後續鑽孔技術的進行。
如圖7所示，然後接著進行步驟4)，於所述介質層107中形成具有第二徑向尺寸的第二過孔108，其中，所述第二徑向尺寸小於所述第一徑向尺寸，所述第二過孔108與所述第一金屬層106之間由所述介質層107間隔。
在本實施例中，通過鐳射鑽孔的方式於所述介質層107中形成所述第二過孔108，通過鐳射鑽孔的方式形成所述第二過孔108，能在空間尺寸較小的區域中，獲得孔徑較小的過孔，同時，鐳射鑽孔可以精準定位，且不會對基板101造成壓迫損傷，尤其是第二過孔108是形成在所述介質層107中，採用鐳 射鑽孔，可以大大降低鑽孔時對所述介質層107可能造成的損傷或由於壓迫而造成脫落的風險。所述第二徑向尺寸介於45微米~100微米之間，且所述第一徑向尺寸與所述第二徑向尺寸的差值大於或等於40微米，具體地，所述第二徑向尺寸例如可以為50微米、100微米、150微米等。在進行鐳射鑽孔後，可以採用如氮氣吹氣等技術對所述第二過孔108進行清理，以去除在鐳射鑽孔過程中，黏附在所述第二過孔108側壁的殘留物，獲得光滑的側壁表面。
如圖8至圖11所示，然後進行步驟5)，於所述第二過孔108中填充第二金屬層109，例如，所述第二金屬層109的材料可以為銅。
具體地，於所述第二過孔108中填充第二金屬層109，可以包括以下步驟：
如圖8所示，首先進行步驟5-1)，通過電鍍的方式於所述第二過孔108中形成第二金屬層109，例如，可以先採用濺射技術在所述第二過孔108的側壁形成一種子層，該種子層例如可以為銅、或鈦和銅的疊層等，以利於後續電鍍技術的製程，接著，採用電鍍技術在所述種子層上形成第二金屬層109，所述第二金屬層109充滿所述第二過孔108，以提高結構的機械強度，同時提高所述第二金屬層109的信號傳輸能力。需要說明的是，通過電鍍技術在所述第二過孔108形成所述第二金屬層109時，所述第二金屬層109也會同時形成於所述基板101的第一面及第二面，如圖8所示。
如圖9至圖11所示，然後進行步驟5-2)，通過光刻技術及刻蝕技術去除所述第二過孔108與所述第一金屬層106之間的第二金屬層109，以實現所述第二金屬層109與所述第一金屬層106之間的電隔離。
具體地，包括以下步驟：
如圖9所示，進行步驟5-2a)，於所述基板101上形成掩膜圖形110(如光刻膠或其他硬掩膜等)，所述掩膜圖形110具有顯露部分所述第二金屬層109的視窗。
如圖10所述，進行步驟5-2b)，採用濕法刻蝕或幹法刻蝕技術去除所述第二過孔108與所述第一金屬層106之間的第二金屬層109，以實現所述第二金屬層109與所述第一金屬層106之間的電隔離。
如圖11所示，進行步驟5-2c)，去除所述掩膜圖形110，並對所述基板101進行清洗。
如圖12所示，本實施例還可以包括步驟6)，於所述基板101上形成信號層，所述第二金屬層109連接至所述信號層。
具體地，所述信號層包括絕緣層202與信號金屬層203，所述第二金屬層109通過疊孔的方式連接至所述信號層，包括以下步驟：
步驟6-1)，於所述基板101表面形成所述絕緣層201，所述絕緣層201例如可以為聚醯亞胺或樹脂油墨等。
步驟6-2)，於所述絕緣層201中形成通孔，所述通孔顯露所述第二金屬層109。
步驟6-3)，於所述通孔中形成導電栓202。
步驟6-4)，於所述絕緣層201上形成所述信號金屬層203，所述信號金屬層203與所述導電栓202電連接。
需要說明的是，在另一實施例中，也可以採用機械鑽孔方式形成所述第一過孔，並採用機械鑽孔方式形成所述第二過孔；在又一實施例中，也可以採用鐳射鑽孔方式形成所述第一過孔，並採用鐳射鑽孔方式形成所述第二 過孔。在又一實施例中，也可以形成大孔裡套中孔，中孔裡套小孔的過孔結構，更進一步地，也可以形成更多層級的套孔結構；在又一實施例中，也可以在大孔中形成兩個以上相互獨立的小孔，如通過兩個獨立的小孔形成差分線等。上述實施方式應該包含在本發明的權利保護範圍中。
如圖11所示，本實施例還提供一種封裝基板結構，所述封裝基板結構包括：基板101，所述基板101中形成有具有第一徑向尺寸的第一過孔105；第一金屬層106，位於所述第一過孔105的側壁；介質層107，填充於所述第一過孔105中，所述介質層107中形成有具有第二徑向尺寸的第二過孔108，其中，所述第二徑向尺寸小於所述第一徑向尺寸，所述第二過孔108與所述第一金屬層106之間由所述介質層107間隔；第二金屬層109，填充於所述第二過孔108中且與所述第一金屬層106電隔離。
所述基板101可以為剛性基板或柔性基板，所述基板101的材料可以為酚醛樹脂、環氧樹脂、聚酯樹脂等，也可以在上述樹脂中增加玻璃纖維布、聚基醯胺纖維、無紡布作為增強材料，形成具有相應功能的基板。所述基板101包括相對的第一面及第二面，所述第一面及/或第二面上具有參考層，所述第一金屬層106連接至所述參考層，所述參考層連接於電源或地，例如，所述參考層的材料可以為銅。
所述第一徑向尺寸介於75微米~5000微米之間，例如為100微米、150微米、200微米等，所述第二徑向尺寸介於45微米~100微米之間，例如為50微米、100微米、150微米等，且所述第一徑向尺寸與所述第二徑向尺寸的差值大於或等於40微米。
所述介質層107的材料包括樹脂油墨，所述第一金屬層106與所述第二金屬層109的材料均為銅。
如圖12所示，所述基板101還包括信號層，所述信號層通過疊孔的方式連接於所述第二金屬層109。具體地，所述信號層可以包括：絕緣層201，形成於所述基板101表面，所述絕緣層201中具有通孔，所述通孔顯露所述第二金屬層109，所述通孔中填充有導電栓202；信號金屬層203，形成於所述絕緣層201上，所述信號金屬層203與所述導電栓202電連接。
圖13顯示為一個具體的封裝結構示例，其包括本發明的具有套孔設計10及傳統的單孔設計20的封裝基板結構。圖14顯示為圖13中A-A’處的截面結構示意圖，圖15顯示為圖13中B-B’處的截面結構示意圖。本實施例對圖13的包括傳統單孔設計20及本發明的套孔設計10的封裝基板結構進行了插入損耗測試、回波損耗測試及電場分佈測試，其中，插入損耗測試曲線圖如圖16所示，回波損耗測試曲線圖如圖17所示，電場分佈如圖18所示。由圖16至圖18可見，採用本發明的套孔的方式做高速電路過孔設計，能夠減小因為過孔造成的阻抗不匹配而導致在特定頻段對插入損耗和回波損耗的影響，如圖16及圖17所示，同時，高速信號的過孔能量也被限制在套孔中間的介質層107中，進而可以減小高速信號的串擾，如圖18所示。
如上所述，本發明的封裝基板結構及其製作方法，具有以下有益效果：本發明通過在封裝基板製作過程中，首先對所需要的高速信號進行機械鑽孔，以形成孔徑相對較大的過孔，然後在機械鑽孔中疊加鐳射鑽孔，以形成孔徑相對較小的過孔，從而將信號線的過孔設計為套孔形式，其中，孔 徑較大的過孔直接連接到參考層，如電源或者地平面，孔徑較小的過孔通過疊孔的方法連接到信號走線層。通過在機械鑽孔和鐳射鑽孔的區域，形成類似於同軸線的結構，達到阻抗匹配，從而減小插入損耗和回波損耗，同時將高速信號的電場能量束縛在鐳射鑽孔和機械鑽孔之間的介質層107中。實驗證明，採用本發明的套孔的方式做高速電路過孔設計，能夠減小因為過孔造成的阻抗不匹配而導致在特定頻段對插入損耗和回波損耗的影響，同時，高速信號的過孔能量也被限制在套孔中間的介質層107中，進而可以減小高速信號的串擾。
所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
101:基板
102:第一參考層
103:第二參考層
106:第一金屬層
107:介質層
108:第二過孔
109:第二金屬層

Claims (13)

  1. 一種封裝基板結構的製作方法，其中，所述製作方法包括：提供一基板，在所述基板中形成具有第一徑向尺寸的第一過孔；於所述第一過孔的側壁形成第一金屬層；於所述第一過孔中填充介質層；於所述介質層中形成具有第二徑向尺寸的第二過孔，其中，所述第二徑向尺寸小於所述第一徑向尺寸，所述第二過孔與所述第一金屬層之間由所述介質層間隔；於所述第二過孔中填充第二金屬層；以及其中，所述基板包括相對的第一面及第二面，所述第一面及/或第二面上具有參考層，所述第一金屬層連接至所述參考層，所述參考層連接於電源或地。
  2. 如請求項1的封裝基板結構的製作方法，其中：通過機械鑽孔方式於所述基板中形成所述第一過孔，通過鐳射鑽孔的方式於所述介質層中形成所述第二過孔。
  3. 如請求項1的封裝基板結構的製作方法，其中：所述第一徑向尺寸介於75微米~5000微米之間，所述第二徑向尺寸介於45微米~100微米之間，且所述第一徑向尺寸與所述第二徑向尺寸的差值大於或等於40微米。
  4. 如請求項1的封裝基板結構的製作方法，其中：所述介質層的材料包括樹脂油墨，於所述第一過孔中填充介質層包括：通過印刷的方式於所述第一過孔中填充樹脂油墨；固化所述樹脂油墨；以及通過噴砂打磨的方式對所述樹脂油墨進行平坦化處理。
  5. 如請求項1的封裝基板結構的製作方法，其中：於所述第二過孔中填充第二金屬層，包括以下步驟：通過電鍍的方式於所述第二過孔中形成第二金屬層；以及通過光刻技術及刻蝕技術去除所述第二過孔與所述第一金屬層之間的第二金屬層，以實現所述第二金屬層與所述第一金屬層之間的電隔離。
  6. 如請求項1的封裝基板結構的製作方法，其中：還包括於所述基板上形成信號層的步驟，所述第二金屬層連接至所述信號層。
  7. 如請求項6的封裝基板結構的製作方法，其中：所述信號層包括絕緣層及信號金屬層；所述第二金屬層通過疊孔的方式連接至所述信號層，包括以下步驟：於所述基板表面形成所述絕緣層；於所述絕緣層中形成通孔，所述通孔顯露所述第二金屬層；於所述通孔中形成導電栓；以及於所述絕緣層上形成所述信號金屬層，所述信號金屬層與所述導電栓電連接。
  8. 如請求項1的封裝基板結構的製作方法，其中：所述第一金屬層與所述第二金屬層的材料均為銅。
  9. 一種封裝基板結構，其中，所述封裝基板結構包括：基板，所述基板中形成有具有第一徑向尺寸的第一過孔；第一金屬層，位於所述第一過孔的側壁； 介質層，填充於所述第一過孔中，所述介質層中形成有具有第二徑向尺寸的第二過孔，其中，所述第二徑向尺寸小於所述第一徑向尺寸，所述第二過孔與所述第一金屬層之間由所述介質層間隔；第二金屬層，填充於所述第二過孔中且與所述第一金屬層電隔離；以及其中，所述基板包括相對的第一面及第二面，所述第一面及/或第二面上具有參考層，所述第一金屬層連接至所述參考層，所述參考層連接於電源或地。
  10. 如請求項9的封裝基板結構，其中：所述第一徑向尺寸介於75微米~5000微米之間，所述第二徑向尺寸介於45微米~100微米之間，且所述第一徑向尺寸與所述第二徑向尺寸的差值大於或等於40微米。
  11. 如請求項9的封裝基板結構，其中：所述介質層的材料包括樹脂油墨，所述第一金屬層與所述第二金屬層的材料均為銅。
  12. 如請求項9的封裝基板結構，其中：所述基板還包括信號層，所述信號層通過疊孔的方式連接於所述第二金屬層。
  13. 如請求項12的封裝基板結構，其中：所述信號層包括：絕緣層，形成於所述基板表面，所述絕緣層中具有通孔，所述通孔顯露所述第二金屬層，所述通孔中填充有導電栓；以及信號金屬層，形成於所述絕緣層上，所述信號金屬層與所述導電栓電連接。
TW110135874A 2021-03-18 2021-09-27 封裝基板結構及其製作方法 TWI776691B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110291858.8 2021-03-18
CN202110291858.8A CN115116855A (zh) 2021-03-18 2021-03-18 封装基板结构及其制作方法

Publications (2)

Publication Number Publication Date
TWI776691B true TWI776691B (zh) 2022-09-01
TW202238909A TW202238909A (zh) 2022-10-01

Family

ID=83284092

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110135874A TWI776691B (zh) 2021-03-18 2021-09-27 封裝基板結構及其製作方法

Country Status (3)

Country Link
US (1) US20220301888A1 (zh)
CN (1) CN115116855A (zh)
TW (1) TWI776691B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201515173A (zh) * 2013-06-27 2015-04-16 Intel Ip Corp 用於電子系統的高導電率、高頻率之通孔
US20200066617A1 (en) * 2016-03-07 2020-02-27 Micron Technology, Inc. Low capacitance through substrate via structures
CN111201584A (zh) * 2017-10-11 2020-05-26 国立研究开发法人理化学研究所 电流导入端子和具备该电流导入端子的压力保持装置以及x射线摄像装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327690A (ja) * 2003-04-24 2004-11-18 Fuji Xerox Co Ltd プリント配線基板
SG135065A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
US7629541B2 (en) * 2006-06-19 2009-12-08 Endicott Interconnect Technologies, Inc. High speed interposer
WO2008008552A2 (en) * 2006-07-14 2008-01-17 Stablcor, Inc. Build-up printed wiring board substrate having a core layer that is part of a circuit
JP5125166B2 (ja) * 2007-03-27 2013-01-23 日本電気株式会社 多層配線基板及びその製造方法
US20090200682A1 (en) * 2008-02-08 2009-08-13 Broadcom Corporation Via in via circuit board structure
US8227706B2 (en) * 2008-12-31 2012-07-24 Intel Corporation Coaxial plated through holes (PTH) for robust electrical performance
US8624127B2 (en) * 2010-02-26 2014-01-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8541695B2 (en) * 2010-02-26 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9635761B2 (en) * 2013-07-15 2017-04-25 Massachusetts Institute Of Technology Sleeved coaxial printed circuit board vias

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201515173A (zh) * 2013-06-27 2015-04-16 Intel Ip Corp 用於電子系統的高導電率、高頻率之通孔
US20200066617A1 (en) * 2016-03-07 2020-02-27 Micron Technology, Inc. Low capacitance through substrate via structures
CN111201584A (zh) * 2017-10-11 2020-05-26 国立研究开发法人理化学研究所 电流导入端子和具备该电流导入端子的压力保持装置以及x射线摄像装置

Also Published As

Publication number Publication date
US20220301888A1 (en) 2022-09-22
CN115116855A (zh) 2022-09-27
TW202238909A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
US6504227B1 (en) Passive semiconductor device mounted as daughter chip on active semiconductor device
TWI615065B (zh) 柔性線路板及其製作方法
US20070007641A1 (en) Chip-embedded interposer structure and fabrication method thereof, wafer level stack structure and resultant package structure
JP2008211175A (ja) 接地能力を高めたアンテナ内蔵の３ｄパッケージ構造
KR20130109116A (ko) 언더필을 갖는 반도체 칩 디바이스
JP2006310858A (ja) 半導体パッケージとともに用いられる改良されたパッケージ基板のための方法およびシステム
TWI525769B (zh) 封裝基板及其製法
KR20150022204A (ko) 인터포저 기판 및 이의 제조방법
KR101136423B1 (ko) 용량성 결합이 감소된 회로기판 어셈블리
TWI618175B (zh) 設置有天線的積體電路封裝裝置及其製造方法
TWM455979U (zh) 微小間距測試載板結構
US20090057873A1 (en) Packaging substrate structure with electronic component embedded therein and method for manufacture of the same
TW202036827A (zh) 線路結構及晶片封裝件
US6992255B2 (en) Via and via landing structures for smoothing transitions in multi-layer substrates
TWI776691B (zh) 封裝基板結構及其製作方法
US6881662B2 (en) Pattern formation process for an integrated circuit substrate
US20120118618A1 (en) Printed circuit board and method for manufacturing the same
CN104392937A (zh) 增加bbul封装中的i/o密度和降低层数的方法
TWI527189B (zh) 半導體基板及其製法
TWI626870B (zh) 垂直連接介面結構、具該結構的電路板及其製造方法
KR100652554B1 (ko) 에스아이-범프를 이용한 마더보드 및 그 제조 방법
US20210272905A1 (en) Microelectronic package with substrate cavity for bridge-attach
TW201545621A (zh) 印刷電路板的製造方法
TWI582902B (zh) 基板結構及其製作方法
KR20070007406A (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent