TW202036827A - 線路結構及晶片封裝件 - Google Patents

線路結構及晶片封裝件 Download PDF

Info

Publication number
TW202036827A
TW202036827A TW108109841A TW108109841A TW202036827A TW 202036827 A TW202036827 A TW 202036827A TW 108109841 A TW108109841 A TW 108109841A TW 108109841 A TW108109841 A TW 108109841A TW 202036827 A TW202036827 A TW 202036827A
Authority
TW
Taiwan
Prior art keywords
hole
grid array
ball grid
line
signal line
Prior art date
Application number
TW108109841A
Other languages
English (en)
Other versions
TWI681527B (zh
Inventor
林元鴻
楊昇帆
孫宇程
Original Assignee
創意電子股份有限公司
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創意電子股份有限公司, 台灣積體電路製造股份有限公司 filed Critical 創意電子股份有限公司
Priority to TW108109841A priority Critical patent/TWI681527B/zh
Priority to CN201910378755.8A priority patent/CN111725164B/zh
Priority to US16/413,623 priority patent/US10892238B2/en
Application granted granted Critical
Publication of TWI681527B publication Critical patent/TWI681527B/zh
Publication of TW202036827A publication Critical patent/TW202036827A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/4942—Ball bonds
    • H01L2224/49421—Ball bonds on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Abstract

一種線路結構，其包括第一訊號線以及第二訊號線。第一訊號線包括第一線段、第一球柵陣列焊墊以及位於第一線段與第一球柵陣列焊墊之間的第一通孔。第二訊號線包括第二線段、第二球柵陣列焊墊以及位於第二線段與第二球柵陣列焊墊之間的第二通孔。以俯視觀之，第一球柵陣列焊墊的中心與第二球柵陣列焊墊的中心之間的連線具有第一距離，第一通孔的中心與第二通孔的中心之間的連線具有第二距離，且第一距離小於第二距離。一種晶片封裝件亦被提出。

Description

線路結構及晶片封裝件
本發明是有關於一種電子元件，且特別是有關於一種線路結構及晶片封裝件。
在高速及高頻的訊號傳輸上，用於傳輸訊號的導體需要通過良好的阻抗匹配（impedance matching）設計，以降低阻抗不匹配所造成的反射，即降低訊號傳輸時的插入損耗（insertion loss），且相對提高訊號傳輸時的回波損耗（return loss），而可以提升訊號傳輸的品質。
本發明提供一種線路結構及晶片封裝件，其具有較佳的訊號傳輸品質。
本發明的線路結構包括第一訊號線以及第二訊號線。第一訊號線包括第一線段、第一球柵陣列焊墊以及第一通孔。第一通孔位於第一線段與第一球柵陣列焊墊之間。第二訊號線包括第二線段、第二球柵陣列焊墊以及第二通孔。第二通孔位於第二線段與第二球柵陣列焊墊之間。以俯視觀之，第一球柵陣列焊墊的中心與第二球柵陣列焊墊的中心之間的連線具有第一距離，第一通孔的中心與第二通孔的中心之間的連線具有第二距離，且第一距離小於第二距離。
在本發明的一實施例中，第一球柵陣列焊墊、第二球柵陣列焊墊、第一通孔及第二通孔位於第一線段及第二線段之間。
在本發明的一實施例中，以俯視觀之，第一球柵陣列焊墊的中心與第一通孔的中心不重疊，且第二球柵陣列焊墊的中心與第二通孔的中心不重疊。
在本發明的一實施例中，線路結構更包括接地通孔。接地通孔配置於第一訊號線與第二訊號線之間。
在本發明的一實施例中，以俯視觀之，接地通孔配置於第一通孔的中心與第二通孔的中心之間的連線上。
在本發明的一實施例中，線路結構更包括第三訊號線以及第四訊號線。第三訊號線與第一訊號線構成第一差分走線對。第四訊號線與第二訊號線構成第二差分走線對。
在本發明的一實施例中，第一差分走線對的訊號傳輸頻率介於1G赫茲至30G赫茲間，且第二差分走線對的訊號傳輸頻率介於1G赫茲至30G赫茲間。
在本發明的一實施例中，線路結構更包括核心層。第一通孔及第二通孔貫穿核心層。
在本發明的一實施例中，第一訊號線更包括導電通孔。導電通孔位於第一通孔與第一線段之間，且第一通孔的厚度大於導電通孔的厚度。
在本發明的一實施例中，第一訊號線更包括導電通孔。導電通孔位於第一通孔與第一球柵陣列焊墊之間，且第一通孔的厚度大於導電通孔的厚度。
本發明的晶片封裝件包括晶片、前述的線路結構以及多個導電端子。晶片具有主動面。線路結構位於晶片的主動面上。線路結構電性連接於晶片。導電端子位於線路結構的第一球柵陣列焊墊及第二球柵陣列焊墊上。
基於上述，本發明線路結構及具有其的晶片封裝件可以有較佳的訊號傳輸品質。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下將參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。另外，實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明並非用來限制本發明。
圖1繪示本發明的一實施例的一種晶片封裝件的部分俯視示意圖。
請參照圖1，晶片封裝件900包括晶片191、線路結構100、模塑料（molding compound）（未繪示）以及多個導電端子192。晶片191具有主動面191a。晶片191以其主動面191a面向線路結構100的方式配置於線路結構100上。線路結構100電性連接於晶片191。模塑料可以位於線路結構100上且包覆晶片191。導電端子192位於線路結構100上且電性連接於線路結構100。線路結構100位於晶片191與導電端子192之間。
在本實施例中，導電端子192可以是金屬導電球（如：錫球），且導電端子192可以呈陣列狀排列。也就是說，晶片封裝件可以是覆晶球柵陣列封裝件（Flip Chip Ball Grid Array packages，FCBGA）。一般而言，在覆晶球柵陣列封裝件中，金屬導電球（如：導電端子192）的位置可以依據產品的規格配置。
在本實施例中，線路結構100可以包括多個差分走線對（differential pair）。在結構的設計上，差分走線可以包括兩個訊號線，且前述的兩個訊號線的佈線（layout）基本上相同或相似。也就是說，前述的兩個訊號線的長度基本上相似，且前述的兩個訊號線的走線方向基本上相似。在訊號的傳輸上，差分走線可以藉由差分信號（differential signaling）的方式進行互補信號（complementary signals）的傳輸。互補信號由一個負向訊號（nagtive signal）及一個正向訊號（positive signal）所組成。
藉由上述的配置方式，可以使線路結構（如：線路結構100或類似於線路結構100的線路結構）適於高頻訊號的傳輸。但值得注意的是，於本發明並未限定前述的線路結構僅適於高頻訊號的傳輸。
值得注意的是，在本實施例的晶片封裝件900中，所包括的線路結構是以線路結構100為例。而在其他未繪示的實施例中，晶片封裝件的線路結構可以是類似於線路結構100的線路結構（如：圖5所繪示的線路結構200）。
本發明的實施例的一種線路結構100或一種線路結構200詳述如下。
圖2繪示本發明的第一實施例的一種線路結構的部分俯視示意圖。圖3繪示本發明的第一實施例的一種線路結構的部分立體示意圖。圖4繪示本發明的第一實施例的一種線路結構的部分剖視示意圖。具體而言，圖2可以圖1中的區域R的部分線路結構的放大示意圖，圖3可以是圖2的立體示意圖，且圖4可以是沿著圖2中的A-B-C-D-E點連線的剖視示意圖。並且，為求清楚表示，於圖2、圖3及圖4中省略繪示了部分的膜層及構件。舉例而言，於圖2及圖3中，省略繪示了部分的絕緣膜層及構件。又舉例而言，圖4中，在B-C-D-E點連線的部分剖視示意圖中省略繪示了核心層160的第一表面160a上的部分膜層，在A-B-C-D點連線的部分剖視示意圖中省略繪示了核心層160的第二表面160b上（於圖4中為第二表面160b標示處的下方）的部分膜層。
在本實施例中，第一訊號線110包括第一線段111、第一通孔112以及第一球柵陣列焊墊113。第一通孔112位於第一線段111與第一球柵陣列焊墊113之間，且第一通孔112電性連接於第一線段111與第一球柵陣列焊墊113。第二訊號線120包括第二線段121、第二通孔122以及第二球柵陣列焊墊123。第二通孔122位於第二線段121與第二球柵陣列焊墊123之間，且第二通孔122電性連接於第二線段121與第二球柵陣列焊墊123。第三訊號線130包括第三線段131、第三通孔132以及第三球柵陣列焊墊133。第三通孔132位於第三線段131與第三球柵陣列焊墊133之間，且第三通孔132電性連接於第三線段131與第三球柵陣列焊墊133。第四訊號線140包括第四線段141、第四通孔142以及第四球柵陣列焊墊143。第四通孔142位於第四線段141與第四球柵陣列焊墊143之間，且第四通孔142電性連接於第四線段141與第四球柵陣列焊墊143。
在本實施例中，以俯視觀之（如圖2所示，或從核心層160的第一表面160a向第二表面160b的方向），第一球柵陣列焊墊113的中心113C與第二球柵陣列焊墊123的中心123C之間的連線具有第一距離L1，第一通孔112的中心112C與第二通孔122的中心122C之間的連線具有第二距離L2，且第一距離L1小於第二距離L2。如此一來，在藉由線路結構100進行高頻訊號傳輸時，可以降低第一訊號線110與第二訊號線120之間的訊號干擾。
在本實施例中，以俯視觀之，第一球柵陣列焊墊113、第二球柵陣列焊墊123、第一通孔112及第二通孔122位於第一線段111及第二線段121之間。
在本實施例中，以俯視觀之，第一球柵陣列焊墊113的中心113C與第一通孔112的中心112C不重疊，且第二球柵陣列焊墊123的中心123C與第二通孔122的中心122C不重疊。
在本實施例中，線路結構100可以更包括核心層160、絕緣層171、絕緣層181、導電層172以及導電層182，且第一通孔112及第二通孔122貫穿核心層160。核心層160具有彼此相對的第一表面160a及第二表面160b。導電層172及絕緣層171位於核心層160的第一表面160a上。導電層182及絕緣層181位於核心層160的第二表面160b上。導電層172可以為一層或多層的導電層，且/或導電層182可以為一層或多層的導電層，於本發明不限於此。
在本實施例中，若導電層172為多層的導電層，則多層的導電層172之間可以藉由絕緣層171而彼此分隔，並可以藉由對應的導電通孔（conductive via）173而使不同的導電層172之間可以彼此電性連接。舉例而言，第一通孔112及第一線段111可以藉由第一通孔112與第一線段111之間對應的導電通孔173而彼此電性連接。
在本實施例中，若導電層182為多層的導電層，則多層的導電層182之間可以藉由絕緣層181而彼此分隔，並可以藉由對應的導電通孔183而使不同的導電層182之間可以彼此電性連接。舉例而言，第一通孔112及第一球柵陣列焊墊113可以藉由第一通孔112與第一球柵陣列焊墊113之間對應的導電通孔183而彼此電性連接。
在本實施例中，導電通孔173及/或導電通孔183例如是埋孔（Buried Via Hole；BVH），但本發明不限於此。
在本實施例中，第一訊號線110的第一線段111、第二訊號線120的第二線段121、第三訊號線130的第三線段131及第四訊號線140的第四線段141可以是相同的膜層。
在本實施例中，第一訊號線110的第一線段111、第二訊號線120的第二線段121、第三訊號線130的第三線段131及第四訊號線140的第四線段141可以是在核心層160的第一表面160a上最遠離第一表面160a的導電層172的一部分。
在本實施例中，第一訊號線110的第一球柵陣列焊墊113、第二訊號線120的第二球柵陣列焊墊123、第三訊號線130的第三球柵陣列焊墊133及第四訊號線140的第四球柵陣列焊墊143可以是相同的膜層。
在本實施例中，第一訊號線110的第一球柵陣列焊墊113、第二訊號線120的第二球柵陣列焊墊123、第三訊號線130的第三球柵陣列焊墊133及第四訊號線140的第四球柵陣列焊墊143可以是在核心層160的第二表面160b上最遠離第二表面160b的導電層182的一部分。
在本實施例中，核心層160可包括高分子玻璃纖維複合材料基板、玻璃基板、陶瓷基板、絕緣矽基板或聚醯亞胺（polyimide；PI）玻璃纖維複合基板等，但本發明不限於此。貫穿核心層160的通孔（如：第一通孔112及第二通孔122）可以被稱為核心通孔（core via hole）。
在本實施例中，第一訊號線110的第一通孔112、第二訊號線120的第二通孔122、第三訊號線130的第三通孔132及第四訊號線140的第四通孔142可以為實心的導電柱，但本發明不限於此。在一實施例中，第一訊號線110的第一通孔112、第二訊號線120的第二通孔122、第三訊號線130的第三通孔132及第四訊號線140的第四通孔142可以為空心的電鍍通孔（plating through hole；PTH）；或是，更可以於前述的電鍍通孔內填入塞孔樹脂材料或高分子玻璃陶瓷混合材料等，本發明並不以此為限。在一實施例中，通孔（如：第一通孔112及第二通孔122）內的導電材質與接觸第一表面160a的導電層172及/或接觸第二表面160b的導電層182可以在相同的步驟中所形成。
在本實施例中，第一通孔112的厚度及第二通孔122的厚度大於導電通孔173的厚度及導電通孔183的厚度。
在一實施例中，核心層160的厚度160h可以為數百微米（micrometer；µm）等級，而導電層172的厚度、導電層182的厚度、導電通孔173的厚度及導電通孔183的厚度可以為數十至數千奈米（nanometer；nm）等級。也就是說，相較於核心層160的厚度160h，導電層172的厚度、導電層182的厚度、導電通孔173的厚度及導電通孔183的厚度可以是非常的薄。
在本實施例中，可以藉由結構上的設計以使差分走線對的兩個訊號線的導體間可以阻抗匹配（impedance matching）。如此一來，在藉由差分走線對進行高頻訊號傳輸時，可以降低信號在傳遞過程中的反射現象。
舉例而言，第一球柵陣列焊墊113的中心113C與第三球柵陣列焊墊133的中心133C之間的連線具有第三距離L3，第一通孔112的中心112C與第三通孔132的中心132C之間的連線具有第四距離L4，且第四距離L4小於第三距離L3。在第一訊號線110的電流路徑（current path）中，第一通孔112可以是厚度最大的導體。在第三訊號線130的電流路徑中，第三通孔132可以是厚度最大的導體。因此，可以藉由第四距離L4的調整，以使第一通孔112與第三通孔132之間的寄生電容可以提升，而使第一差分走線對DP1的垂直電流路徑（如：第一線段111與第一球柵陣列焊墊113之間的電流路徑及第三線段131與第三球柵陣列焊墊133之間的電流路徑）之間的阻抗可以接近水平電流路徑（如：第一線段111的電流路徑及第三線段131的電流路徑）之間的阻抗。
在本實施例中，以俯視觀之，第一球柵陣列焊墊113的中心113C與第一通孔112的中心112C不重疊，且第三球柵陣列焊墊133的中心133C與第三通孔132的中心132C不重疊，但本發明不限於此。
又舉例而言，第二球柵陣列焊墊123的中心123C與第四球柵陣列焊墊143的中心143C之間的連線具有第五距離L5，第二通孔122的中心122C與第四通孔142的中心142C之間的連線具有第六距離L6，且第六距離L6小於第五距離L5。在第二訊號線120的電流路徑中，第二通孔122可以是厚度最大的導體。在第四訊號線140的電流路徑中，第四通孔142可以是厚度最大的導體。因此，可以藉由第六距離L6的調整，以使第二通孔122與第四通孔142之間的寄生電容可以提升，而使第二差分走線對DP2的垂直電流路徑（如：第二線段121與第二球柵陣列焊墊123之間的電流路徑及第四線段141與第四球柵陣列焊墊143之間的電流路徑）之間的阻抗可以接近水平電流路徑（如：第二線段121的電流路徑及第四線段141的電流路徑）之間的阻抗。
在本實施例中，以俯視觀之，第二球柵陣列焊墊123的中心123C與第二通孔122的中心122C不重疊，且第四球柵陣列焊墊143的中心143C與第四通孔142的中心142C不重疊，但本發明不限於此。
圖5繪示本發明的第二實施例的一種線路結構的部分俯視示意圖。在本實施例的線路結構200與第一實施例的線路結構100相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
本實施例的線路結構200與第一實施例的線路結構100相似，差別在於：線路結構200可以更包括接地通孔250。
接地通孔250配置於第一訊號線110與第二訊號線120之間。接地通孔250可以為屏蔽接地（shield ground）或電性連接至接地端。接地通孔250貫穿核心層160。接地通孔250可以為實心的導電柱或空心的電鍍通孔，於本發明並不加以限制。
在本實施例中，以俯視觀之，接地通孔250配置於第一通孔112的中心112C與第二通孔122的中心122C之間的連線上。如此一來，在藉由線路結構200進行高頻訊號傳輸時，可以進一步地降低第一訊號線110與第二訊號線120之間的訊號干擾。
在本實施例中，接地通孔250上可以不具有導電端子（因無，故無繪示）。
[ 比較例與測試例 ]
為了證明本發明的線路結構可以提升高頻訊號的訊號傳輸品質，特別以軟體模擬的方式列舉比較例與測試例作為說明。然而，這些測試例在任何意義上均不解釋為限制本發明之範疇。
測試例1是以第一實施例的線路結構100進行模擬。測試例2是以第二實施例的線路結構200進行模擬。
比較例的線路結構600包括第一訊號線610以及第二訊號線620。第一訊號線610包括第一線段611、第一通孔612以及第一球柵陣列焊墊113。第一通孔612位於第一線段611與第一球柵陣列焊墊113之間，且第一通孔612電性連接於第一線段611與第一球柵陣列焊墊113。第二訊號線620包括第二線段621、第二通孔622以及第二球柵陣列焊墊123。第二通孔622位於第二線段621與第二球柵陣列焊墊123之間，且第二通孔622電性連接於第二線段621與第二球柵陣列焊墊123。以俯視觀之（如圖6所示），第一球柵陣列焊墊113的中心113C與第二球柵陣列焊墊123的中心123C之間的連線具有第一距離L1，第一通孔612的中心612c與第二通孔622的中心622c之間的連線具有第七距離L7，且第一距離L1等於第七距離L7。第一訊號線610與第二訊號線620之間不具有接地通孔（如：類似接地通孔250的接地通孔）。
一般而言，相鄰的兩個導體的訊號傳輸品質可以由其所傳輸的訊號的隔離度（isolation）來描述。就數值的描述上，隔離度可以是以分貝（decibel，dB）的形式表示。也就是說，數值的描述上，隔離度的絕對值（absolute value）越大則訊號的傳輸品質越好。
在圖7中，虛線（dash line）可以是比較例的第一訊號線610或第二訊號線620的至少其中之一，在差分模式（differential mode）下不同頻率的訊號的隔離度；虛點線（dash-dot line）可以是測試例1的第一訊號線110或第二訊號線120的至少其中之一，在差分模式下不同頻率的訊號的隔離度；實線（solid line）可以是測試例2的第一訊號線110或第二訊號線120的至少其中之一，在差分模式下不同頻率的訊號的隔離度。
如圖7所示，相較於比較例的線路結構600，測試例1的線路結構100與測試例2的線路結構200在訊號的傳輸上可以具有較佳的傳輸品質。
一般而言，導體的訊號傳輸效能可以由其所傳輸的訊號的插入損耗（insertion loss）及回波損耗（return loss）來描述。就數值的描述上，插入損耗與回波損耗可以是以分貝的形式表示。也就是說，數值的描述上，插入損耗的絕對值越小則訊號的傳輸品質越好，回波損耗的絕對值越大則訊號的傳輸品質越好。
在圖8中，虛線（dash line）可以是比較例的第一訊號線610或第二訊號線620的至少其中之一，在差分模式（differential mode）下不同頻率的訊號的回波損耗；實線（solid line）可以是測試例2的第一訊號線110或第二訊號線120的至少其中之一，在差分模式下不同頻率的訊號的回波損耗；點線（dot line）可以是比較例的第一訊號線610或第二訊號線620的至少其中之一，在差分模式下不同頻率的訊號的插入損耗；虛點線（dash-dot line）可以是測試例2的第一訊號線110或第二訊號線120的至少其中之一，在差分模式下不同頻率的訊號的插入損耗。
如圖8所示，相較於比較例的線路結構600，測試例2的線路結構200在訊號的傳輸上可以具有較佳的傳輸品質。
綜上所述，本發明線路結構及具有其的晶片封裝件可以有較佳的訊號傳輸品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、500:線路結構 900:晶片封裝件 DP1:第一差分走線對 110、610:第一訊號線 111、611:第一線段 112、612:第一通孔 112C、612C:中心 113:第一球柵陣列焊墊 113C:中心 120、620:第二訊號線 121、621:第二線段 122、622:第二通孔 122C、622C:中心 123:第二球柵陣列焊墊 123C:中心 DP2:第二差分走線對 130:第三訊號線 131:第三線段 132:第三通孔 132C:中心 133:第三球柵陣列焊墊 133C:中心 140:第四訊號線 141:第四線段 142:第四通孔 142C:中心 143:第四球柵陣列焊墊 143C:中心 250:接地通孔 160:核心層 160a:第一表面 160b:第二表面 160h:厚度 171、181:絕緣層 172、182:導電層 173、183:導電通孔 191:晶片 191a:主動面 192:導電端子 L1:第一距離 L2:第二距離 L3:第三距離 L4:第四距離 L5:第五距離 L6:第六距離 L7:第七距離
圖1繪示本發明的一實施例的一種晶片封裝件的部分俯視示意圖。 圖2繪示本發明的第一實施例的一種線路結構的部分俯視示意圖。 圖3繪示本發明的第一實施例的一種線路結構的部分立體示意圖。 圖4繪示本發明的第一實施例的一種線路結構的部分剖視示意圖。 圖5繪示本發明的第二實施例的一種線路結構的部分俯視示意圖。 圖6繪示一比較例的一種線路結構的部分俯視示意圖。 圖7為比較例的線路結構與測試例的線路結構在不同的傳輸頻率下的訊號隔離度模擬曲線圖。 圖8為比較例的線路結構與測試例的線路結構在不同的傳輸頻率下的訊號損耗模擬曲線圖。
100:線路結構
DP1:第一差分走線對
110:第一訊號線
111:第一線段
112:第一通孔
112C:中心
113:第一球柵陣列焊墊
113C:中心
120:第二訊號線
121:第二線段
122:第二通孔
122C:中心
123:第二球柵陣列焊墊
123C:中心
DP2:第二差分走線對
130:第三訊號線
131:第三線段
132:第三通孔
132C:中心
133:第三球柵陣列焊墊
133C:中心
140:第四訊號線
141:第四線段
142:第四通孔
142C:中心
143:第四球柵陣列焊墊
143C:中心
160:核心層
L1:第一距離
L2:第二距離
L3:第三距離
L4:第四距離
L5:第五距離
L6:第六距離

Claims (11)

  1. 一種線路結構，包括： 第一訊號線，包括第一線段、第一球柵陣列焊墊以及位於所述第一線段與所述第一球柵陣列焊墊之間的第一通孔；以及 第二訊號線，包括第二線段、第二球柵陣列焊墊以及位於所述第二線段與所述第二球柵陣列焊墊之間的第二通孔， 其中以俯視觀之： 所述第一球柵陣列焊墊的中心與所述第二球柵陣列焊墊的中心之間的連線具有第一距離； 所述第一通孔的中心與所述第二通孔的中心之間的連線具有第二距離；且 所述第一距離小於所述第二距離。
  2. 如申請專利範圍第1項所述的線路結構，其中所述第一球柵陣列焊墊、所述第二球柵陣列焊墊、所述第一通孔及所述第二通孔位於所述第一線段及所述第二線段之間。
  3. 如申請專利範圍第1項所述的線路結構，其中以俯視觀之，所述第一球柵陣列焊墊的中心與所述第一通孔的中心不重疊，且所述第二球柵陣列焊墊的中心與所述第二通孔的中心不重疊。
  4. 如申請專利範圍第1項所述的線路結構，更包括： 接地通孔，配置於所述第一訊號線與所述第二訊號線之間。
  5. 如申請專利範圍第4項所述的線路結構，其中以俯視觀之，所述接地通孔配置於所述第一通孔的中心與所述第二通孔的中心之間的連線上。
  6. 如申請專利範圍第1項所述的線路結構，更包括： 第三訊號線，與所述第一訊號線構成第一差分走線對；以及 第四訊號線，與所述第二訊號線構成第二差分走線對。
  7. 如申請專利範圍第6項所述的線路結構，其中所述第一差分走線對的訊號傳輸頻率介於1G赫茲至30G赫茲間，且所述第二差分走線對的訊號傳輸頻率介於1G赫茲至30G赫茲間。
  8. 如申請專利範圍第1項所述的線路結構，更包括： 核心層，其中所述第一通孔及所述第二通孔貫穿所述核心層。
  9. 如申請專利範圍第1項所述的線路結構，其中所述第一訊號線更包括導電通孔，位於所述第一通孔與所述第一線段之間，且所述第一通孔的厚度大於所述導電通孔的厚度。
  10. 如申請專利範圍第1項所述的線路結構，其中所述第一訊號線更包括導電通孔，位於所述第一通孔與所述第一球柵陣列焊墊之間，且所述第一通孔的厚度大於所述導電通孔的厚度。
  11. 一種晶片封裝件，包括： 晶片，具有主動面； 如請求項1至10中任一項之線路結構，位於所述晶片的所述主動面上，且電性連接於所述晶片；以及 多個導電端子，位於所述線路結構的所述第一球柵陣列焊墊及所述第二球柵陣列焊墊上。
TW108109841A 2019-03-21 2019-03-21 線路結構及晶片封裝件 TWI681527B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108109841A TWI681527B (zh) 2019-03-21 2019-03-21 線路結構及晶片封裝件
CN201910378755.8A CN111725164B (zh) 2019-03-21 2019-05-08 线路结构及芯片封装件
US16/413,623 US10892238B2 (en) 2019-03-21 2019-05-16 Circuit structure and chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108109841A TWI681527B (zh) 2019-03-21 2019-03-21 線路結構及晶片封裝件

Publications (2)

Publication Number Publication Date
TWI681527B TWI681527B (zh) 2020-01-01
TW202036827A true TW202036827A (zh) 2020-10-01

Family

ID=69942725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108109841A TWI681527B (zh) 2019-03-21 2019-03-21 線路結構及晶片封裝件

Country Status (3)

Country Link
US (1) US10892238B2 (zh)
CN (1) CN111725164B (zh)
TW (1) TWI681527B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI726723B (zh) * 2020-05-18 2021-05-01 元太科技工業股份有限公司 電子裝置
TWI763110B (zh) * 2020-11-04 2022-05-01 瑞昱半導體股份有限公司 球柵陣列封裝及其封裝基板
JP2023005501A (ja) * 2021-06-29 2023-01-18 新光電気工業株式会社 半導体パッケージ用ステム、半導体パッケージ
CN115360176B (zh) * 2022-08-12 2024-03-15 白盒子(上海)微电子科技有限公司 一种多层封装传输结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
US7687391B2 (en) 2006-09-27 2010-03-30 International Business Machines Corporation Electrically optimized and structurally protected via structure for high speed signals
US7679180B2 (en) * 2006-11-07 2010-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad design to minimize dielectric cracking
US7884481B2 (en) * 2007-08-02 2011-02-08 Mediatek Inc. Semiconductor chip package and method for designing the same
US8173910B2 (en) * 2008-07-24 2012-05-08 GM Global Technology Operations LLC Printed circuit board ball grid array system having improved mechanical strength
TW201017839A (en) * 2008-10-24 2010-05-01 Advanced Semiconductor Eng Substrate for window ball grid array package and mehtod for making the same
JP2010153831A (ja) * 2008-11-25 2010-07-08 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び半導体素子
US8222739B2 (en) 2009-12-19 2012-07-17 International Business Machines Corporation System to improve coreless package connections
CN102695359A (zh) 2011-03-21 2012-09-26 鸿富锦精密工业（深圳）有限公司 具有bga区域的电路板
JP5904856B2 (ja) * 2012-04-23 2016-04-20 キヤノン株式会社 プリント配線板、半導体パッケージ及びプリント回路板
US9565750B2 (en) * 2012-08-18 2017-02-07 Kyocera Corporation Wiring board for mounting a semiconductor element
KR20160023975A (ko) * 2014-08-21 2016-03-04 삼성전자주식회사 반도체 패키지
US9666544B2 (en) 2015-06-02 2017-05-30 Sarcina Technology LLC Package substrate differential impedance optimization for 25 GBPS and beyond
KR102414185B1 (ko) * 2015-06-16 2022-06-28 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US20170170108A1 (en) * 2015-12-15 2017-06-15 Intel Corporation Chip carrier having variably-sized pads

Also Published As

Publication number Publication date
TWI681527B (zh) 2020-01-01
US20200303330A1 (en) 2020-09-24
US10892238B2 (en) 2021-01-12
CN111725164A (zh) 2020-09-29
CN111725164B (zh) 2022-04-05

Similar Documents

Publication Publication Date Title
TWI681527B (zh) 線路結構及晶片封裝件
US7732913B2 (en) Semiconductor package substrate
US11800636B2 (en) Electronic substrate having differential coaxial vias
US8674236B2 (en) Wiring substrate and method of manufacturing the same
US9449909B2 (en) Method of forming a package substrate
TW201528884A (zh) 線路板及電子總成
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
US6992255B2 (en) Via and via landing structures for smoothing transitions in multi-layer substrates
JP4222943B2 (ja) 高周波信号伝送に適合する電子デバイス・キャリア
TW202121643A (zh) 多層基板的垂直互連結構
US10727190B2 (en) Compound via RF transition structure in a multilayer high-density interconnect
WO2009119849A1 (ja) 複合配線基板
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
JP2011187683A (ja) 配線基板及び半導体装置
JP3912199B2 (ja) 高密度配線板及びその製造方法
JP2013041991A (ja) 多層回路基板、その製造方法及び半導体装置
JP5286694B2 (ja) 電子装置
US11778731B2 (en) Systems and methods for break out of interconnections for high-density integrated circuit packages on a multi-layer printed circuit board
TWI756860B (zh) 訊號傳輸之通道結構
TWI835074B (zh) 電路板及其製作方法與電子裝置
TWI237381B (en) Semiconductor packaging substrate for diminishing impedance mismatch within adjacent conductive through holes
CN111316434B (zh) 具有差分同轴通孔的电子衬底
TW202310695A (zh) 電路板及其製作方法與電子裝置
CN113097158A (zh) 半导体结构
CN112687653A (zh) 一种用于集成电路封装的高速模数转换器有机基板