TWI756860B - 訊號傳輸之通道結構 - Google Patents

訊號傳輸之通道結構 Download PDF

Info

Publication number
TWI756860B
TWI756860B TW109134888A TW109134888A TWI756860B TW I756860 B TWI756860 B TW I756860B TW 109134888 A TW109134888 A TW 109134888A TW 109134888 A TW109134888 A TW 109134888A TW I756860 B TWI756860 B TW I756860B
Authority
TW
Taiwan
Prior art keywords
channel structure
layer
pad
device path
common
Prior art date
Application number
TW109134888A
Other languages
English (en)
Other versions
TW202215260A (zh
Inventor
蔡昆宏
林鈺展
Original Assignee
緯創資通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 緯創資通股份有限公司 filed Critical 緯創資通股份有限公司
Priority to TW109134888A priority Critical patent/TWI756860B/zh
Priority to CN202011186421.XA priority patent/CN114297113B/zh
Priority to US16/950,860 priority patent/US11348868B2/en
Application granted granted Critical
Publication of TWI756860B publication Critical patent/TWI756860B/zh
Publication of TW202215260A publication Critical patent/TW202215260A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種通道結構，用於訊號傳輸，包含有一第一共同接墊，設置於一第一層；一第二共同接墊，設置於一第二層；一導孔，用來電性連接該第一共同接墊及該第二共同接墊；一第一裝置路徑接墊，設置於該第二層且位於該第二共同接墊之一第一方向上；以及一第二裝置路徑接墊，設置於該第二層且位於該第二共同接墊之一第二方向上；其中，該通道結構包含一第一電性元件電性耦接於該第二共同接墊與該第一裝置路徑接墊之間，或包含一第二電性元件電性耦接於該第二共同接墊與該第二裝置路徑接墊之間。

Description

訊號傳輸之通道結構
本發明係指一種用於訊號傳輸之通道結構，尤指一種可維持高速訊號品質且縮小電路空間之通道結構。
在快捷週邊組件互連(Peripheral Component Interconnect Express，PCIe)通道結構中，一主機(Host)與一裝置間透過一對高速差動傳輸線傳遞快捷週邊組件互連訊號，通道中會依照規範設置一交流耦合電容。在實際設計中，習知技術會遇到主機只與兩個裝置中一者透過通道連結的情形，此時可透過將兩個裝置路徑接到同一主機之接口，再透過只在兩個裝置路徑中一者形成完整裝置路徑與相對應裝置電性連接，此設計只使用一主機接口，且主機端部分走線可共用而簡化整體設計。
在實務上，可透過裝置路徑是否配置元件形成完整裝置路徑，並搭配適當的布局方式來達成主機只與兩個裝置中一者透過通道連結。然而，在高速訊號的設計下，訊號完整性很容易受到通道結構的影響，訊號可能在經過通道結構後造成訊號品質下降。
有鑑於此，習知技術實有改進之必要。
因此，本發明之主要目的即在於提供一種可維持高速訊號品質且縮小電路空間之通道結構。
本發明揭露一種通道結構，用於訊號傳輸。該通道結構包含有一第一共同接墊，設置於一第一層；一第二共同接墊，設置於一第二層；一導孔， 用來電性連接該第一共同接墊及該第二共同接墊；一第一裝置路徑接墊，設置於該第二層且位於該第二共同接墊之一第一方向上；以及一第二裝置路徑接墊，設置於該第二層且位於該第二共同接墊之一第二方向上；其中，該通道結構包含一第一電性元件電性耦接於該第二共同接墊與該第一裝置路徑接墊之間，或包含一第二電性元件電性耦接於該第二共同接墊與該第二裝置路徑接墊之間。
10,20:通道結構
H,H’:主機
D1,D2,D1’,D2’:裝置
INT:上層輸入
OUTT:上層輸出
OUTB:下層輸出
C1,C2:電容
P1~P4:接墊
V,V’:導孔
PA1,PA2,PA1’,PA2’:完整裝置路徑
INB:下層輸入
OUTT1,OUTT2:上層輸出
CP1,CP2:共同接墊
DP1,DP2:裝置路徑接墊
C1’,C2’:電性元件
第1A圖為一通道結構之側視圖。
第1B圖及第1C圖為通道結構之不同完整裝置路徑之上視圖。
第2A圖為本發明實施例一通道結構之側視圖。
第2B圖及第2C圖為通道結構之不同完整裝置路徑之上視圖。
第3圖為不同完整裝置路徑之輸入損耗模擬之示意圖。
請參考第1A圖至第1C圖，第1A圖為一通道結構10之側視圖，第1B圖及第1C圖為通道結構10之不同完整裝置路徑之上視圖。第1A圖繪示耦接於一主機(Host)H之一上層輸入INT與耦接於一裝置D1之一上層輸出OUTT或耦接於一裝置D2之一下層輸出OUTB之間未配置元件形成完整裝置路徑之基本架構。在此情況下，如第1B圖所示，當將兩電容C1分別配置(如透過焊接將電容C1上件)於通道結構10內側兩接墊P1、P2間時，可經由接墊P1、電容C1及接墊P2在主機H與裝置D1間形成一完整裝置路徑PA1。另一方面，如第1C圖所示，當將兩電容C2分別配置於通道結構10外側兩接墊P3、P4間時，可經由接墊P1、接墊P3、電容C2、接墊P4及導孔(Via)V在主機H與裝置D2間形成一完整裝置路徑PA2。
在此結構下，通道結構10在形成完整裝置路徑PA1時，在接墊P1旁訊號不應通過之殘段(stud)S，及空接墊P3之電容效應，皆會影響高頻特性。另一方面，通道結構10在形成完整裝置路徑PA2時，完整裝置路徑PA2需經過空接墊P1及經導孔V換層，而且走在外側距離較遠無法維持差動線，高頻特性會比較完整裝置路徑PA1差，而需分別對非對稱之完整裝置路徑PA1、PA2進行分析。如此一來，通道結構10可能會影響到系統可靠度及設計彈性。
請參考第2A圖至第2C圖，第2A圖為本發明實施例一通道結構20之側視圖，第2B圖及第2C圖為通道結構20之不同完整裝置路徑之上視圖。第2A圖繪示耦接於一主機H’之一下層輸入INB與耦接於一裝置D1’之一上層輸出OUTT1或耦接於一裝置D2’之一上層輸出OUTT2之間未配置元件形成完整裝置路徑之基本架構。通道結構20包含有共同接墊CP1、CP2、導孔V’、裝置路徑接墊DP1、DP2，共同接墊CP1設置於一第一層(如一下層)且電性連接於下層輸入INB，共同接墊CP2設置於一第二層(如一上層)，導孔V’電性連接共同接墊CP1、CP2，因此第一層與第二層之元件可透過共同接墊CP1、CP2與導孔V’所形成之導孔在墊(Via-in-pad)電性連接；裝置路徑接墊DP1設置於第二層且位於共同接墊CP2之一第一方向上，而裝置路徑接墊DP2設置於第二層且位於共同接墊CP2之一第二方向上，其中，第二方向為第一方向之一相反方向，且第一方向與第二方向大致垂直於下層輸入INB之一訊號輸入方向。
在此情況下，如第2B圖所示，通道結構20可包含電性元件C1’電性耦接(如透過焊接將電性元件C1’上件)於共同接墊CP2與裝置路徑接墊DP1之間，以經由共同接墊CP1、導孔V’、共同接墊CP2、電性元件C1’及裝置路徑接墊DP1在主機H’與裝置D1’間形成一完整裝置路徑PA1’。另一方面，如第2C圖所示，通道結構20可包含電性元件C2’電性耦接(如透過焊接將電性元件C2’上件)於共同接墊CP2與裝置路徑接墊DP2之間，以經由共同接墊CP1、導孔V’、共同接墊 CP2、電性元件C2’及裝置路徑接墊DP2在主機H’與裝置D2’間形成一完整裝置路徑PA2’。如此一來，本發明可以較精簡的電路結構將主機連接至兩裝置中一者，且可改善高頻特性的不良影響。
詳細來說，相較於通道結構10中非對稱之完整裝置路徑PA1、PA2，通道結構20之完整裝置路徑PA1’、PA2’相對於訊號輸入方向大致為相反方向之對稱結構，因此完整裝置路徑PA1’、PA2’之訊號特性相當接近，而可簡化整體系統設計不需對兩個通道分別作分析。此外，使用完整裝置路徑PA1’、PA2’中一路徑時，未使用之另一路徑之元件不會在所使用之路徑上產生殘段或空的接墊，因此不影響通道的高頻特性。再者，完整裝置路徑PA1’、PA2’共用共同接墊CP1、CP2與導孔V’所形成之導孔在墊，因此通道結構20所使用的空間較小。
值得注意的是，上述實施例主要在於共用共同接墊CP1、CP2與導孔V’所形成之導孔在墊，並在不同方向上配置電性元件C1’、C2’形成大致對稱之完整裝置路徑PA1、PA2，以簡化電路並改善高頻特性。本領域具通常知識者當可據以進行修飾或變化，而不限於此。舉例來說，通道結構20可用於快捷週邊組件互連(Peripheral Component Interconnect Express，PCIe)通道，但亦可用於其它訊號通道。再者，在快捷週邊組件互連通道中，會依照規範設置一交流耦合電容，因此電性元件C1’、C2’可以電容形式實現，但在其它實施例中，亦可以電阻實現。此外，通道結構20可用於高速差動訊號傳輸，因此上述實施例繪示成對之接墊、導孔及線路，但在其它傳輸方式中，亦可以非成對之接墊、導孔及線路實現。除此之外，上述實施例中第二方向為第一方向之相反方向，且第一方向與第二方向大致垂直於訊號輸入方向，以形成大致對稱之完整裝置路徑PA1、PA2，但在其它實施例中第一方向與第二方向可形成大致對稱之結構即可，而不限於此。
另一方面，在上述實施例中，通道結構20用於高速訊號傳輸，因此 通常僅配置電性元件C1’、C2’當中一者，使主機H’與裝置D1’、D2’當中一者之間形成完整裝置路徑，但在低速訊號傳輸時，亦可同時配置電性元件C1’、C2’，使主機H’與裝置D1’、D2’之間皆形成完整裝置路徑。另外，在上述實施例中，訊號輸入之第一層繪示為下層而訊號輸出及配置電性元件C1’、C2’之第二層繪示為上層，但在其它實施例中，在多層板之設計中也可從內層輸入訊號，若欲由一內層輸出訊號，由於配置電性元件C1’、C2’之第二層需設置在上層，通道結構20需另包含一輸出導孔電性耦接於第二層之裝置路徑接墊DP1或裝置路徑接墊DP2與一第三層之間，以於第三層(即內層)輸出訊號。
關於通道結構10之完整裝置路徑PA1、PA2與通道結構20之完整裝置路徑PA1’、PA2’之輸出效能比較，觀察通道結構10、20可知，完整裝置路徑PA1’相較完整裝置路徑PA1另包含導孔V’但不具有殘段S，及空接墊P3，而完整裝置路徑PA2’相較完整裝置路徑PA2不具有空接墊P1且不需外繞走線，且完整裝置路徑PA1、PA2大致對稱且輸出在同一層，因此可預期完整裝置路徑PA2’較完整裝置路徑PA2改善較多，而完整裝置路徑PA1’因另包含導孔V’，在高頻特性上會受影響。
具體而言，請參考第3圖，第3圖為完整裝置路徑PA1、PA2、PA1’、PA2’之輸入損耗模擬之示意圖。如第3圖所示，通道結構20之完整裝置路徑PA1’、PA2’因大致對稱，因此輸出確實如預期在所有頻率都有很一致的特性。此外，完整裝置路徑PA1’、PA2’在6GHz以下之特性與完整裝置路徑PA1相似，但在22GHz以上，因另包含導孔V’而特性較差。再者，完整裝置路徑PA1’、PA2’在3GHz以下之特性與完整裝置路徑PA2相似，但超過3GHz之特性較佳。
在此情況下，完整裝置路徑PA1’、PA2’可適用低速或高速訊號，且對常見之高速訊號不會有明顯的影響，惟需要適用到更高速的訊號(如20Gbps以上)，需要再對接墊和導孔的設計做最佳化調整。此外，在快捷週邊組件互連 第三代設計中，4GHz(為奈奎斯特頻率，Nyquist Frequency)以下之特性相當重要，完整裝置路徑PA2之輸出在此已受影響，在未來更高速的訊號影響會更明顯。相較之下，完整裝置路徑PA1’、PA2’可將輸出都維持得很好，在10GHz以上才明顯下降，因此在目前常見的高速訊號應用中都可具有較佳效能。
綜上所述，本發明可共用共同接墊CP1、CP2與導孔V’所形成之導孔在墊，並在不同方向上配置電性元件C1’、C2’形成大致對稱之完整裝置路徑PA1、PA2，以簡化電路並改善高頻特性。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
20:通道結構
H’:主機
D1’,D2’:裝置
V’:導孔
INB:下層輸入
OUTT1,OUTT2:上層輸出
CP1,CP2:共同接墊
DP1,DP2:裝置路徑接墊

Claims (10)

  1. 一種通道結構，用於訊號傳輸，包含有：一第一共同接墊，設置於一第一層；一第二共同接墊，設置於一第二層；一導孔，用來電性連接該第一共同接墊及該第二共同接墊；一第一裝置路徑接墊，設置於該第二層且位於該第二共同接墊之一第一方向上；以及一第二裝置路徑接墊，設置於該第二層且位於該第二共同接墊之一第二方向上；其中，該通道結構包含一第一電性元件電性耦接於該第二共同接墊與該第一裝置路徑接墊之間，或包含一第二電性元件電性耦接於該第二共同接墊與該第二裝置路徑接墊之間。
  2. 如請求項1所述之通道結構，其中該第二方向為該第一方向之一相反方向，且該第一方向與該第二方向垂直於一訊號輸入方向。
  3. 如請求項1所述之通道結構，其中該第一方向與該第二方向垂直於一訊號輸入方向。
  4. 如請求項1所述之通道結構，其中該通道結構用於一快捷週邊組件互連(Peripheral Component Interconnect Express，PCIe)通道。
  5. 如請求項1所述之通道結構，其中該第一電性元件及該第二電性元件為電容或電阻。
  6. 如請求項1所述之通道結構，其中該通道結構用於高速差動訊號傳輸。
  7. 如請求項1所述之通道結構，其中該通道結構包含該第一電性元件及該第二電性元件。
  8. 如請求項1所述之通道結構，其中該第一層為一下層，而該第二層為一上層。
  9. 如請求項1所述之通道結構，其中該通道結構另包含一輸出導孔，電性耦接於該第二層之該第一裝置路徑接墊或該第二裝置路徑接墊與一第三層之間。
  10. 如請求項9所述之通道結構，其中該第三層為一內層。
TW109134888A 2020-10-08 2020-10-08 訊號傳輸之通道結構 TWI756860B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109134888A TWI756860B (zh) 2020-10-08 2020-10-08 訊號傳輸之通道結構
CN202011186421.XA CN114297113B (zh) 2020-10-08 2020-10-30 信号传输的通道结构
US16/950,860 US11348868B2 (en) 2020-10-08 2020-11-17 Channel structure for signal transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109134888A TWI756860B (zh) 2020-10-08 2020-10-08 訊號傳輸之通道結構

Publications (2)

Publication Number Publication Date
TWI756860B true TWI756860B (zh) 2022-03-01
TW202215260A TW202215260A (zh) 2022-04-16

Family

ID=80963821

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109134888A TWI756860B (zh) 2020-10-08 2020-10-08 訊號傳輸之通道結構

Country Status (3)

Country Link
US (1) US11348868B2 (zh)
CN (1) CN114297113B (zh)
TW (1) TWI756860B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040121504A1 (en) * 2002-08-30 2004-06-24 Stmicroelectronics S.R.L. Process for the fabrication of an inertial sensor with failure threshold
US7148554B2 (en) * 2004-12-16 2006-12-12 Delphi Technologies, Inc. Discrete electronic component arrangement including anchoring, thermally conductive pad
US8026608B2 (en) * 2009-03-24 2011-09-27 General Electric Company Stackable electronic package
CN103597431A (zh) * 2011-06-09 2014-02-19 3M创新有限公司 具有多层电极和垫层的触敏装置
US9437535B2 (en) * 2013-01-29 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Wireless module and production method for wireless module
TW201735299A (zh) * 2015-12-26 2017-10-01 英特爾公司 帶有第一層級晶粒凸塊接地織帶結構之微處理器封裝體
CN108206198A (zh) * 2016-12-16 2018-06-26 乐金显示有限公司 具有集成触摸传感器的显示装置及其制造方法
JP6388631B2 (ja) * 2015-12-29 2018-09-12 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． Ｂｓｉ接合能力改善のためのパッド領域下のサポート構造
CN109088181A (zh) * 2017-06-14 2018-12-25 英飞凌科技股份有限公司 射频器件模块及其形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9823356D0 (en) * 1998-10-27 1998-12-23 Philips Electronics Nv Data transfer
TWI264257B (en) * 2004-11-24 2006-10-11 Via Tech Inc Signal transmission structure and circuit substrate thereof
CN102316663B (zh) * 2010-07-01 2013-03-13 启碁科技股份有限公司 具有跳线结构的电路板
TWI479956B (zh) * 2010-12-09 2015-04-01 Hon Hai Prec Ind Co Ltd 具有高速差分訊號佈線結構的印刷電路板
CN102291931B (zh) * 2011-03-23 2013-12-18 威盛电子股份有限公司 差动对信号传输结构、线路板及电子模块
TWI465922B (zh) * 2011-12-20 2014-12-21 Acer Inc 介面裝置的資料流量分析管理裝置、系統與方法
US9836429B2 (en) * 2013-11-06 2017-12-05 Hitachi, Ltd. Signal transmission circuit and printed circuit board
US9722012B1 (en) * 2016-09-02 2017-08-01 Qualcomm Incorporated Circuits and methods providing mutual capacitance in vertical electrical connections
US10446487B2 (en) * 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
JP7144287B2 (ja) * 2018-05-11 2022-09-29 株式会社Soken 層間伝送線路
US11862547B2 (en) * 2020-02-28 2024-01-02 Intel Corporation Differential crosstalk self-cancelation in stackable structures

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040121504A1 (en) * 2002-08-30 2004-06-24 Stmicroelectronics S.R.L. Process for the fabrication of an inertial sensor with failure threshold
US7148554B2 (en) * 2004-12-16 2006-12-12 Delphi Technologies, Inc. Discrete electronic component arrangement including anchoring, thermally conductive pad
US8026608B2 (en) * 2009-03-24 2011-09-27 General Electric Company Stackable electronic package
CN103597431A (zh) * 2011-06-09 2014-02-19 3M创新有限公司 具有多层电极和垫层的触敏装置
US9437535B2 (en) * 2013-01-29 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Wireless module and production method for wireless module
TW201735299A (zh) * 2015-12-26 2017-10-01 英特爾公司 帶有第一層級晶粒凸塊接地織帶結構之微處理器封裝體
JP6388631B2 (ja) * 2015-12-29 2018-09-12 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． Ｂｓｉ接合能力改善のためのパッド領域下のサポート構造
CN108206198A (zh) * 2016-12-16 2018-06-26 乐金显示有限公司 具有集成触摸传感器的显示装置及其制造方法
CN109088181A (zh) * 2017-06-14 2018-12-25 英飞凌科技股份有限公司 射频器件模块及其形成方法

Also Published As

Publication number Publication date
CN114297113B (zh) 2024-05-03
TW202215260A (zh) 2022-04-16
US11348868B2 (en) 2022-05-31
US20220115318A1 (en) 2022-04-14
CN114297113A (zh) 2022-04-08

Similar Documents

Publication Publication Date Title
US7679168B2 (en) Printed circuit board with differential pair arrangement
US7732913B2 (en) Semiconductor package substrate
JP5503567B2 (ja) 半導体装置および半導体装置実装体
JP5143921B2 (ja) 被測定デバイス搭載ボード、及びデバイスインタフェース部
US7441222B2 (en) Differential pair connection arrangement, and method and computer program product for making same
JP2005183649A (ja) 多層配線基板
US9560758B2 (en) Uniform impedance circuit board
US20180359848A1 (en) Printed circuit board for high-speed transmission
JP2008244179A (ja) 多層配線基板
TW202036827A (zh) 線路結構及晶片封裝件
US10057975B2 (en) Electronic assemblies and method for manufacturing the same
US10057976B1 (en) Power-ground co-reference transceiver structure to deliver ultra-low crosstalk
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
TWI756860B (zh) 訊號傳輸之通道結構
JP4963051B2 (ja) 信号伝送ケーブルのコネクタ
TWI730489B (zh) 電路板及應用其的電子裝置
US20120274413A1 (en) Monolithic power splitter for differenital signal
US20080151513A1 (en) High-frequency PCB connections that utilize blocking capacitors between the pins
US6812576B1 (en) Fanned out interconnect via structure for electronic package substrates
WO2021052327A1 (zh) 一种电路板
US20060118332A1 (en) Multilayered circuit board for high-speed, differential signals
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
JP2008078314A (ja) 高速信号回路装置
WO2018042518A1 (ja) 半導体装置及びプリント基板
US9148114B2 (en) Monolithic power splitter for differential signal