JP2005183649A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2005183649A JP2005183649A JP2003421954A JP2003421954A JP2005183649A JP 2005183649 A JP2005183649 A JP 2005183649A JP 2003421954 A JP2003421954 A JP 2003421954A JP 2003421954 A JP2003421954 A JP 2003421954A JP 2005183649 A JP2005183649 A JP 2005183649A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring
- layer
- substrate
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】2本のスルーホールを併設し、この間をそれぞれのスルーホールの両端部分もしくは片端部分で接続することにより、スルーホールのスタブ部分を除去する。
【選択図】 図1
Description
図10Bは、これを伝送線路の接続として示した図で、スルーホールにスタブが発生しない状態で、一連の伝送線路として信号が伝送することが分かる。ここで変換スルーホールの伝送路の特性インピーダンスZo2、部品スルーホールの伝送線路の特性インピーダンスZo1、接続パターンの伝送線路の特性インピーダンスZo3は、その他の伝送路の特性インピーダンスZoと一致するか、現実の制約下で近い値になるように設計する。これにより、インピーダンス不整合反射の少ない良好な特性を得る。スルーホールの特性インピーダンスは、スルーホール径、クリアランス径、電源・グラントピン配置などを最適になるように設計する。
図12Bは、これを伝送線路の接続として示した図で、基板配線2と部品の伝送路16間には、変換スルーホール上部7a〜最上層パターン11aの経路と、変換スルーホール下部7b〜最下層パターン11b〜部品スルーホール6の経路という2つの伝送経路がある。このため、分岐している部分の伝送線路の特性インピーダンスZo2、Zo3、Zo1は、他の伝送系特性インピーダンスZoのおよそ2倍として2経路が並列に入る効果によりインピーダンス整合を得る設計とする。また、接続パターン11a、11bが等しい構造の場合、分岐した2つの伝送経路は部品スルーホール分の長さの差が生じる。このとき、2つの経路の長さの差による反射が生じる可能性がある。このため図12Aでは、最上層の接続パターン11aの長さを長くすることで経路の長さの差を調整している。
図12Cの実施例では、図12Aの最上層接続パターンの迂回エリアを節約するために、最上層接続パターン11aを細い配線とし、最下層配線パターンを太い配線とすることにより経路差による反射を小さくする工夫をした実施例である。
これまでに説明した本発明の実施例は、基板製造プロセスに対して新しい工程を発生させない。つまり通常の基板製造プロセスのままで基板を作るため、コスト増加にならない。
2 基板配線
3 電源・グランドパターン
4 絶縁材
5 パッド
6 部品スルーホール
7 変換スルーホール
8 部品ピン
9 バックドリル(削除部分)
10 マイクロビア
11 接続パターン
12 BGA部品
13 BGA接続はんだ
14 信号経路
15 寄生容量
16 基板外部の伝送路
17 スタブ
Claims (12)
- 基板配線を複数の配線層に配設してスルーホールを介して接続する多層配線基板において、隣接する2つのスルーホール間をスルーホールの端部同士で接続した構造を有する多層配線基板。
- 前記隣接する2つのスルーホールは、第1の配線層の基板配線と接続するための第1のスルーホールと、前記第1の配線層とは異なる第2の配線層の基板配線と接続するための第2のスルーホールとからなる請求項1記載の多層配線基板。
- 前記隣接する2つのスルーホールは、所定の配線層の基板配線と接続するための第1のスルーホールと、前記基板配線の信号を多層配線基板外の部品に伝達するための第2のスルーホールとからなる請求項1記載の多層配線基板。
- 前記第2のスルーホールは部品の接続ピンが挿入される部品スルーホールである請求項3記載の多層配線基板。
- 前記第2のスルーホールはBGA部品と接続するためのスルーホールであって、接続ピンが挿入されない部品スルーホールである請求項3記載の多層配線基板。
- 前記第2のスルーホールは小径スルーホールである請求項5記載の多層配線基板。
- 前記隣接する2つのスルーホールの両側の端部同士を外層配線で接続した請求項1乃至6記載の多層配線基板。
- 前記隣接する2つのスルーホールの片側の端部同士を外層配線で接続した請求項1乃至6記載の多層配線基板。
- 前記隣接する2つのスルーホールの両側の端部同士を基板表面に近い内層配線で接続した請求項1乃至6記載の多層配線基板。
- 前記隣接する2つのスルーホールの片側の端部同士を基板表面に近い内層配線で接続した請求項1乃至6記載の多層配線基板。
- 前記所定の配線層は多層配線基板の中間部分の配線層であって、最上層で2つのスルーホールの上端部同士を接続する接続パターンの長さが最下層で2つのスルーホールの下端部同士を接続する接続パターンの長さよりも長い請求項3記載の多層配線基板。
- 前記所定の配線層は多層配線基板の中間部分の配線層であって、最上層で2つのスルーホールの上端部同士を接続する接続パターンの太さが最下層で2つのスルーホールの下端部同士を接続する接続パターンの太さよりも細い請求項3記載の多層配線基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003421954A JP4259311B2 (ja) | 2003-12-19 | 2003-12-19 | 多層配線基板 |
US11/016,156 US7326856B2 (en) | 2003-12-19 | 2004-12-17 | Multi-layer wiring board |
US11/974,335 US7989708B2 (en) | 2003-12-19 | 2007-10-12 | Multi-layer wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003421954A JP4259311B2 (ja) | 2003-12-19 | 2003-12-19 | 多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005183649A true JP2005183649A (ja) | 2005-07-07 |
JP4259311B2 JP4259311B2 (ja) | 2009-04-30 |
Family
ID=34782973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003421954A Expired - Fee Related JP4259311B2 (ja) | 2003-12-19 | 2003-12-19 | 多層配線基板 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7326856B2 (ja) |
JP (1) | JP4259311B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028333A (ja) * | 2006-07-25 | 2008-02-07 | Mitsubishi Electric Corp | プリント配線板及びその製造方法 |
JP2011198827A (ja) * | 2010-03-17 | 2011-10-06 | Nec Corp | 配線基板 |
JP2014103236A (ja) * | 2012-11-20 | 2014-06-05 | Canon Inc | プリント配線板及びプリント回路板 |
US8901434B2 (en) | 2011-03-18 | 2014-12-02 | Fujitsu Limited | Board unit and method of fabricating the same |
KR101594241B1 (ko) * | 2013-05-09 | 2016-02-15 | 가부시키가이샤 덴소 | 다층 기판 및 그 제조 방법 |
JP2017005266A (ja) * | 2016-09-07 | 2017-01-05 | 日本電気株式会社 | 伝送路構造、その製造方法、および伝送路選択方法 |
US10237973B2 (en) | 2017-04-10 | 2019-03-19 | Canon Kabushiki Kaisha | Multilayer wiring substrate |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7501586B2 (en) * | 2004-10-29 | 2009-03-10 | Intel Corporation | Apparatus and method for improving printed circuit board signal layer transitions |
US7652896B2 (en) * | 2004-12-29 | 2010-01-26 | Hewlett-Packard Development Company, L.P. | Component for impedance matching |
US7404251B2 (en) * | 2006-04-18 | 2008-07-29 | International Business Machines Corporation | Manufacture of printed circuit boards with stubless plated through-holes |
US7667980B2 (en) * | 2006-10-10 | 2010-02-23 | International Business Machines Corporation | Printed circuit boards for countering signal distortion |
US20080087460A1 (en) * | 2006-10-17 | 2008-04-17 | Pat Fung | Apparatus and method for a printed circuit board that reduces capacitance loading of through-holes |
US8063316B2 (en) * | 2007-06-14 | 2011-11-22 | Flextronics Ap Llc | Split wave compensation for open stubs |
US8158892B2 (en) * | 2007-08-13 | 2012-04-17 | Force10 Networks, Inc. | High-speed router with backplane using muli-diameter drilled thru-holes and vias |
US20090201654A1 (en) * | 2008-02-08 | 2009-08-13 | Lambert Simonovich | Method and system for improving electrical performance of vias for high data rate transmission |
JP5407389B2 (ja) * | 2009-02-09 | 2014-02-05 | 富士通株式会社 | プリント配線板 |
US20100236823A1 (en) * | 2009-03-18 | 2010-09-23 | Sun Microsystems, Inc. | Ring of power via |
JP5758584B2 (ja) * | 2010-03-18 | 2015-08-05 | 本田技研工業株式会社 | ジャンクションボックス |
JP5628772B2 (ja) * | 2011-10-20 | 2014-11-19 | 日立オートモティブシステムズ株式会社 | プリント基板およびそれを用いた電子機器 |
JP5919873B2 (ja) * | 2012-02-21 | 2016-05-18 | 富士通株式会社 | 多層配線基板及び電子機器 |
DE102012215021A1 (de) * | 2012-08-23 | 2014-02-27 | Robert Bosch Gmbh | Leiterplattenkontaktierung |
US9545003B2 (en) * | 2012-12-28 | 2017-01-10 | Fci Americas Technology Llc | Connector footprints in printed circuit board (PCB) |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
WO2016134259A1 (en) * | 2015-02-20 | 2016-08-25 | Nextgin Technology Bv | Method for producing a printed circuit board |
TWI619302B (zh) * | 2016-05-06 | 2018-03-21 | 明泰科技股份有限公司 | 傳輸線的阻抗匹配架構 |
CN107396534B (zh) * | 2016-05-16 | 2019-10-18 | 明泰科技股份有限公司 | 传输线的阻抗匹配架构 |
CN109845413B (zh) | 2016-08-19 | 2022-07-05 | 奈科斯特金技术私人有限公司 | 用于制造印刷电路板的方法 |
US11234325B2 (en) | 2019-06-20 | 2022-01-25 | Infinera Corporation | Printed circuit board having a differential pair routing topology with negative plane routing and impedance correction structures |
CN113966085B (zh) * | 2021-10-29 | 2023-07-21 | 联想(北京)有限公司 | 电路板及其制作方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3571923A (en) * | 1968-12-30 | 1971-03-23 | North American Rockwell | Method of making redundant circuit board interconnections |
JP2791995B2 (ja) * | 1989-10-31 | 1998-08-27 | イビデン株式会社 | プリント配線板 |
US5543586A (en) * | 1994-03-11 | 1996-08-06 | The Panda Project | Apparatus having inner layers supporting surface-mount components |
KR960028736A (ko) * | 1994-12-07 | 1996-07-22 | 오오가 노리오 | 프린트 기판 |
US5847936A (en) * | 1997-06-20 | 1998-12-08 | Sun Microsystems, Inc. | Optimized routing scheme for an integrated circuit/printed circuit board |
JP3669219B2 (ja) * | 1999-08-10 | 2005-07-06 | 日本電気株式会社 | 多層プリント配線板 |
US6663442B1 (en) | 2000-01-27 | 2003-12-16 | Tyco Electronics Corporation | High speed interconnect using printed circuit board with plated bores |
JP2001251061A (ja) * | 2000-03-02 | 2001-09-14 | Sony Corp | 多層型プリント配線基板 |
US6791035B2 (en) * | 2002-02-21 | 2004-09-14 | Intel Corporation | Interposer to couple a microelectronic device package to a circuit board |
US7583513B2 (en) * | 2003-09-23 | 2009-09-01 | Intel Corporation | Apparatus for providing an integrated printed circuit board registration coupon |
-
2003
- 2003-12-19 JP JP2003421954A patent/JP4259311B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-17 US US11/016,156 patent/US7326856B2/en not_active Expired - Fee Related
-
2007
- 2007-10-12 US US11/974,335 patent/US7989708B2/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028333A (ja) * | 2006-07-25 | 2008-02-07 | Mitsubishi Electric Corp | プリント配線板及びその製造方法 |
JP4749966B2 (ja) * | 2006-07-25 | 2011-08-17 | 三菱電機株式会社 | プリント配線板の製造方法 |
JP2011198827A (ja) * | 2010-03-17 | 2011-10-06 | Nec Corp | 配線基板 |
US8507807B2 (en) | 2010-03-17 | 2013-08-13 | Nec Corporation | Wiring board |
US8901434B2 (en) | 2011-03-18 | 2014-12-02 | Fujitsu Limited | Board unit and method of fabricating the same |
JP2014103236A (ja) * | 2012-11-20 | 2014-06-05 | Canon Inc | プリント配線板及びプリント回路板 |
KR101594241B1 (ko) * | 2013-05-09 | 2016-02-15 | 가부시키가이샤 덴소 | 다층 기판 및 그 제조 방법 |
JP2017005266A (ja) * | 2016-09-07 | 2017-01-05 | 日本電気株式会社 | 伝送路構造、その製造方法、および伝送路選択方法 |
US10237973B2 (en) | 2017-04-10 | 2019-03-19 | Canon Kabushiki Kaisha | Multilayer wiring substrate |
Also Published As
Publication number | Publication date |
---|---|
JP4259311B2 (ja) | 2009-04-30 |
US7326856B2 (en) | 2008-02-05 |
US7989708B2 (en) | 2011-08-02 |
US20080047744A1 (en) | 2008-02-28 |
US20050161255A1 (en) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4259311B2 (ja) | 多層配線基板 | |
JP5506737B2 (ja) | 信号伝送回路 | |
JP5194440B2 (ja) | プリント配線基板 | |
US20060237228A1 (en) | Printed circuit board having reduced parasitic capacitance pad | |
JP2007116179A (ja) | 高速入出力回路の電力送達およびデカップリング用の埋込みコンデンサのアレイを有するパッケージおよびその形成方法 | |
KR101136423B1 (ko) | 용량성 결합이 감소된 회로기판 어셈블리 | |
JP4617900B2 (ja) | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
US6992255B2 (en) | Via and via landing structures for smoothing transitions in multi-layer substrates | |
US8198549B2 (en) | Multi-layer printed wiring board | |
TWI400011B (zh) | 互連結構 | |
US20140312488A1 (en) | Method of manufacturing wiring board unit, method of manufacturing insertion base, wiring board unit, and insertion base | |
US6710255B2 (en) | Printed circuit board having buried intersignal capacitance and method of making | |
JP2008072022A (ja) | 信号伝送ケーブルのコネクタ、信号伝送ケーブルに信号を出力する信号伝送装置 | |
US20080151513A1 (en) | High-frequency PCB connections that utilize blocking capacitors between the pins | |
TWI458412B (zh) | 多層印刷電路板 | |
KR20080057098A (ko) | 동일 평면상 엘.씨 벨런싱이 달성된 인쇄회로기판 | |
TW202130243A (zh) | 印刷電路板過渡之封裝 | |
US7476813B2 (en) | Multilayer flip-chip substrate interconnect layout | |
JP5739363B2 (ja) | 配線基板 | |
US20240008177A1 (en) | Vertical interconnect design for improved electrical performance | |
US20040182603A1 (en) | [inner layer structure of a circuit board] | |
TWI756860B (zh) | 訊號傳輸之通道結構 | |
JP2017216327A (ja) | 多層プリント配線板およびその製造方法 | |
JP2006140365A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060310 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081024 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |