TW202130243A - 印刷電路板過渡之封裝 - Google Patents

印刷電路板過渡之封裝 Download PDF

Info

Publication number
TW202130243A
TW202130243A TW109145120A TW109145120A TW202130243A TW 202130243 A TW202130243 A TW 202130243A TW 109145120 A TW109145120 A TW 109145120A TW 109145120 A TW109145120 A TW 109145120A TW 202130243 A TW202130243 A TW 202130243A
Authority
TW
Taiwan
Prior art keywords
layer
area
transition area
traces
ground plane
Prior art date
Application number
TW109145120A
Other languages
English (en)
Other versions
TWI858203B (zh
Inventor
麗莎 瑪麗 諾潔姆
Original Assignee
美商谷歌有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商谷歌有限責任公司 filed Critical 美商谷歌有限責任公司
Publication of TW202130243A publication Critical patent/TW202130243A/zh
Application granted granted Critical
Publication of TWI858203B publication Critical patent/TWI858203B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明闡述印刷電路板(PCB)過渡之封裝。在一項態樣中，一多層PCB包含一外部層，該外部層具有經組態以接納一電組件之一過渡區域及位於該過渡區域之外的一暢通佈線區域。該PCB包含自該過渡區域延伸至一內跡線佈線層之第一通孔。該跡線佈線層安置於該外部層與第二內跡線佈線層之間。第一內跡線佈線層包含安置於該外部層之該過渡區域下面之一過渡區、位於該過渡區之外的一暢通佈線區及將一給定第一通孔連接至用於一第二電組件之一第二通孔之一傳輸線。該傳輸線包含各自在該過渡區中具有一第一寬度且在該暢通佈線區中具有大於該第一寬度之一第二寬度之導電跡線。

Description

印刷電路板過渡之封裝
高速印刷電路板(PCB)設計利用高密度接腳或接墊(諸如球形柵格陣列(BGA)或小外觀尺寸可插拔(SFP)連接器接腳)之連接區。PCB之跡線可佈線於一多層PCB之頂部層上，使得不需要通孔。然而，頂部層上之微帶佈線由於各種因素而遭受經增加損耗，該等因素係例如：因一PCB之外層被有意粗糙化以促進黏合而導致之表面粗糙度，由於較厚金屬導致的特性阻抗之大的可變性，以及阻銲層及其他塗層效應。
跡線亦可佈線於可藉由雷射盲通孔接達的PCB之上部內層上。一通孔係一多層電路板中用於將信號自一個層傳遞至另一層之一孔。一盲通孔將PCB之一外層連接至PCB之一內層且係暴露於PCB之一側上。一雷射盲通孔係使用一雷射自一PCB移除介電材料而形成之一盲通孔。
一雷射盲通孔維持下部層中之平面之完整性(例如，無穿孔)，此具有許多優點。然而，雷射盲通孔可到達之距離由於通孔縱橫比要求而受限制。若雷射盲通孔到達PCB中之較深處，則其需要具有一較大直徑。為了使具有與1毫米(mm)間距BGA封裝相容之一直徑之一雷射通孔到達多個帶線內佈線層，介電質必須係薄的。薄介電質導致具有高損耗之窄帶線跡線。
為了最小化損耗，可使用較厚介電質，但其可導致使用雷射盲通孔接達較少帶線層(例如，僅一個帶線層)。若需要額外佈線層，則該等額外佈線層可需要貫穿孔通孔來接達。此等貫穿孔通孔導致下部層平面穿孔，此可能不利於電力遞送以及傳訊。與雷射盲通孔相比，貫穿孔通孔亦具有經降級電效能，此歸因於殘餘背鑽短柱及與毗鄰長通孔之經增加串擾。
此說明書闡述關於具有低損耗及低串擾之PCB過渡之封裝之技術。
大體而言，此說明書中所闡述之標的物之一項發明態樣可體現於多層印刷電路板中，該等多層印刷電路板包含：一外部層，其具有(i)經組態以接納一第一電組件之一過渡區域及(ii)位於該過渡區域之外的一暢通佈線區域；多個通孔，其包含自該過渡區域延伸至該印刷電路板之一第一內跡線佈線層之一或多個第一通孔及自該過渡區域延伸至該印刷電路板之一第二內跡線佈線層之一或多個第二通孔，該第一內跡線佈線層安置於該外部層與該第二內跡線佈線層之間；一第一介電層，其位於該外部層與該第一內跡線佈線層之間，該第一介電層包含一第一介電材料。該第一內跡線佈線層包含：一過渡區，其安置於該外部層之該過渡區域下面；一暢通佈線區，其位於該過渡區之外；及一傳輸線，其將一給定第一通孔連接至用於一第二電組件之一第二通孔，其中該傳輸線包含各自在該過渡區中具有一第一寬度且在該暢通佈線區中具有一第二寬度之一或多個導電跡線，其中該第二寬度大於該第一寬度。此態樣及其他態樣之其他實施方案包含對應系統及用於製作該印刷電路板之方法。
此等及其他實施方案可各自視情況包含以下特徵中之一或多者。在某些態樣中，該一或多個導電跡線包含該過渡區中之一或多個帶線跡線及該暢通佈線區中之一或多個微帶跡線。某些態樣可包含：一第一接地平面，其位於該外部層之該過渡區域中；一第二接地平面，其安置於該第一內跡線佈線層與該第二內跡線佈線層之間；及一第二介電層，其安置於該第一內跡線佈線層與該第二接地平面之間。該一或多個帶線跡線、該第一接地平面、該第二接地平面、該第一介電層及該第二介電層形成一帶線傳輸線。在某些態樣中，該外部層之該暢通佈線區域不包含一接地平面，該第二接地平面安置於該外部層之該過渡區域及該暢通佈線區域下面，且該一或多個微帶跡線、該第二接地平面及該第二介電層形成一微帶傳輸線。
在某些態樣中，至少一個第一通孔包括一雷射盲通孔且至少一個第二通孔包括一雷射盲通孔。每一雷射盲通孔將該外部層上之一接墊電耦合至對應暢通佈線層上之一對應接墊。
在某些態樣中，該電組件包含一積體電路封裝或一可插拔連接器中之一者。在某些態樣中，針對該過渡區域中之一或多個毗鄰對之第一通孔，該對第一通孔之間的一空間及每一第一通孔與一跡線之間的一所需間隙之一組合小於該第二寬度。
大體而言，此說明書中所闡述之標的物之另一發明態樣可體現於多層印刷電路板中，該等多層印刷電路板包含：一外部層，其具有(i)經組態以接納一第一電組件之一過渡區域及(ii)位於該過渡區域之外的一暢通佈線區域；一第一內跡線佈線層，其安置於該外部層與一第二內跡線佈線層之間。該第一內跡線佈線層包含：一過渡區，其安置於該外部層之該過渡區域下面；一暢通佈線區，其位於該過渡區之外；及一傳輸線，其將一給定第一通孔連接至用於一第二電組件之一第二通孔，其中該傳輸線包含各自在該過渡區中具有一第一寬度且在該暢通佈線區中具有一第二寬度之一或多個導電跡線，其中該第二寬度大於該第一寬度。此態樣及其他態樣之其他實施方案包含對應系統及用於製作該印刷電路板之方法。
此等及其他實施方案可各自視情況包含以下特徵中之一或多者。在某些態樣中，該一或多個導電跡線包含該過渡區中之一或多個帶線跡線及該暢通佈線區中之一或多個微帶跡線。某些態樣包含：一第一接地平面，其位於該外部層之該過渡區域中；一第二接地平面，其安置於該第一內跡線佈線層與該第二內跡線佈線層之間；及一第一介電層，其安置於該外部層與該第一內跡線佈線層之間；及一第二介電層，其安置於該第一內跡線佈線層與該第二接地平面之間。該一或多個帶線跡線、該第一接地平面、該第二接地平面、該第一介電層及該第二介電層形成一帶線傳輸線。
在某些態樣中，該外部層之該暢通佈線區域不包含一接地平面，該第二接地平面安置於該外部層之該過渡區域及該暢通佈線區域下面，且該一或多個微帶跡線、該第二接地平面及該第二介電層形成一微帶傳輸線。
某些態樣可包含多個通孔，該多個通孔包含自該過渡區域延伸至該第一內跡線佈線層之一或多個第一通孔及自該過渡區域延伸至該第二內跡線佈線層之一或多個第二通孔。至少一個第一通孔可包含一雷射盲通孔且至少一個第二通孔包括一雷射盲通孔。在某些態樣中，每一雷射盲通孔將該外部層上之一接墊電耦合至對應暢通佈線層上之一對應接墊。
在某些態樣中，針對該過渡區域中之一或多個毗鄰對之第一通孔，該對第一通孔之間的一空間及每一第一通孔與一跡線之間的一所需間隙之一組合小於該第二寬度。在某些態樣中，該電組件包括一積體電路封裝或一可插拔連接器中之一者。
大體而言，此說明書中所闡述之標的物之另一發明態樣可體現於包含以下操作之方法中：產生用於印刷電路板之每一跡線佈線層之跡線之一佈局，其中該印刷電路板包括具有一外部層之一第一芯、具有一第一內跡線佈線層之一第二芯及具有一第二內跡線佈線層之一第三芯，其中該外部層包括(i)經組態以接納一電組件之一或多個過渡區域及(ii)位於該一或多個過渡區域之外的一或多個暢通佈線區域；自每一內跡線佈線層蝕刻導電材料以在每一內跡線佈線層上形成傳輸線；使用預浸材料將該第一芯附接至該第二芯；使用預浸材料將該第二芯附接至該第三芯；及形成自該過渡區域延伸至該第一內跡線佈線層之一或多個第一通孔及自該過渡區域延伸至該第二內跡線佈線層之一或多個第二通孔，其中：該第一內跡線佈線層包括：一過渡區，其安置於該外部層之該過渡區域下面；一暢通佈線區，其位於該過渡區之外；及一傳輸線，其包含各自在該過渡區中具有一第一寬度且在該暢通佈線區中具有一第二寬度之一或多個導電跡線，其中該第二寬度大於該第一寬度。此態樣及其他態樣之其他實施方案包含經組態以執行編碼於電腦儲存裝置上之方法之動作的對應系統、方法及電腦程式。
此等及其他實施方案可各自視情況包含以下特徵中之一或多者。在某些態樣中，產生用於該印刷電路板之每一跡線佈線層之跡線之該佈局可包含：在將安置於該外部層之一各別過渡區域下面的每一跡線佈線層之一或多個過渡區中產生具有該第一寬度之跡線；及在每一過渡區之外在位於每一過渡區之外的每一跡線佈線層之一或多個暢通佈線區中產生具有該第二寬度之跡線。
在某些態樣中，該一或多個導電跡線包含該過渡區中之一或多個帶線跡線及該暢通佈線區中之一或多個微帶跡線。在某些態樣中，該印刷電路板可包含：一第一接地平面，其位於該外部層之該過渡區域中；一第二接地平面，其安置於該第一內跡線佈線層與該第二內跡線佈線層之間；一第二介電層，其安置於該第一內跡線佈線層與該第二接地平面之間。該一或多個帶線跡線、該第一接地平面、該第二接地平面、該第一介電層及該第二介電層形成一帶線傳輸線。
此說明書中所闡述之標的物可實施於特定實施例中以便實現以下優點中之一或多者。連接需要高密度接腳或接墊之較大區之積體電路(IC)或其他電組件(例如，SFP連接器) (「高密度組件」)之導電跡線之寬度可在電路板之不同區域中變化以允許較短通孔同時維持寬跡線(在許多位置中)以達成低傳輸線損耗。跡線之寬度可在位於PCB之過渡區域(IC、SFP連接器或其他高密度電組件附接至PCB之外部層處之區域)下面之一內層上比暢通佈線區域(其中無高密度電組件附接至外部層之位於過渡區域之外的區域)中之跡線之寬度小。如下文所闡述，一高密度電組件係每單位面積包含連接至一PCB之接墊或貫穿孔之至少臨限數目個接腳、接墊或其他連接器之一電組件。此允許跡線之長度之大部分為較寬導電跡線以減小傳輸線損耗，同時亦維持實現過渡區域中之低串擾及無短柱(例如，無殘餘背鑽短柱)之薄介電質。
較薄介電材料允許深度受限之通孔(諸如具有限制其到達PCB中之深度之所需縱橫比之雷射盲通孔)到達PCB之較多內層。基於較薄介電材料之較短通孔亦減小通孔之間的串擾。藉由到達過渡區域中之較多內層，大量跡線可用於將信號路由至高密度電組件及路由來自高密度電組件之信號，從而允許PCB之外部層之每單位面積到達IC之較多連接。
下文關於各圖闡述前述標的物之各種特徵及優點。自本文中所闡述之標的物及申請專利範圍明瞭額外特徵及優點。
大體而言，本文中所闡述之系統及技術係關於PCB過渡之封裝。PCB過渡之一封裝係用於將電組件(例如，IC、可插拔連接器等)電連接至一PCB之其他區域的PCB之組件及一區域之一群組。組件之群組可包含導電接墊或貫穿孔，藉由導電接墊或貫穿孔，組件電耦合至PCB之一外部層，自PCB之外部層到達內部佈線層之通孔，及內層上之將電信號路由至過渡區域及路由來自過渡區域之電信號之傳輸線，及過渡區域自身。
用於一電組件之過渡區域係經組態以接納該組件的PCB之區域。此過渡區域可包含將由電組件覆蓋的外部層之區域及/或包含將電組件電耦合至PCB之導電接墊或貫穿孔之一區域。針對高密度電組件(諸如IC及SFP連接器)，此區域可包含大量導電接墊，例如大於臨限數目(諸如8、10、14或另一適當數目個)接墊。出於此文件之目的，一高密度電組件係每單位面積包含至少臨限數目個接腳、接墊或連接至一PCB之接墊或貫穿孔之其他連接器之一組件。舉例而言，一高密度電組件可係在不大於1平方釐米(cm2 )之一面積中具有至少10個連接器之一組件。
PCB之一或多個內部層上之導電跡線之寬度可跨越PCB之不同區域而變化。較寬導電跡線通常提供較低傳輸線損耗。然而，針對PCB之帶線及微帶跡線，較寬導電跡線通常需要較厚介電材料來提供跡線之一適當阻抗。在第一內層與外部層之間具有一較薄介電材料之情況下，可在一高密度電組件下面之過渡區域中使用較窄跡線，其中跡線之密度係較大的。可在位於過渡區域之外的暢通佈線區域中使用較寬跡線。舉例而言，暢通佈線區域中的一傳輸線之導電跡線之部分可比過渡區域中的傳輸線之導電跡線寬至少一臨限百分比，例如，30%、50%或另一適當百分比。
較薄介電質允許較短通孔(例如，比通常與較寬跡線相關聯之較厚介電質上之導電跡線所需之通孔短)到達第一內層。此允許使用雷射盲通孔且提供毗鄰通孔之間的較少串擾。此亦允許深度受限之通孔(諸如雷射盲通孔)到達PCB之較多內層。舉例而言，在某些實施方案中，此可允許外部層與第一內層之間的介電材料為約1密耳。相比於遍及第一內層使用較窄跡線，暢通佈線區域中之較寬跡線亦提供較少傳輸線損耗。由於暢通佈線區域中的傳輸線之部分之長度通常比過渡區域中的傳輸線之部分之長度長得多，因此相比於遍及各處使用較窄跡線之情況，此可顯著減小傳輸線損耗。
在一特定實例中，第一內層上之一傳輸線可在過渡區域下面由一或多個較窄帶線跡線製成且在暢通佈線區域下面由一或多個較寬微帶跡線製成。此等微帶跡線亦可稱為嵌入式微帶，因為在微帶上面存在介電質但無接地平面。一微帶跡線包含藉由一介電材料層與一接地平面分開之一平坦導電帶。一帶線包含懸置於兩個接地平面之間的一平坦導電帶。導電帶與接地平面藉由介電材料層分開。在此實例中，一接地平面可覆蓋外部層上之過渡區域，但不覆蓋位於過渡區域之外的暢通佈線區域。此接地平面與第一內層之另一側上之一接地平面組合地形成過渡區域中之帶線。
圖1係圖解說明一實例多層PCB 100之一外部層105之一方塊圖。每一圖中之相對尺寸僅係說明性的且未必按比例。PCB 100亦可包含一或多個內部層，如圖2A至圖2C中所展示及下文所闡述。外部層105可包含用於接納電組件且將PCB 100電連接至電組件之導電接墊及/或貫穿孔。在此實例中，外部層105包含用於接納一電容器之貫穿孔141、用於接納具有一BGA之一第一IC之導電接墊111、用於接納具有一BGA之一第二IC之導電接墊121，及用於接納一SFP連接器(例如，用於接納該連接器之一外罩)之貫穿孔131。該SFP連接器可係各種形式之SFP連接器(諸如oSFP、2SFP、2SFPDD、DSFPP或SFPDD)中之一者。PCB 100可包含用於接納其他類型之組件(包含其他類型之高密度組件)之貫穿孔或導電接墊。
貫穿孔131及141可分別接納SFP連接器及電容器之接腳。然後可將該等接腳焊接至貫穿孔131及141周圍之一導電接墊。類似地，可將BGA之接墊焊接至PCB 100之對應導電接墊111及121。舉例而言，IC之BGA可包含經加熱以使焊料熔化且然後經冷卻以在導電接墊111及121與對應BGA接墊之間形成一接合之焊料球。
如圖1中所展示，導電接墊111及121以及用於SFP連接器之貫穿孔131之密度比電容器之彼密度大得多。PCB 100包含用於每一組件之一過渡區域。舉例而言，PCB 100包含用於電容器之一過渡區域140、用於第一IC之一過渡區域110、用於第二IC之一過渡區域120，及用於SFP連接器之一過渡區域130。
用於一組件之過渡區域可由貫穿孔或導電接墊之位置界定。大體而言，過渡區域可包含用於組件之所有貫穿孔或導電接墊。舉例而言，過渡區域110可由最外導電接墊111界定。在所圖解說明之實例中，過渡區域110係與最外導電接墊偏移一短距離(例如，2 mm、5 mm或另一適當距離)之一矩形形狀區域。在另一實例中，過渡區域110可係由穿過每一最外導電接墊上之一最外點之直線界定之一矩形形狀。
用於每一組件之過渡區域可延伸至PCB 100之內部層中之一或多者。亦即，位於用於一組件的外部層105之過渡區域下面的一內層之區域亦可被視為用於該組件之過渡區域或彼內層之一過渡區。
PCB 100亦包含一暢通佈線區域160。暢通佈線區域160係位於外部層105之過渡區域110、120、130及140之外的外部層105之區域(及一或多個內層之相同區域)。亦即，過渡區域110、120、130及140周圍、過渡區域110、120、130及140之間且不以其他方式由一過渡區域消耗的外部層105之區可被視為暢通佈線區域160。在暢通佈線區域160中通常存在較多空間來將傳輸線佈線於PCB 100之外部層上及內層上。在某些實施方案中，一暢通佈線區域係包含通孔之一區域，且該等通孔間隔開使得暢通佈線區域中之通孔之間的寬度允許較寬跡線(例如，具有至少一臨限寬度，諸如5密耳(mil)、7密耳之至少一寬度或另一適當臨限寬度)通過。
在某些實施方案中，暢通佈線區域160可包含用於不被視為高密度組件之組件之過渡區域。由於此等過渡區域中之接墊或貫穿孔之數目低於用於高密度組件之情況且通孔可比過渡區域110、120、130及140中間隔開更遠，因此寬跡線可穿過此等暢通佈線區域。舉例而言，暢通佈線區域160中之跡線之寬度可超過過渡區域110、120、130及140中之通孔之間的距離。在一特定實例中，過渡區域中之通孔之至少一部分間隔開小於暢通佈線區域中之跡線之寬度之一距離。
PCB 100包含電連接安裝於PCB 100之外部層105上之組件的形成於PCB 100之內層上之傳輸線。舉例而言，該PCB包含將用於第一IC之一導電接墊111連接至用於電容器之一貫穿孔141之一傳輸線150、將用於第一IC之一導電接墊111連接至用於第二IC之一導電接墊121之一傳輸線152，及將用於第二IC之一導電接墊121連接至用於SFP連接器之一貫穿孔131之一傳輸線154。當然，PCB 100可包含連接此等組件及/或其他組件之另外許多傳輸線。
傳輸線150、152及154可形成於PCB 100之一內層上。舉例而言，傳輸線150、152及154可形成於位於外部層下方之第一內跡線佈線層上。如圖2A中所展示及下文所闡述，一多層PCB可包含介於兩個外部層之間的多個跡線佈線層。內部層可藉由介電材料分開。
傳輸線150、152及154可將通孔之接墊連接至其他通孔之接墊。舉例而言，傳輸線150可連接至一通孔，該通孔將導電接墊111連接至PCB之第一內層。該等通孔可係雷射盲通孔，如下文所闡述。
傳輸線150包含一第一部分150A及一第二部分150B。每一部分可包含單一跡線或多個跡線，例如，兩個差動跡線。第一部分150A係佈線為穿過暢通佈線區域160且第二部分150B係佈線為穿過過渡區域110。在過渡區域110中，形成傳輸線之導電跡線之寬度比暢通佈線區域160中之導電跡線之寬度窄。亦即，第一部分150A之導電跡線之寬度比第二部分150B之導電跡線寬，如圖1中所展示。一旦傳輸線150進入過渡區域(例如，自第一部分150A過渡至第二部分150B)，導電跡線之寬度可減小且毗鄰跡線之間的空間亦可減小。該寬度可逐漸減小或立即減小(例如，在暢通佈線區域中之一較寬跡線接觸過渡區域中之一較窄跡線之情況下)。
每一部分中之跡線之寬度可經選擇使得第一部分150A之特性阻抗匹配第二部分150B之特性阻抗。舉例而言，第一部分150A中之跡線之寬度可大於過渡區域110中之通孔之間的一距離，而第二部分150B中之跡線之寬度可小於過渡區域110中之通孔之間的距離。如上文所闡述，暢通佈線區域160中之較寬跡線減小傳輸線150之傳輸線損耗。
自較窄跡線至較寬跡線之過渡可發生在過渡區域110與暢通佈線區域160之邊界處，在該邊界處傳輸線150退出過渡區域110。在另一實例中，自較窄跡線至較寬跡線之過渡可發生在過渡區域110之外的一短距離處，例如，在過渡區域110之40密耳至400密耳內。
在某些實施方案中，傳輸線150之第一部分150A包含一或多個微帶跡線且第二部分150B包含一或多個帶線跡線。如上文所闡述，一微帶跡線包含藉由一介電材料層與一接地平面分開之一平坦導電帶，且一帶線包含懸置於兩個接地平面之間的一平坦導電帶。為了形成微帶部分及帶線部分，可將一接地平面放置於內層下方，傳輸線150形成於該內層上。另外，可將一接地平面放置於過渡區域110下方(或上方)，例如，外部層105下面。以此方式，第二部分150B懸置於兩個接地平面之間以形成一或多個帶線跡線，且第一部分150A與內層下方之接地平面分開以形成一或多個微帶跡線。圖2A至圖2C中圖解說明且下文闡述接地平面在一多層PCB中之實例位置。
類似地，傳輸線152包含一第一部分152A、一第二部分152B及一第三部分152C。第一部分152A係佈線為穿過過渡區域110，第二部分152B係佈線為穿過暢通佈線區域160，且第三部分152C係佈線為穿過過渡區域120。因此，第二部分152B之導電跡線比第一部分152A及第三部分152C之導電跡線寬。每一部分中之跡線之寬度可經選擇使得第一部分152A之特性阻抗匹配第二部分152B及第三部分152C之特性阻抗。
第二部分152B可包含一或多個微帶跡線且第一及第三部分可包含一或多個帶線跡線。舉例而言，可將一接地平面放置於過渡區域110上方且可將另一接地平面放置於過渡區域120上方，其中無接地平面放置於暢通佈線區域160上方。
傳輸線154亦包含一第一部分154A、一第二部分154B及一第三部分154C。第一部分154A係佈線為穿過過渡區域120，第二部分154B係佈線為穿過暢通佈線區域160，且第三部分154C係佈線為穿過過渡區域130。因此，第二部分154B之導電跡線比第一部分154A及第三部分154C之導電跡線寬。每一部分中之跡線之寬度可經選擇使得第一部分154A之特性阻抗匹配第二部分154B及第三部分154C之特性阻抗。
第二部分154B可包含一或多個微帶跡線且第一及第三部分可包含一或多個帶線跡線。舉例而言，可將一接地平面放置於過渡區域120上方，且可將另一接地平面放置於過渡區域130上方，其中無接地平面放置於暢通佈線區域160上方。因此，在此實例中，可將一接地平面放置於每一過渡區域110、120及130上方，其中無接地平面位於外部層105之其餘部分上方。
在某些實施方案中，連接至用於接納SFP連接器之接墊或貫穿孔之傳輸線154可在佈線至第一內層之前佈線於外部層105上。傳統上，來自SFP連接器之傳輸線之佈線受緩解用於SFP連接器之高速信號接墊下面之接地平面(例如，使其有孔隙)之需要阻礙。傳輸線154之第三部分154C可係參考第一內層下方之接地平面佈線於外部層上之一寬微帶。此減少電容間斷且可避免外部層105處之接地平面之孔隙。一旦遠離接墊某一距離，便可使用一雷射盲通孔來自外部層105 (因為其由於表面粗糙度而具有較高損耗)上之微帶過渡至位於例如PCB 100之第一或第二內層上之嵌入式微帶。此過渡可發生在過渡區域130中或過渡區域130之外。
圖2A至圖2C圖解說明一多層PCB 200之部分。圖2A係多層PCB 200之一橫截面圖。圖2B係PCB 200之一部分之一橫截面圖且圖2C係PCB 200之另一部分之一橫截面圖。實例PCB 200包含20個層，L01至L20。層L01及L20係外部層，其中層L01被標記為頂部層且層L20被標記為底部層。
PCB 200可藉由將多個芯彼此上下地堆疊而形成。在PCB之內容脈絡中，一芯係具有一銅箔附接至兩側之一介電材料層。圖2A中之每一陰影區域可表示10個芯中之每一者之介電材料。舉例而言，一芯210A包含在陰影部分中有一銅箔附接至每一側之介電材料。芯210A之頂部側係層L02上之第一內跡線佈線層INT1，且芯210A之底部側係一接地平面GND1。
PCB 200可包含毗鄰芯之間的一預浸漬接合片(預浸料)。舉例而言，PCB 200包含芯210A與210B之間的預浸料212A。預浸料將芯固持在一起。另外，PCB 200可包含芯210A與頂部外部層L01之間的預浸料211A。底部層L20可以相同方式形成。此預浸料將外部層附接至芯。
PCB 200包含PCB 200之每一側上之三個內跡線佈線層。特定而言，PCB 200包含層L02、L04、L06、L15、L17及L19處之跡線佈線層。PCB 200亦包含成對跡線佈線層之間及跡線佈線層與電力佈線層之間的接地平面。舉例而言，PCB 200包含層L03、L05、L07、L14、L16及L18上之接地平面。此等接地平面可覆蓋其整個層或實質上所有其層。
PCB 200包含兩個通孔231及232。在此實例中，通孔231及232係使用雷射鑽孔形成之雷射盲通孔。亦可使用其他類型之通孔，諸如貫穿孔通孔。然而，雷射盲通孔具有較佳電效能且不導致下部層平面穿孔。
第一通孔231自頂部層L01延伸至第一內跡線佈線層L02 (INT1)以提供自頂部層L01至第一內跡線佈線層L02之一電路徑。第二通孔自頂部層L01延伸至第二內跡線佈線層L04 (INT2)以提供自頂部層L01至第二內跡線佈線層L04之一電路徑。當然，PCB 200可包含到達L02及L04之較多通孔。另外，PCB 200可包含自底部層L20到達內部跡線佈線層L17 (INT5)及L19 (INT6)之類似通孔。
現在參考圖2B，此橫截面圖展示由形成於第一內跡線佈線層L02上且佈線於PCB 200之一過渡區域中之兩個導電跡線243A及243B製成之一傳輸線243。在此視圖中，導電跡線243A及243B沿進入及離開頁面之一方向延續。在某些實施方案中，導電跡線243A及243B嵌入於安置在第一內跡線佈線層L02與包含接地平面之內層L03之間的介電材料中，使得跡線243A及243B在其間具有介電材料。
在過渡區域中，頂部層L01包含例如安置於頂部層L01上之一接地平面240。頂部層之接地平面、層L03之接地平面、導電跡線243A及243B、頂部層L01之接地平面與導電跡線243A及243B之間的預浸料以及層L03之接地平面與導電跡線243A及243B之間的介電材料形成一帶線傳輸線，此乃因導電跡線243A及243B係懸置於兩個接地平面之間。在此實例中，傳輸線243係具有兩個差動導電跡線243A及243B之一邊緣耦合式差動帶線傳輸線。
導電跡線243A及243B、頂部層之接地平面與導電跡線243A及243B之間的預浸料以及層L03之接地平面與導電跡線243A及243B之間的介電材料之尺寸及特性經選擇以提供傳輸線243之一目標特性阻抗。舉例而言，該阻抗可基於導電跡線243A及243B之厚度T1、導電跡線243A及243B之寬度W1及W3 (其通常係相同的)、導電跡線243A與243B之間的空間之寬度W2、預浸料之高度H1、介電材料之高度H2，以及預浸料及介電材料之介電常數。
現在參考圖2C，此橫截面圖展示由形成於第一內跡線佈線層L02上且佈線於PCB 200之一暢通佈線區域中之兩個導電跡線253A及253B製成之一傳輸線253。在此視圖中，導電跡線253A及253B沿進入及離開頁面之一方向延續。在某些實施方案中，導電跡線253A及253B嵌入於安置在第一內跡線佈線層L02與包含接地平面之內層L03之間的介電材料中，使得跡線253A及253B在其間具有介電材料。
在暢通佈線區域中，頂部層L01不包含一接地平面。因此，內層L03之接地平面、導電跡線及內層L03之接地平面與導電跡線253A及253B之間的介電材料形成與內層L03之接地平面分開且參考該接地平面之一微帶傳輸線。在此實例中，傳輸線253係具有兩個差動導電跡線253A及253B之一邊緣耦合式差動微帶傳輸線。
導電跡線253A及253B以及層L03之接地平面與導電跡線253A及253B之間的介電材料之尺寸及特性經選擇以提供傳輸線253之一目標特性阻抗。舉例而言，該阻抗可基於導電跡線253A及253B之厚度T1、導電跡線253A及253B之寬度W4及W6 (其應係相同的)、導電跡線253A與253B之間的空間之寬度W5、介電材料之高度H2，及介電材料之介電常數。
儘管圖解說明為兩個不同傳輸線，但傳輸線243及253可係連接兩個電組件之同一傳輸線之不同部分。舉例而言，傳輸線243可係佈線為穿過一過渡區域之一部分且傳輸線253可係佈線為穿過一暢通佈線區域之一部分。傳輸線243可藉由退出由頂部層L01上之一接地平面覆蓋的第一內佈線層L02之一區而過渡至傳輸線253。
若傳輸線243及253係同一傳輸線之部分，則跡線243A、243B、253A及253B，層L01與L02之間的介電材料(例如，預浸材料)以及層L02與L03之間的介電材料之特性及尺寸可經選擇使得傳輸線243之特性阻抗匹配傳輸線253之特性阻抗。另外，導電跡線253A及253B之寬度W4及W6應大於導電跡線243A及243B之寬度W1及W3以減小其中跡線可較寬且間隔開較遠之暢通佈線區域中之傳輸線損耗。
藉由在過渡區域中具有較窄帶線跡線且在暢通佈線區域中具有較寬微帶跡線，層L01與L02之間的介電材料(例如，預浸材料)之高度H1可減小。舉例而言，高度H1可小於層L02與L03之間的介電材料之高度H2。在一特定實例中，高度H1可係約1密耳，而高度H2超過2密耳。此允許雷射盲通孔到達層L02及L04兩者。藉由維持層L02下方之較厚介電質，層L02上之微帶跡線可較寬。
圖3係圖解說明用於製作一多層PCB之一實例製程300之一流程圖。製程300可由包含一或多個資料處理設備及製作裝備之一系統執行。
該系統設計用於一PCB之每一層之跡線之一佈局(310)。該系統可基於一電路圖且基於PCB之外部層之一佈局而將跡線佈局，該電路圖規定電路之電組件之間的連接，PCB之外部層之該佈局規定用於每一電組件之每一接腳或接墊之接墊。
該系統可針對PCB之不同區域使用具有變化之寬度之傳輸線將來自高密度組件之跡線佈線。該系統可使用具有一第一寬度之一或多個導電跡線將來自一高密度電組件之一傳輸線佈線為穿過一或多個過渡區域。舉例而言，該系統利用在離開高密度電組件之過渡區域時具有第一寬度之跡線將一傳輸線佈線。該系統可然後利用具有一第二寬度之一或多個導電跡線將傳輸線佈線為穿過過渡區域之外的一暢通佈線區域。若傳輸線進入另一過渡區域，則該系統可利用具有第一寬度之一或多個導電跡線將傳輸線佈線為穿過該過渡區域。該第一寬度可小於該第二寬度。
在一特定實例中，該系統可使用一或多個帶線跡線及一或多個微帶跡線將傳輸線佈線於安置在PCB之一外部層下方之一第一內跡線佈線層上。在過渡區域中可使用較窄帶線跡線且在暢通佈線區域中可使用較寬微帶跡線。該系統可在帶線跡線需要一第二接地平面時基於帶線跡線之位置判定外部層之接地平面之位置。
該系統基於設計自每一芯之每一層蝕刻導電材料(320)。如上文所闡述，每一芯可包含具有一銅箔附接至兩側之一介電材料層。該系統可基於一跡線佈線層上之傳輸線之佈局而自將用作彼層之一芯之側蝕除銅。舉例而言，該系統可基於設計中之跡線之佈局而蝕除銅以形成傳輸線之導電跡線。
該系統將該等芯彼此附接(330)。該系統可使用一預浸材料作為成對芯之間的一中間材料來將該等芯彼此附接。具有跡線佈線層之芯之間的預浸材料可基於設計具有一規定高度以確保跡線之阻抗係適當的。
該系統在PCB中形成通孔(340)。該等通孔中之至少某些可係深度受限之通孔，諸如雷射盲通孔。雷射盲通孔可係使用一雷射移除介電材料而形成。該系統可基於例如由在操作310中形成之設計規定的通孔之一佈局而形成通孔。此時，可將電組件附接至PCB。當然，製程300可包含例如用於使芯準備好進行蝕刻、在蝕刻之後移除乾膜抗蝕劑、對面板進行化學處理以改良黏合等其他操作。
術語「資料處理設備」涵蓋用於處理資料之所有種類之設備、裝置及機器，例如包含一可程式化處理器、一電腦、一系統單晶片，或多個前述裝置，或前述裝置之組合。該設備可包含特殊用途邏輯電路，例如，一FPGA (場可程式化閘陣列)或一ASIC (特殊應用積體電路)。
此說明書中所闡述之製程及邏輯流程可由執行一或多個電腦程式以藉由對輸入資料進行操作並產生輸出來執行動作之一或多個可程式化處理器執行。該等製程及邏輯流程亦可由特殊用途邏輯電路(例如，FPGA (場可程式化閘陣列)或ASIC (特殊應用積體電路))來執行，且亦可將設備實施為該特殊用途邏輯電路。
以實例方式，適合於執行一電腦程式之處理器包含一般用途微處理器及特殊用途微處理器二者，以及任一種類之數位電腦中之任何一個或多個處理器。大體而言，一處理器將自一唯讀記憶體或一隨機存取記憶體或兩者接收指令及資料。一電腦之基本元件係用於根據指令執行動作之一處理器及用於儲存指令及資料之一或多個記憶體裝置。大體而言，一電腦亦將包含用於儲存資料之一或多個大容量儲存裝置(例如，磁碟、磁光碟或光碟)或以操作方式耦合以自該一或多個大容量儲存裝置接收資料或向其傳送資料或者既接收又傳送資料。
雖然此說明書含有許多特定實施方案細節，但不應將此等特定實施方案細節視為對任何發明或可主張之內容之範疇的限制，而是應將其視為特定發明之特定實施例所特有之特徵之說明。在單獨實施例之內容脈絡中於此說明書中闡述之某些特徵亦可以組合方式實施於一單項實施例中。相反地，在一單項實施例之內容脈絡中闡述之各種特徵亦可單獨地或以任何適合子組合方式實施於多項實施例中。此外，儘管上文可將特徵闡述為以某些組合形式起作用且甚至最初係如此主張的，但在某些情形中，可自一所主張組合去除來自該組合之一或多個特徵，且所主張組合可針對於一子組合或一子組合之變化形式。
類似地，雖然在圖式中以一特定次序繪示操作，但不應將此理解為需要以所展示之特定次序或以順序次序執行此類操作，或執行所有所圖解說明之操作以達成合意的結果。在某些情境中，多任務及並行處理可係有利的。此外，不應將在上文所闡述之實施例中之各種系統組件之分離理解為在所有實施例中需要此分離，且應理解，通常可將所闡述之程式組件及系統一起整合於一單個軟體產品中或封裝至多個軟體產品中。
因此，已闡述標的物之特定實施例。其他實施例係在以下申請專利範圍之範疇內。在某些情形中，申請專利範圍中所陳述之動作可以一不同次序執行且仍達成合意的結果。另外，附圖中所繪示之製程未必需要所展示之特定次序或順序次序來達成合意的結果。在某些實施方案中，多任務及並行處理可係有利的。
100:多層印刷電路板/印刷電路板 105:外部層 110:過渡區域 111:導電接墊/最外導電接墊 120:過渡區域 121:導電接墊 130:過渡區域 131:貫穿孔 140:過渡區域 141:貫穿孔 150:傳輸線 150A:第一部分 150B:第二部分 152:傳輸線 152A:第一部分 152B:第二部分 152C:第三部分 154:傳輸線 154A:第一部分 154B:第二部分 154C:第三部分 160:暢通佈線區域 200:多層印刷電路板/印刷電路板 210A:芯 210B:芯 211A:預浸料 212A:預浸料 231:通孔/第一通孔 232:通孔 240:接地平面 243:傳輸線 243A:導電跡線/跡線/差動導電跡線 243B:導電跡線/跡線/差動導電跡線 253:傳輸線 253A:導電跡線/跡線/差動導電跡線 253B:導電跡線/跡線/差動導電跡線 300:製程 310:操作 320:操作 330:操作 340:操作 GND1:接地平面 H1:高度 H2:高度 INT1:第一內跡線佈線層 INT2:第二內跡線佈線層 INT5:內部跡線佈線層 INT6:內部跡線佈線層 L01:層/頂部外部層/頂部層 L02:層/第一內跡線佈線層/第一內佈線層 L03:層/內層 L04:層/第二內跡線佈線層 L05:層 L06:層 L07:層 L08:層 L09:層 L10:層 L11:層 L12:層 L13:層 L14:層 L15:層 L16:層 L17:層/內部跡線佈線層 L18:層 L19:層/內部跡線佈線層 L20:層/底部層 T1:厚度 W1:寬度 W2:寬度 W3:寬度 W4:寬度 W5:寬度 W6:寬度
圖1係圖解說明一多層PCB之一外部層之一方塊圖。
圖2A係一多層PCB之一橫截面圖。
圖2B係圖2A之多層PCB之一部分之一橫截面圖。
圖2C係圖2A之多層PCB之另一部分之一橫截面圖。
圖3係圖解說明用於製作一多層PCB之一實例製程之一流程圖。
在各個圖式中，相同元件符號及名稱指示相同元件。
100:多層印刷電路板/印刷電路板
105:外部層
110:過渡區域
111:導電接墊/最外導電接墊
120:過渡區域
121:導電接墊
130:過渡區域
131:貫穿孔
140:過渡區域
141:貫穿孔
150:傳輸線
150A:第一部分
150B:第二部分
152:傳輸線
152A:第一部分
152B:第二部分
152C:第三部分
154:傳輸線
154A:第一部分
154B:第二部分
154C:第三部分
160:暢通佈線區域

Claims (20)

  1. 一種多層印刷電路板，其包括： 一外部層，其具有(i)經組態以接納一第一電組件之一過渡區域及(ii)位於該過渡區域之外的一暢通佈線區域； 複數個通孔，其包含自該過渡區域延伸至該印刷電路板之一第一內跡線佈線層之一或多個第一通孔及自該過渡區域延伸至該印刷電路板之一第二內跡線佈線層之一或多個第二通孔，該第一內跡線佈線層安置於該外部層與該第二內跡線佈線層之間； 一第一介電層，其位於該外部層與該第一內跡線佈線層之間，該第一介電層包括一第一介電材料； 該第一內跡線佈線層包括： 一過渡區，其安置於該外部層之該過渡區域下面； 一暢通佈線區，其位於該過渡區之外；及 一傳輸線，其將一給定第一通孔連接至用於一第二電組件之一第二通孔，其中該傳輸線包含各自在該過渡區中具有一第一寬度且在該暢通佈線區中具有一第二寬度之一或多個導電跡線，其中該第二寬度大於該第一寬度。
  2. 如請求項1之多層印刷電路板，其中該一或多個導電跡線包含該過渡區中之一或多個帶線跡線及該暢通佈線區中之一或多個微帶跡線。
  3. 如請求項2之多層印刷電路板，其進一步包括： 一第一接地平面，其位於該外部層之該過渡區域中； 一第二接地平面，其安置於該第一內跡線佈線層與該第二內跡線佈線層之間；及 一第二介電層，其安置於該第一內跡線佈線層與該第二接地平面之間； 其中該一或多個帶線跡線、該第一接地平面、該第二接地平面、該第一介電層及該第二介電層形成一帶線傳輸線。
  4. 如請求項3之多層印刷電路板，其中： 該外部層之該暢通佈線區域不包含一接地平面； 該第二接地平面安置於該外部層之該過渡區域及該暢通佈線區域下面；且 該一或多個微帶跡線、該第二接地平面及該第二介電層形成一微帶傳輸線。
  5. 如請求項1之多層印刷電路板，其中至少一個第一通孔包括一雷射盲通孔且至少一個第二通孔包括一雷射盲通孔。
  6. 如請求項5之多層印刷電路板，其中每一雷射盲通孔將該外部層上之一接墊電耦合至對應暢通佈線層上之一對應接墊。
  7. 如請求項1之多層印刷電路板，其中該電組件包括一積體電路封裝或一可插拔連接器中之一者。
  8. 如請求項1之多層印刷電路板，其中，針對該過渡區域中之一或多個毗鄰對之第一通孔，該對第一通孔之間的一空間及每一第一通孔與一跡線之間的一所需間隙之一組合小於該第二寬度。
  9. 一種多層印刷電路板，其包括： 一外部層，其具有(i)經組態以接納一第一電組件之一過渡區域及(ii)位於該過渡區域之外的一暢通佈線區域； 一第一內跡線佈線層，其安置於該外部層與一第二內跡線佈線層之間，該第一內跡線佈線層包括： 一過渡區，其安置於該外部層之該過渡區域下面； 一暢通佈線區，其位於該過渡區之外；及 一傳輸線，其將一給定第一通孔連接至用於一第二電組件之一第二通孔，其中該傳輸線包含各自在該過渡區中具有一第一寬度且在該暢通佈線區中具有一第二寬度之一或多個導電跡線，其中該第二寬度大於該第一寬度。
  10. 如請求項9之多層印刷電路板，其中該一或多個導電跡線包含該過渡區中之一或多個帶線跡線及該暢通佈線區中之一或多個微帶跡線。
  11. 如請求項10之多層印刷電路板，其進一步包括： 一第一接地平面，其位於該外部層之該過渡區域中； 一第二接地平面，其安置於該第一內跡線佈線層與該第二內跡線佈線層之間； 一第一介電層，其安置於該外部層與該第一內跡線佈線層之間；及 一第二介電層，其安置於該第一內跡線佈線層與該第二接地平面之間； 其中該一或多個帶線跡線、該第一接地平面、該第二接地平面、該第一介電層及該第二介電層形成一帶線傳輸線。
  12. 如請求項11之多層印刷電路板，其中： 該外部層之該暢通佈線區域不包含一接地平面； 該第二接地平面安置於該外部層之該過渡區域及該暢通佈線區域下面；且 該一或多個微帶跡線、該第二接地平面及該第二介電層形成一微帶傳輸線。
  13. 如請求項9之多層印刷電路板，其進一步包括複數個通孔，該複數個通孔包含自該過渡區域延伸至該第一內跡線佈線層之一或多個第一通孔及自該過渡區域延伸至該第二內跡線佈線層之一或多個第二通孔，其中至少一個第一通孔包括一雷射盲通孔且至少一個第二通孔包括一雷射盲通孔。
  14. 如請求項13之多層印刷電路板，其中每一雷射盲通孔將該外部層上之一接墊電耦合至對應暢通佈線層上之一對應接墊。
  15. 如請求項13之多層印刷電路板，其中，針對該過渡區域中之一或多個毗鄰對之第一通孔，該對第一通孔之間的一空間及每一第一通孔與一跡線之間的一所需間隙之一組合小於該第二寬度。
  16. 如請求項9之多層印刷電路板，其中該電組件包括一積體電路封裝或一可插拔連接器中之一者。
  17. 一種用於製作一多層印刷電路板之方法，該方法包括： 產生用於該印刷電路板之每一跡線佈線層之跡線之一佈局，其中該印刷電路板包括具有一外部層之一第一芯、具有一第一內跡線佈線層之一第二芯及具有一第二內跡線佈線層之一第三芯，其中該外部層包括(i)經組態以接納一電組件之一或多個過渡區域及(ii)位於該一或多個過渡區域之外的一或多個暢通佈線區域； 自每一內跡線佈線層蝕刻導電材料以在每一內跡線佈線層上形成傳輸線； 使用預浸材料將該第一芯附接至該第二芯； 使用預浸材料將該第二芯附接至該第三芯；及 形成自該過渡區域延伸至該第一內跡線佈線層之一或多個第一通孔及自該過渡區域延伸至該第二內跡線佈線層之一或多個第二通孔，其中： 該第一內跡線佈線層包括： 一過渡區，其安置於該外部層之該過渡區域下面； 一暢通佈線區，其位於該過渡區之外；及 一傳輸線，其包含各自在該過渡區中具有一第一寬度且在該暢通佈線區中具有一第二寬度之一或多個導電跡線，其中該第二寬度大於該第一寬度。
  18. 如請求項17之方法，其中產生用於該印刷電路板之每一跡線佈線層之跡線之該佈局包括： 在將安置於該外部層之一各別過渡區域下面的每一跡線佈線層之一或多個過渡區中產生具有該第一寬度之跡線；及 在每一過渡區之外在位於每一過渡區之外的每一跡線佈線層之一或多個暢通佈線區中產生具有該第二寬度之跡線。
  19. 如請求項18之方法，其中該一或多個導電跡線包含該過渡區中之一或多個帶線跡線及該暢通佈線區中之一或多個微帶跡線。
  20. 如請求項18之方法，其中該印刷電路板包括： 一第一接地平面，其位於該外部層之該過渡區域中； 一第二接地平面，其安置於該第一內跡線佈線層與該第二內跡線佈線層之間；及 一第二介電層，其安置於該第一內跡線佈線層與該第二接地平面之間； 其中該一或多個帶線跡線、該第一接地平面、該第二接地平面、該第一介電層及該第二介電層形成一帶線傳輸線。
TW109145120A 2019-12-18 2020-12-18 多層印刷電路板及用於製作其之方法 TWI858203B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/719,953 2019-12-18
US16/719,953 US10917968B1 (en) 2019-12-18 2019-12-18 Package to printed circuit board transition

Publications (2)

Publication Number Publication Date
TW202130243A true TW202130243A (zh) 2021-08-01
TWI858203B TWI858203B (zh) 2024-10-11

Family

ID=

Also Published As

Publication number Publication date
US11147161B2 (en) 2021-10-12
CN113015322A (zh) 2021-06-22
US20210195740A1 (en) 2021-06-24
US10917968B1 (en) 2021-02-09
EP3840545A1 (en) 2021-06-23

Similar Documents

Publication Publication Date Title
TWI480987B (zh) 在核心中具有電鍍通孔(pth)的設備及系統，和製作電鍍通孔(pth)於核心中的方法
US9622339B2 (en) Routing design for high speed input/output links
US4553111A (en) Printed circuit board maximizing areas for component utilization
KR101063367B1 (ko) 개선된 전송선 무결성 및 증가된 라우팅 밀도를 갖는 다층 회로 기판 및 방법
JP2004235629A (ja) 高速性能を有する印刷回路基板とその製造方法
US6750403B2 (en) Reconfigurable multilayer printed circuit board
US10636741B2 (en) Printed wiring board
JP2005183649A (ja) 多層配線基板
JP2009200189A (ja) 電子部品搭載型半導体チップ
US11147161B2 (en) Package to printed circuit board transition
US20140312488A1 (en) Method of manufacturing wiring board unit, method of manufacturing insertion base, wiring board unit, and insertion base
CN117119678A (zh) 一种适用于球栅阵列芯片的焊盘及球栅阵列芯片
TWI736935B (zh) 電路板製作方法
US8841561B1 (en) High performance PCB
Ouyang et al. Methods to reduce crosstalk in flex circuit and PCB
KR100744082B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
JP2010519769A (ja) 高速メモリパッケージ
Klink et al. Evolution of organic chip packaging technology for high speed applications
CN118158890B (zh) 基板、基板的制作方法、芯片封装体和电子器件
JPH05152702A (ja) プリント配線板
JPH06152137A (ja) 多層プリント板構造
JP2009088337A (ja) プリント配線板およびその製造方法
JP2019029559A (ja) 多層配線板及びその製造方法
KR20080079402A (ko) 고용량 반도체 칩 내장 인쇄회로기판 제조 방법
JP2001203294A (ja) 半導体装置用多層配線基板