CN100565862C - 埋入式芯片基板结构 - Google Patents

埋入式芯片基板结构 Download PDF

Info

Publication number
CN100565862C
CN100565862C CNB2007101361007A CN200710136100A CN100565862C CN 100565862 C CN100565862 C CN 100565862C CN B2007101361007 A CNB2007101361007 A CN B2007101361007A CN 200710136100 A CN200710136100 A CN 200710136100A CN 100565862 C CN100565862 C CN 100565862C
Authority
CN
China
Prior art keywords
embedded type
substrate structure
type chip
chip substrate
cell body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101361007A
Other languages
English (en)
Other versions
CN101350338A (zh
Inventor
罗兴伦
林世宗
林贤杰
江国春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANYA CIRCUIT BOARD CO Ltd
Nan Ya Printed Circuit Board Corp
Original Assignee
NANYA CIRCUIT BOARD CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANYA CIRCUIT BOARD CO Ltd filed Critical NANYA CIRCUIT BOARD CO Ltd
Priority to CNB2007101361007A priority Critical patent/CN100565862C/zh
Publication of CN101350338A publication Critical patent/CN101350338A/zh
Application granted granted Critical
Publication of CN100565862C publication Critical patent/CN100565862C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明是关于一种埋入式芯片基板结构，包含有一基板，包括一中间介电层、一第一金属层设于该基板的第一面上以及一第二金属层设于该基板的第二面上，其中该基板的该第一面上设有一凹穴；一金属槽体，嵌入在该凹穴中，且该金属槽体具有一平坦底部；一半导体芯片，固定于该金属槽体的该平坦底部；一介电层，覆盖在该基板的第一面上；至少一增层线路层，设于该介电层上；一防焊阻剂层，覆盖在该增层线路层及该介电层上；一散热金属层，覆盖在该第二金属层上；以及复数散热插塞，连结该金属槽体的该平坦底部及该散热金属层。

Description

埋入式芯片基板结构
技术领域
本发明有关于一种封装基板结构，特别是有关于一种埋入式芯片基板结构及其制作方法。
背景技术
随集成电路技术的快速发展，高性能微处理器封装的设计越来越具有挑战性。未来的微处理器将有更多的信号引脚；引脚阻抗及引脚间串扰的控制要求更加严格；更大的功耗和更好的散热。对微电子封装而言，其电气性能和发热管理为两个主要挑战。电气上，封装要最大限度地保证信号完整性和半导体器件的工作频率，这项任务通常由于封装设计引入到器件-封装-主板的过大的总感抗而变得难以完成。另一方面，封装也负责半导体芯片所在区域的散热工作。
除去电气与散热的考虑，越来越小的最终产品要求封装尺寸减小并容许更密的输入输出连接。未来的微处理器还可能要求同一封装集成多个芯片、光电部件；部件间距最小化；部件间内连接数量的最大化；更苛刻的信号时序、阻抗匹配和噪声控制。综上所述，现有的封装技术如FCPGA(flip-chip pingrid array)已不能满足要求。
为解决目前的封装技术所面临瓶颈，英特尔(Intel)公司发展出一种称作“无凸块嵌入式封装(Bumpless Build-Up Layer，以下简称为BBUL)”技术，其与传统封装基本制作工艺主要不同之处在于BBUL不以微细锡球(solderball)与基板电气相连，而是直接将芯片(die)直接埋入在基板上，与基板上的铜导线直接连接。
然而，现有的埋入式封装基板结构与制作工艺仍存有许多缺点，犹待进一步的改良与改善。举例来说，BBUL在进行表面积层布线工序中容易出现瑕疵，例如，制作工艺中需使用胶带支撑，在撕除胶带后，芯片的主动面上的连接垫可能会发生残胶问题，这样会严重影响到成品的良率。一旦成品良率受到影响，采用BBUL封装技术设计的处理器产品在成本上，将远远超过目前的处理器产品。此外，由于半导体芯片、填充胶和基材之间存在热膨胀系数(Coefficient of thermal expansion，CTE)的差异，所以在进行表面积层布线的时候可能会引起布线的龟裂现象。再者，利用现有BBUL封装技术所形成的封装体，其散热效能也有待改进。
发明内容
本发明的主要目的即在于提供一种改良的埋入式芯片基板结构及制作方法，可以一并解决现有技艺的缺点与问题。
本发明的另一目的在于提供一种埋入式芯片基板结构，使各种元件(如主动元件或被动元件)植入在基板内，藉此增加基板的使用率，使产品更为轻薄，以符合未来产品的发展趋势。
根据本发明的较佳实施例，本发明提供一种埋入式芯片基板结构，包含有一基板，其包括一中间介电层、一设于该基板的第一面上的第一金属层以及一设于该基板的第二面上的第二金属层，其中该基板的该第一面上设有一凹穴；一金属槽体，嵌入在该凹穴中，且该金属槽体具有一平坦底部；一半导体芯片，固定于该平坦底部；一介电层，覆盖在该基板的该第一面上；至少一增层线路层，设于该介电层上；一防焊阻剂层，覆盖在该增层线路层及该介电层上；一散热金属层，覆盖在该第二金属层上；以及复数散热插塞，连结该金属槽体的该平坦底部及该散热金属层；其中该半导体芯片运作时产生的热，可经由该金属槽体以及该散热插塞传导至设于该基板的第二面上的该散热金属层，进行有效率的散热。
其中，第一金属层及第二金属层的材质可以是铜、铁、金、铝等等，较佳为铜，而该金属槽体、散热插塞及散热金属材质可以是铜、银、铁、铝或其合金，较佳材质为铜。
本发明的主要特色在于半导体芯片植入金属槽体内，构成一埋入式芯片基板结构，可以与封装基板的线路增层制作工艺整合在一起。
附图说明
图1至图14绘示的是本发明较佳实施例制作埋入式芯片基板结构的方法。
附图标号：
100基板          101中间介电层
101a第一面       101b第二面
102第一金属层    104第二金属层
106贯穿孔        110凹穴
110a平坦底部     110b侧壁
112a铜金属层     112b铜金属层
114a光刻胶干膜   114b光刻胶干膜
116a散热插塞     124光刻胶图案
130铜金属槽体    160介电层
162通孔          180线路
182导电插塞      190防焊阻剂层
192开孔          200半导体芯片
202锡球          260锡球
具体实施方式
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施方式，并配合所附图式，作详细说明如下。然而如下的较佳实施方式与图式仅供参考与说明用，并非用来对本发明加以限制者。
请参阅图1至图14，其绘示的是本发明较佳实施例制作埋入式芯片基板结构的方法。
首先，如图1所示，提供一基板100，例如，双面铜箔基板(double-sidedcopper clad laminate，CCL)，其包括一中间介电层101、一第一金属层102设于基板100的第一面101a上，以及一第二金属层104设于基板100的第二面101b上。
其中，中间介电层101可以包含有玻璃纤维或树脂等。第一金属层102及第二金属层104可以是铜、铁、金、铝等等，较佳为铜。一般而言，该埋入式芯片基板结构并不限定于任何厚度，但以800微米以下的结构为较佳的基板厚度。
如图2所示，接着进行一钻孔制作工艺，如雷射钻孔或机械钻孔，在基板100中形成复数个贯穿孔106，其贯穿第一金属层102、中间介电层101以及第二金属层104。
如图3所示，利用另一钻孔制作工艺，如雷射钻孔或机械钻孔，从基板100的第一面101a挖入中间介电层101，以形成一凹穴110，该凹穴110具有一平坦底部110a以及侧壁110b，其中，使贯穿孔106位于平坦底部110a上。
如图4所示，进行一铜电镀制作工艺，在基板100的第一面101a以及第二面101b分别电镀上一铜金属层112a以及铜金属层112b，其中，先前形成在位于凹穴110的平坦底部110a上的贯穿孔106，此时被铜金属层112a及112b给填满，形成散热插塞116a。
如图5所示，接着在基板100的第一面101a以及第二面101b分别覆盖一光刻胶干膜114a及114b。
如图6所示，接着利用曝光及显影制作工艺，在基板100的第一面101a上形成一光刻胶图案124，其完全覆盖住凹穴110以及部分在凹穴110周围的铜金属层112a。此时，光刻胶干膜114b则完全覆盖住在基板100第二面101b的铜金属层112b。
如图7所示，接着进行一蚀刻制作工艺，利用在基板100的第一面101a上的光刻胶图案124以及在基板100第二面101b上的光刻胶干膜114b作为蚀刻屏蔽，将基板100的第一面101a上未被光刻胶图案124覆盖的铜金属层112a以及第一金属层102蚀除。
如图8所示，接着将基板100的第一面101a上的光刻胶图案124以及在基板100第二面101b上的光刻胶干膜114b同时去除，曝露出基板100的第一面101a以及第二面101b。
此时，即在基板100的第一面101a上形成一嵌入式的铜金属槽体130，其底部经由散热插塞116a与位于基板100第二面101b上的铜金属层112b以及第二金属层104连结。
如图9所示，将一半导体芯片200置入铜金属槽体130中，并且使半导体芯片200固定在金属槽体130中的底部上，而半导体芯片200设有锡球202的一面则朝上，其作法可以先在铜金属槽体130的平坦底部或侧壁的表面上点胶，而胶的材质可为具黏着特性的溶液，该胶的存在不会影响本发明的散热效果。然后，将半导体芯片200置放在铜金属槽体130中，再于半导体芯片200与金属槽体130之间填入底胶(图未示)。
当然，也可以选择不在半导体芯片200与金属槽体130之间填入底胶，视制作工艺需要而定。
如图10所示，于基板100的第一面101a上覆盖一介电层160，例如，环氧树脂或ABF等绝缘材，使介电层160覆盖半导体芯片200以及铜金属槽体130，并且使介电层160填满半导体芯片200与铜金属槽体130之间的间隙。
如图11所示，进行一雷射钻孔制作工艺，在介电层160中形成复数个162，曝露出半导体芯片200的锡球202。
如图12所示，接着在以电镀及蚀刻等传统的线路增层制作工艺在介电层160上形成线路180，以及线路180与锡球202之间的导电插塞182。
上述的传统的线路增层制作工艺包括电镀铜金属层、贴覆光刻胶干膜、曝光、显影及铜的蚀刻等等步骤。当然，亦可以重复进行上述线路增层步骤，在基板上形成多层的线路。
如图13所示，随后在基板100的第一面101a上覆盖一防焊阻剂层190，并以曝光及显影制作工艺在防焊阻剂层190中形成复数个开孔192，曝露出部分的线路180。此外，基板100的第二面101b上，则可以选择不覆盖防焊阻剂。
如图14所示，接着在开孔192中植入锡球260，用来作为基板与诸如印刷电路板等外部线路之间的连结。
此外，如图14所示的结构，半导体芯片200与具有高散热效率的铜金属槽体130接触，可将半导体芯片200在运作时所产生的热，经由铜金属槽体130以及位于半导体芯片200正下方的散热插塞116a传导至基板100第二面101b上的大面积铜金属层112b以及第二金属层104，进行有效率的散热。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (14)

1.一种埋入式芯片基板结构，包含有：
一基板，包括一中间介电层、一第一金属层设于所述的基板的第一面上以及一第二金属层设于所述的基板的第二面上，其中所述的基板的所述的第一面上设有一凹穴；
一金属槽体，嵌入在所述的凹穴中，且所述的金属槽体具有一平坦底部；
一半导体芯片，固定于所述的金属槽体的所述的平坦底部；
一介电层，覆盖在所述的基板的第一面上；
至少一增层线路层，设于所述的介电层上；
一防焊阻剂层，覆盖在所述的增层线路层及所述的介电层上；
一散热金属层，覆盖在所述的第二金属层上；以及
复数散热插塞，连结所述的金属槽体的所述的平坦底部及所述的散热金属层；
其中所述的半导体芯片运作时产生的热，可经由所述的金属槽体以及所述的散热插塞传导至所述的散热金属层，进行散热。
2.如权利要求1所述的埋入式芯片基板结构，其特征在于，所述的介电层进一步填入所述的金属槽体与所述的半导体芯片之间的间隙。
3.如权利要求1所述的埋入式芯片基板结构，其特征在于，另包含有复数个导电插塞，形成在所述的介电层中，用来电连接所述的增层线路层与所述的半导体芯片。
4.如权利要求1所述的埋入式芯片基板结构，其特征在于，所述的防焊阻剂层另包含有复数个开孔，曝露出部分的所述的增层线路层。
5.如权利要求4所述的埋入式芯片基板结构，其特征在于，另包含有复数个锡球，分别植入在所述的复数个开孔中，用来作为所述的基板与一外部线路之间的连结。
6.如权利要求5所述的埋入式芯片基板结构，其特征在于，所述的外部线路包括一印刷电路板。
7.如权利要求1所述的埋入式芯片基板结构，其特征在于，所述的第一金属层包含有铜、铁、金、铝。
8.如权利要求1所述的埋入式芯片基板结构，其特征在于，所述的第二金属层包含有铜、铁、金、铝。
9.如权利要求1所述的埋入式芯片基板结构，其特征在于，所述的散热金属层包含有铜。
10.如权利要求1所述的埋入式芯片基板结构，其特征在于，所述的中间介电层包含有玻璃纤维或树脂。
11.如权利要求1所述的埋入式芯片基板结构，其特征在于，所述的介电层包含有环氧树脂或ABF绝缘材。
12.如权利要求1所述的埋入式芯片基板结构，其特征在于，所述的半导体芯片使用具黏着特性的溶液以固定于所述的金属槽体的平坦底部表面上。
13.如权利要求1所述的埋入式芯片基板结构，其特征在于，所述的散热插塞为铜插塞。
14.如权利要求1所述的埋入式芯片基板结构，其特征在于，所述的金属槽体包含有铜。
CNB2007101361007A 2007-07-17 2007-07-17 埋入式芯片基板结构 Expired - Fee Related CN100565862C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007101361007A CN100565862C (zh) 2007-07-17 2007-07-17 埋入式芯片基板结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007101361007A CN100565862C (zh) 2007-07-17 2007-07-17 埋入式芯片基板结构

Publications (2)

Publication Number Publication Date
CN101350338A CN101350338A (zh) 2009-01-21
CN100565862C true CN100565862C (zh) 2009-12-02

Family

ID=40269048

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101361007A Expired - Fee Related CN100565862C (zh) 2007-07-17 2007-07-17 埋入式芯片基板结构

Country Status (1)

Country Link
CN (1) CN100565862C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485825B (zh) * 2009-07-28 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
US20120126399A1 (en) * 2010-11-22 2012-05-24 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
CN102159058B (zh) * 2011-03-18 2013-10-09 致茂电子(苏州)有限公司 液冷式散热结构
US9596747B2 (en) * 2011-07-22 2017-03-14 Kyocera Corporation Wiring substrate and electronic device
CN102300405B (zh) * 2011-08-16 2014-05-07 深南电路有限公司 埋入式电路板及其制作方法
CN104427747B (zh) * 2013-08-30 2017-10-10 深南电路有限公司 一种内层埋铜的电路板及其加工方法
CN109872987B (zh) * 2019-03-08 2022-03-08 中国科学院微电子研究所 带有散热结构的系统封装板卡结构及其制作方法
CN110379780B (zh) * 2019-07-31 2024-03-08 中国电子科技集团公司第五十八研究所 一种硅基扇出型晶圆级封装方法及结构

Also Published As

Publication number Publication date
CN101350338A (zh) 2009-01-21

Similar Documents

Publication Publication Date Title
CN100565862C (zh) 埋入式芯片基板结构
US7622377B2 (en) Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
CN100578771C (zh) 嵌入式芯片封装结构
JP4895295B2 (ja) チップパッケージおよびその製造方法
US8322030B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
US6753600B1 (en) Structure of a substrate for a high density semiconductor package
CN1873935B (zh) 配线基板的制造方法及半导体器件的制造方法
US20080102410A1 (en) Method of manufacturing printed circuit board
US20120120609A1 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
JP2008270810A (ja) ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ
KR20080088403A (ko) 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판
KR100789530B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR20130014122A (ko) 전자 소자 내장 인쇄회로기판 및 그 제조방법
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
WO2012116157A2 (en) Chip module embedded in pcb substrate
KR100633852B1 (ko) 캐비티가 형성된 기판 제조 방법
US20130032485A1 (en) Method of fabricating circuit board
KR20130032529A (ko) 인쇄회로기판 및 그 제조방법
KR102207272B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US20120118618A1 (en) Printed circuit board and method for manufacturing the same
US8024856B2 (en) Method for manufacturing printed circuit board
CN112820713A (zh) 一种金属框架封装基板及其制造方法
CN101587842A (zh) 芯片封装载板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091202

Termination date: 20120717