CN113015322A - 对印刷电路板过渡的封装 - Google Patents

对印刷电路板过渡的封装 Download PDF

Info

Publication number
CN113015322A
CN113015322A CN202011505539.4A CN202011505539A CN113015322A CN 113015322 A CN113015322 A CN 113015322A CN 202011505539 A CN202011505539 A CN 202011505539A CN 113015322 A CN113015322 A CN 113015322A
Authority
CN
China
Prior art keywords
layer
traces
routing
transition region
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011505539.4A
Other languages
English (en)
Inventor
丽莎·玛丽·努吉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Publication of CN113015322A publication Critical patent/CN113015322A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

描述了对印刷电路板(PCB)过渡的封装。在一个方面，多层PCB包括外层，该外层具有被配置成接收电气部件的过渡区域和在过渡区域外部的清晰布线区域。PCB包括从过渡区域延伸到内部迹线布线层的第一通孔。迹线布线层设置在外层和第二内部迹线布线层之间。第一内部迹线布线层包括设置在外层的过渡区域下方的过渡区，过渡区外部的清晰布线区，以及将给定的第一通孔连接到用于第二电部件的第二通孔的传输线。传输线包括导电迹线，每个导电迹线在过渡区中具有第一宽度，在清晰布线区中具有大于第一宽度的第二宽度。

Description

对印刷电路板过渡的封装
技术领域
本发明涉及对印刷电路板过渡的封装。
背景技术
高速印刷电路板(PCB)设计利用高密度引脚或焊盘的连接区域，例如球栅阵列(BGA)或小形状因数可插拔(SFP)连接器引脚。可以在多层PCB的顶层上布线PCB的迹线，使得不需要通孔。然而，顶层上的微带布线由于各种因素而遭受增加的损失，例如：表面粗糙度，因为PCB的外层被故意粗糙化以促进粘附；由于较厚的金属，特征阻抗的变化较大；以及阻焊剂和其它涂层效果。
迹线也可以布线到可通过激光盲孔访问的PCB的上部内层上。通孔是多层电路板中的孔，用于将信号从一层传递到另一层。盲孔将PCB的外层连接到PCB的内层，并暴露在PCB的一侧。激光盲孔是使用来自PCB的激光祛除电介质材料形成的盲孔。
激光盲孔保持较低层中的平面的完整性(例如，没有穿孔)，这具有许多优点。然而，由于通孔纵横比的要求，激光盲孔的范围是有限的。如果激光盲孔更深地进入PCB，则它们需要具有更大的直径。为了利用具有与1毫米(mm)间距BGA封装兼容的直径的激光通孔到达多个带状线内部布线层，电介质必须是薄的。薄的电介质导致窄的带状线迹线，其具有高损耗。
为了使损耗最小化，可以使用较厚的电介质，但是可以导致使用激光盲孔访问较少的带状线层(例如，仅访问一个带状线层)。如果需要附加的布线层，则它们可能需要穿孔的通孔来访问。这些穿孔的通孔引起下层平面穿孔，这可能对电力输送以及信号传送有害。与激光盲孔相比，穿孔的通孔还具有降低的电性能，这是由于残留的反钻短线和与相邻长孔的增加的串扰。
发明内容
本说明书描述了涉及具有低损耗和低串扰的对PCB过渡的封装的技术。
通常，本说明书中描述的主题的一个创新方面可以体现在多层印刷电路板中，所述多层印刷电路板包括外层，所述外层具有(i)被配置成接收第一电气部件的过渡区域，和(ii)在所述过渡区域之外的清晰布线区域；多个通孔，包括从所述过渡区域延伸到所述印刷电路板的第一内部迹线布线层的一个或多个第一通孔和从所述过渡区域延伸到所述印刷电路板的第二内部迹线布线层的一个或多个第二通孔，所述第一内部迹线布线层设置在所述外层和所述第二内部迹线布线层之间；在所述外层和所述第一内部迹线布线层之间的第一介电层，所述第一介电层包括第一介电材料。第一内部迹线布线层包括位于外层过渡区下方的过渡区；在过渡区外的清晰布线区；以及传输线，其将给定的第一通孔连接到用于第二电气部件的第二通孔，其中所述传输线包括一个或多个导电迹线，所述导电迹线中的每一个在所述过渡区中具有第一宽度并且在所述清晰布线区中具有第二宽度，其中所述第二宽度大于所述第一宽度。该方面和其它方面的其它实施方式包括用于制造印刷电路板的相应系统和方法。
这些和其它实施方式可以各自可选地包括一个或多个以下特征。在一些方面中，所述一个或多个导电迹线包含过渡区中的一个或多个带状线迹线和清晰布线区中的一个或多个微带迹线。一些方面可以包括在外层的过渡区域中的第一接地面，设置在第一内部迹线布线层和第二内部迹线布线层之间的第二接地面，以及设置在第一内部迹线布线层和第二接地面之间的第二介电层。所述一个或多个带状线迹线，所述第一接地面，所述第二接地面，所述第一介电层和所述第二介电层形成带状线传输线。在一些方面，外层的清晰布线区域不包括接地面，第二接地面设置在外层的过渡区域和清晰布线区域之下，并且一个或多个微带迹线，第二接地面和第二电介质层形成微带传输线。
在一些方面，至少一个第一通孔包括激光盲孔，并且至少一个第二通孔包括激光盲孔。每个激光盲孔将外层上的焊盘电耦合到相应的清晰布线层上的相应焊盘。
在一些方面中，电气部件包括集成电路封装或可插入连接器中的一者。在一些方面中，对于过渡区域中的一对或多对相邻的第一通孔，一对第一通孔之间的空间与每一第一通孔与迹线之间的所需间隙的组合小于第二宽度。
通常，本说明书中描述的主题的另一个创新方面可以体现在多层印刷电路板中，所述多层印刷电路板包括外层，所述外层具有(i)被配置成接收第一电气部件的过渡区域和(ii)在所述过渡区域外部的清晰布线区域，第一内部迹线布线层设置在所述外层和第二内部迹线布线层之间。第一内部迹线布线层包括设置在外层的过渡区域下方的过渡区，过渡区外部的清晰布线区，以及将给定的第一通孔连接到用于第二电部件的第二通孔的传输线，其中传输线包括一个或多个导电迹线，每个导电迹线在过渡区中具有第一宽度，在清晰布线区中具有第二宽度，其中第二宽度大于第一宽度。该方面和其它方面的其它实施方式包括用于制造印刷电路板的相应系统和方法。
这些和其它实施方式可以各自可选地包括一个或多个以下特征。在一些方面中，所述一个或多个导电迹线包含过渡区中的一个或多个带状线迹线和清晰布线区中的一个或多个微带迹线。一些方面包括在外层的过渡区域中的第一接地面，设置在第一内部迹线布线层和第二内部迹线布线层之间的第二接地面，设置在外层和第一内部迹线布线层之间的第一介电层，以及设置在第一内部迹线布线层和第二接地面之间的第二介电层。所述一个或多个带状线迹线，所述第一接地面，所述第二接地面，所述第一介电层和所述第二介电层形成带状线传输线。
在一些方面，外层的清晰布线区域不包括接地面，第二接地面设置在外层的过渡区域和清晰布线区域之下，并且一个或多个微带迹线，第二接地面和第二电介质层形成微带传输线。
一些方面可包括多个通孔，其包括从过渡区延伸到第一内部迹线布线层的一个或多个第一通孔和从过渡区延伸到第二内部迹线布线层的一个或多个第二通孔。至少一个第一通孔可以包括激光盲孔，并且至少一个第二通孔包括激光盲孔。在一些方面，每个激光盲孔将外层上的焊盘电耦合到相应的清晰布线层上的相应焊盘。
在一些方面中，对于过渡区中的一对或多对相邻第一通孔，一对第一通孔之间的空间与每一第一通孔与迹线之间的所需间隙的组合小于第二宽度。在一些方面中，电气部件包含集成电路封装或可插入连接器中的一者。
通常，本说明书中描述的主题的另一个创新方面可以体现在包括为印刷电路板的每个迹线布线层生成迹线布局的方法中，其中印刷电路板包括具有外层的第一芯、具有第一内部迹线布线层的第二芯和具有第二内部迹线布线层的第三芯，其中外层包括(i)一个或多个过渡区域，所述过渡区域被配置为接收电子元件和(ii)在所述一个或多个过渡区域之外的一个或多个清晰布线区域；从每个内部迹线布线层刻蚀导电材料，在每个内部迹线布线层上形成传输线；使用预浸材料将第一芯附接到第二芯；使用预浸材料将第二芯附接到第三芯；以及创建从所述过渡区域延伸到所述第一内部迹线布线层的一个或多个第一通孔以及从所述过渡区域延伸到所述第二内部迹线布线层的一个或多个第二通孔，其中：第一内部迹线布线层包括：过渡区，设置在外层的过渡区域下方；在过渡区外的清晰布线区；以及传输线，其包括一个或多个导电迹线，每个所述导电迹线在所述过渡区中具有第一宽度并且在所述清晰布线区中具有第二宽度，其中所述第二宽度大于所述第一宽度。这个和其它方面的其它实现包括被配置成执行在计算机存储设备上编码的方法的动作的相应系统，方法和计算机程序。
这些和其它实施方式可以各自可选地包括一个或多个以下特征。在一些方面，为印刷电路板的每个迹线布线层生成迹线的布局可以包括：在将被布置在外层的相应过渡区域之下的每个迹线布线层的一个或多个过渡区域中生成具有第一宽度的迹线；以及在每个过渡区域之外的每个迹线布线层的一个或多个清晰布线区域中生成具有第二宽度的迹线。
在一些方面中，所述一个或多个导电迹线包含过渡区中的一个或多个带状线迹线和清晰布线区中的一个或多个微带迹线。在一些方面，印刷电路板可以包括在外层的过渡区域中的第一接地面，设置在第一内部迹线布线层和第二内部迹线布线层之间的第二接地面，设置在第一内部迹线布线层和第二接地面之间的第二电介质层。所述一个或多个带状线迹线，所述第一接地面，所述第二接地面，所述第一介电层和所述第二介电层形成带状线传输线。
本说明书中描述的主题可以在特定实施例中实现，以便实现以下优点中的一个或多个。连接集成电路(IC)或需要大面积的高密度引脚或焊盘("高密度部件")的其它电气部件(例如SFP连接器)的导电迹线的宽度可以在电路板的不同区域中变化，以允许更短的通孔，同时保持宽迹线(在许多地方)用于低传输线损耗。在PCB的过渡区域(IC,SFP连接器或其它高密度电气元件附着到PCB的外层的区域)下面的内层上的迹线的宽度可以小于在清晰布线区域(没有高密度电气元件附着到外层的过渡区域之外的区域)中的迹线的宽度。如下所述，高密度电气部件是至少包括每单位面积连接到PCB的焊盘或通孔的阈值数量的引脚，焊盘或其它连接器的电气部件。这允许用于大部分迹线长度的更宽的导电迹线以减少传输线损耗，同时还保持能够实现损耗串扰的薄电介质，并且在过渡区域中没有短桩(例如，没有残留的反钻短桩)。
较薄的电介质材料允许深度受限的通孔，例如具有限制其进入PCB的深度的所需纵横比的激光盲孔，到达PCB的更多内层。基于较薄电介质材料的较短的通孔也减少了通孔之间的串扰。通过在过渡区中到达更多的内层，可以使用更多的迹线来将信号布线到高密度电气部件和从高密度电气部件布线信号，从而允许在PCB的外层的每单位面积上有更多的到IC的连接。
下面将参照附图描述前述主题的各种特征和优点。根据本文所述的主题和权利要求书，其它特征和优点是显而易见的。
附图说明
图1是说明多层PCB的外层的框图。
图2A是多层PCB的截面图。
图2B是图2A的多层PCB的一部分的横截面图。
图2C是图2A的多层PCB的另一部分的横截面图。
图3是示出用于制造多层PCB的示例性工艺的流程图。
在各个附图中相同的附图标记和标号表示相同的元件。
具体实施方式
一般而言，本文描述的系统和技术涉及对PCB过渡的封装。对PCB过渡的封装是用于将电气部件(例如，IC，可插入连接器等)电连接到PCB的其它区域的PCB的一组部件和区域。该组部件可以包括导电焊盘或通孔，部件电耦合到PCB的外层，从外层到PCB的内部布线层的通孔，以及内层上的传输线，该传输线将电信号布线到过渡区和过渡区本身和从过渡区布线电信号。
用于电气元件的过渡区域是PCB的被配置成接收元件的区域。该过渡区域可以包括将被电气部件覆盖的外层区域和/或包括将电气部件电耦合到PCB的导电焊盘或通孔的区域。对于高密度电气部件，例如IC和SFP连接器，该区域可以包括大量的导电焊盘，例如，大于阈值数量，例如8,10,14，或其他适当数量的焊盘)。为了本文件的目的，高密度电气部件是至少包括每单位面积连接到PCB的焊盘或通孔的阈值数量的引脚，焊盘或其它连接器的部件。例如，高密度电气部件可以是在不大于1平方厘米(cm2)的面积内具有至少10个连接器的部件。
PCB的一个或多个内层上的导电迹线的宽度可以在PCB的不同区域上变化。较宽的导电迹线通常提供较低的传输线损耗。然而，对于PCB的带状线和微带迹线，较宽的导电迹线通常需要较厚的电介质材料来为迹线提供适当的阻抗。在第一内层和外层之间具有较薄的电介质材料的情况下，较窄的迹线可以用在高密度电元件下的过渡区中，其中迹线的密度较大。较宽的迹线可用于过渡区域之外的清晰布线区域。例如，传输线的导电迹线在清晰布线区域中的部分可以比传输线的在过渡区域中的导电迹线宽至少阈值百分比，例如30％,50％，或另一适当百分比。
较薄的电介质允许到第一内层的较短的通孔(例如，比通常与较宽的迹线相关联的较厚电介质上的导电迹线所需的通孔短)。这允许使用激光盲孔，并且在相邻的孔之间提供较少的串扰。这还允许深度受限的通孔，例如激光盲孔，到达PCB的更多内层。例如，在一些实施方式中，这可以允许外层和第一内层之间的介电材料为约1密耳。与在整个第一内层中使用较窄的迹线相比，在清晰布线区域中较宽的迹线还提供较小的传输线损耗。由于传输线的在清晰布线区域中的部分的长度通常比传输线的在过渡区域中的部分的长度长得多，因此这可以显着地降低传输线损耗，而不是在整个过程中使用较窄的迹线。
在特定实例中，第一内层上的传输线可由过渡区下的一个以上较窄的带状线迹线制成，且可由清晰布线区下的一个以上较宽的微带迹线制成。这些微带迹线也可被称为嵌入式微带，因为在微带上方存在电介质但没有接地面。微带迹线包括通过电介质材料层与地平面隔开的平坦导电带。带状线包括悬挂在两个接地面之间的扁平导电带。导电条和接地位置被介电材料层隔开。在该示例中，接地面可以覆盖外层上的过渡区域，但不覆盖过渡区域外部的清晰布线区域。该接地面与第一内层的另一侧上的接地面结合在过渡区中形成带状线。
图1是示出示例多层PCB 100的外层105的框图。各图中的相对尺寸仅是说明性的，而不一定是按比例绘制的。PCB100还可包括一个或多个内层，如图2A-2C中所示和下文所述。外层105可以包括导电焊盘和/或通孔，用于接收PCB 100并将其电连接到电气部件。在该示例中，外层105包括用于容纳电容器的通孔141，用于容纳具有BGA的第一IC的导电焊盘111，用于容纳具有BGA的第二IC的导电焊盘121，以及用于容纳SFP连接器(例如，用于容纳连接器的罩)的通孔131。SFP连接器可以是各种形式的SFP连接器中的一种，例如OSFP,2SFP,2SFPDD,DSFPP或SFPDD。PCB 100可以包括通孔或导电焊盘，用于容纳其它类型的部件，包括其它类型的高密度部件。
通孔131和141可以分别容纳电容器和SFP连接器的引脚。然后可以将引脚焊接到通孔131和141周围的导电焊盘上。类似地，可将BGA的焊盘焊接到PCB 100的相应导电焊盘111和121。例如，IC的BGA可以包括焊球，其被加热以熔化焊料，然后被冷却以在导电焊盘111和121与相应的BGA焊盘之间形成结合。
如图1所示，用于SFP连接器的导电焊盘111和121以及通孔131的密度远大于电容器的密度。PCB 100包括用于每个部件的过渡区域。例如，PCB 100包括用于电容器的过渡区域140，用于第一IC的过渡区域110，用于第二IC的过渡区域120，以及用于SFP连接器的过渡区域130。
用于部件的过渡区域可以由通孔或导电焊盘的位置来限定。通常，过渡区可以包括用于部件的所有通孔或导电焊盘。例如，过渡区域110可以由最外面的导电焊盘111限定。在所示的例子中，过渡区域110是矩形区域，其偏离最外面的导电焊盘一个短距离，例如2mm,5mm，或另一个适当的距离。在另一个实例中，过渡区域110可以是由直线限定的矩形形状，该直线穿过每个最外面的导电焊盘上的最外面的点。
用于每个部件的过渡区域可以延伸到PCB 100的一个或多个内层。也就是说，在部件的外层105的过渡区域之下的内层的区域也可以被认为是部件的过渡区域或该内层的过渡区。
PCB 100还包括清晰布线区域160。清晰布线区域160是外层105中位于外层105的过渡区域110,120,130和140之外的区域(以及一个或多个内层的相同区域)。也就是说，外层150中的在过渡区域110,120,130和140周围、在过渡区域110,120,130和140之间、以及过渡区域没有另外消耗的区域可以被认为是清晰布线区域160。通常在清晰布线区域160中的PCB 100的外层和内层上有更多的空间来对传输线进行布线。在一些实现中，清晰布线区域是包括通孔的区域，并且通孔间隔开，使得清晰布线区域中的通孔之间的宽度允许更宽的迹线(例如，至少具有阈值宽度，诸如至少5密耳，7密耳的宽度，或另一适当的阈值宽度)通过。
在一些实施方式中，清晰布线区域160可以包括不被认为是高密度元件的元件的过渡区域。由于在这些过渡区中的焊盘或通孔的数量低于高密度元件的数量，并且通孔可以比在过渡区中间隔得更远，因此宽的迹线可以穿过这些清晰的布线区。例如，清晰布线区域160中的迹线的宽度可以超过过渡区域110,120,130和140中的通孔之间的距离。在特定实例中，过渡区域中的通孔的至少一部分间隔开的距离小于清晰布线区域中的迹线的宽度。
PCB 100包括形成在PCB100的内层上的传输线，其电连接安装在PCB100的外层150上的部件。例如，PCB包括将第一IC的导电焊盘111连接到电容器的通孔141的传输线150，将第一IC的导电焊盘111连接到第二IC的导电焊盘121的传输线152，以及将第二IC的导电焊盘121连接到SFP连接器的通孔131的传输线154。当然，PCB 100可以包括连接这些部件和/或其它部件的更多传输线。
传输线150,152和154可以形成在PCB 100的内层上。例如，传输线150,152和154可以形成在外层下面的第一内部迹线布线层上。如图2A所示和下面所述，多层PCB可以包括在两个外层之间的多个迹线布线层。内层可以通过介电材料分开。
传输线150,152和154可以将通孔的焊盘连接到其它通孔的焊盘。例如，传输线150可以连接到将导电焊盘111连接到PCB的第一内层的通孔。如下所述，通孔可以是激光盲孔。
传输线150包括第一部分150A和第二部分150B。每个部分可以包括单个迹线或多个迹线，例如，两个差分迹线。第一部分150A被布线通过清晰布线区域160，而第二部分150B被布线通过过渡区域110。在过渡区域110中，形成传输线的导电迹线的宽度比清晰布线区域160中的导电迹线的宽度窄。也就是说，第一部分150A的导电迹线的宽度比第二部分150B的导电迹线的宽度宽，如图1所示。一旦传输线150进入过渡区域(例如，从第一部分150A到第二部分150B的过渡)，导电迹线的宽度可以减小，并且相邻迹线之间的间隔也可以减小。宽度可以逐渐减小或一次减小，例如，在清晰布线区域中的较宽迹线接触过渡区域中的较窄迹线。
可以选择每个部分中的迹线的宽度，使得第一部分150A的特性阻抗与第二部分150B的特性阻抗相匹配。例如，第一部分150A中的迹线的宽度可以大于过渡区110中的通孔之间的距离，而第二部分150B中的迹线的宽度可以小于过渡区110中的通孔之间的距离。如上所述，清晰布线区域160中的较宽迹线减少了传输线150的传输线损耗。
从较窄的迹线到较宽的迹线的过渡可以发生在过渡区域110和清晰布线区域160的边界处，在此，传输线150离开过渡区域110。在另一个实例中，从较窄的迹线到较宽的迹线的过渡可以发生在过渡区域110外部的短距离，例如，在过渡区域110的40-400密耳内。
在一些实现中，传输线150的第一部分150A包括一个或多个微带迹线，而第二部分150B包括一个或多个带状线迹线。如上所述，微带迹线包括通过电介质材料层与接地面隔开的平坦导电带，并且带状线包括悬挂在两个接地面之间的平坦导电带。为了形成微带和带状线部分，可以在其上形成传输线150的内层下方放置接地面。此外，接地面可以位于过渡区域110的下方(或上方)，例如，在外层105的下方。这样，第二部分150B悬挂在形成一个或多个带状线迹线的两个接地面之间，并且第一部分150A与形成一个或多个微带迹线的内层下方的接地面分离。用于多层PCB中的接地面的示例性位置在图2A-2C中示出并且在下文描述。
类似地，传输线152包括第一部分152A，第二部分152B和第三部分152C。第一部分152A通过过渡区110布线，第二部分152B通过清晰布线区160布线，第三部分152C通过过渡区120布线。因此，第二部分152B的导电迹线比第一部分152A和第三部分152C的导电迹线宽。可以选择每个部分中的迹线的宽度，使得第一部分152A的特性阻抗与第二部分152B和第三部分152C的特性阻抗相匹配。
第二部分152B可以包括一个或多个微带迹线，并且第一和第三部分可以包括一个或多个带状线迹线。例如，接地面可以放置在过渡区110上，而另一接地面可以放置在过渡区120上，而没有接地面放置在清晰布线区160上。
传输线154还包括第一部分154A，第二部分154B和第三部分154C。第一部分154A被布线通过过渡区域120，第二部分154B被布线通过清晰布线区域160，并且第三部分154C被布线通过过渡区域130。因此，第二部分154B的导电迹线比第一部分154A和第三部分154C的导电迹线宽。可以选择每个部分中的迹线的宽度，使得第一部分154A的特性阻抗与第二部分154B和第三部分154C的特性阻抗相匹配。
第二部分154B可以包括一个或多个微带迹线，并且第一和第三部分可以包括一个或多个带状线迹线。例如，接地面可以放置在过渡区120上，而另一接地面可以放置在过渡区130上，而没有接地面放置在清晰布线区160上。因此，在该示例中，接地面可以放置在每个过渡区110,120和130上，而在外层150的剩余部分上没有接地面。
在一些实现中，连接到用于接收SFP连接器的焊盘或通孔的传输线154可以在被布线到第一内层之前在外层105上被布线。来自SFP连接器的传输线的布线传统上受到需要减轻(例如，空隙)SFP连接器的高速信号焊盘下方的接地面的阻碍。传输线154的第三部分154C可以是宽微带，其在参考第一内层下方的接地面的外层上布线。这减少了电容不连续性，并且可以避免在外层105处的接地面的空隙。一旦离开焊盘一段距离，可以使用激光盲孔来从外层105上的微带(因为它由于表面粗糙度而具有更高的损耗)过渡到例如位于PCB100的第一或第二内层上的嵌入式微带。该过渡可以发生在过渡区130中或过渡区130的外部。
图2A-2C示出多层PCB 200的部分。图2A是多层PCB 200的截面图。图2B是PCB 200的一部分的横截面图，图2C是PCB 200的另一部分的横截面图。示例性PCB 200包括20个层L01-L20。层L01和L20是外层，层L01被标记为顶层，层L20被标记为底层。
PCB 200可以通过在彼此的顶部堆叠多个芯来形成。在PCB的情况下，芯是具有附着到两侧的铜箔的电介质材料层。图2A中的每个阴影线区域可以表示十个芯(core)中的每一个的电介质材料。例如，芯210A在阴影线部分中包括电介质材料，其中铜箔附接到每一侧。210A的顶侧是层L02上的第一内部布线跟踪层INT1，而210A的底侧是接地面GND1。
PCB 200可以包括在相邻芯之间的预浸渍的结合片(预浸料)。例如，PCB 200包括在芯210A和210B之间的预浸料212A。预浸料将芯保持在一起。此外，PCB 200可以包括芯210A和顶部外层L01之间的预浸料211A。底层L20可以以相同的方式形成。该预浸料将外层附着到芯上。
PCB 200包括在PCB 200的每一侧上的三个内部迹线布线层。特别地，PCB 200包括在层L02,L04,L06,L15,L17和L19处的迹线布线层。PCB 200还包括在迹线布线层对之间以及迹线布线层和电源布线层之间的接地面。例如，PCB 200包括层L03,L05,L07,L14,L16和L18上的接地面。这些接地面可以覆盖它们的整个层或基本上它们的所有层。
PCB 200包括两个通孔231和232。在该实例中，通孔231和232是使用激光钻孔形成的激光盲孔。也可以使用其它类型的通孔，例如通孔通孔。然而，激光盲孔具有更好的电性能，并且不会引起较低的层平面穿孔。
第一通孔231从顶层L01延伸到第一内部迹线布线层L02(INT1)，以提供从顶层L01到第一内部迹线布线层L02的电路径。第二通孔从顶层L01延伸到第二内部迹线布线层L04(INT2)，以提供从顶层L01到第二内部迹线布线层L04的电路径。当然，PCB 200可以包括到L02和L04的更多通孔。此外，PCB 200可以包括从底层L20到内部迹线布线层L17(INT 5)和L19(INT 6)的类似通孔。
现在参考图2B，该横截面视图示出了由两个导电迹线243A和243B构成的传输线243，所述两个导电迹线243A和243B形成在第一内部迹线布线层L02上并且在PCB 200的过渡区域中被布线。在该视图中，导电迹线243A和243B沿进出页面的方向延伸。在一些实施方式中，导电迹线243A和243B被嵌入设置在第一内部迹线布线层L02和包括接地面的内层L03之间的电介质材料中，使得迹线243A和243B在它们之间具有电介质材料。
在过渡区域中，顶层L01包括例如设置在顶层L01上的接地面240。顶层的接地面，层L03的接地面，导电迹线243A和243B，顶层L01的接地面与导电迹线243A和243B之间的预浸料的介电材料，以及层L03的接地面与导电迹线243A和243B之间的介电材料形成带状线传输线，因为导电迹线243A和243B悬挂在两个接地面之间。在该示例中，传输线243是具有两个差分导电迹线243A和243B的边缘耦合差分带状线传输线。
选择导电迹线243A和243B，顶层的接地面与导电迹线243A和243B之间的预浸渍体，以及层L03的接地面与导电迹线243A之间的电介质材料的尺寸和特性，以为传输线243提供目标特性阻抗。例如，阻抗可以基于导电迹线243A和243B的厚度T1，导电迹线243A和243B的宽度W1和W3(它们通常是相同的)，导电迹线243A和243B之间的空间的宽度W2，预浸料的高度H1，电介质材料的高度H2，以及预浸料和电介质材料的介电常数。
现在参考图2C，该横截面视图示出了由两个导电迹线253A和253B构成的传输线253，所述两个导电迹线253A和253B形成在第一内部迹线布线层L02上，并且在PCB 200的清晰布线区域中被布线。在该视图中，导电迹线253A和253B沿进出页面的方向延伸。在一些实施方式中，导电迹线253A和253B被嵌入设置在第一内部迹线布线层L02和包括接地面的内层L03之间的电介质材料中，使得迹线253A和253B在它们之间具有电介质材料。
在清晰布线区域中，顶层L01不包括接地面。因此，内层L03的接地面，导电迹线以及内层L03的接地面与导电迹线253A和253B之间的电介质材料形成与内层L03的接地面分开并参考内层L03的接地面的微带传输线。在该示例中，传输线253是具有两个差分导电迹线253A和253B的边缘耦合差分微带传输线。
选择导电迹线253A和253B的尺寸和特性以及层L03的接地面和导电迹线253A之间的电介质材料，以便为传输线253提供目标特性阻抗。例如，阻抗可以基于导电迹线253A和253B的厚度T1，导电迹线253A和253B的宽度W4和W6(其应该是相同的)，导电迹线253A和253B之间的空间的宽度W5，电介质材料的高度H2，以及电介质材料的介电常数。
虽然被示为两条不同的传输线，但是传输线243和253可以是连接两个电气部件的同一传输线的不同部分。例如，传输线243可以是通过过渡区域被布线的部分，传输线253可以是通过清晰布线区域被布线的部分。传输线243可以通过离开第一内部布线层L02的被顶层L01上的接地面覆盖的区域而转换到传输线253。
如果传输线243和253是同一传输线的部分，则可以选择迹线243A,243B,253A和253B，层L01和L02之间的电介质材料(例如，预浸材料)以及层L02和L03之间的电介质材料的特性和尺寸，使得传输线243的特性阻抗与传输线253的特性阻抗相匹配。此外，导电迹线253A和253B的宽度W4和W6应该大于导电迹线243A和243B的宽度W1和W3，以减小在清晰布线区域中的传输线损耗，在该区域中，迹线可以更宽和更远地间隔开。
通过在过渡区域中具有较窄的带状线迹线和在清晰布线区域中具有较宽的微带迹线，可以减小层L01和L02之间的电介质材料(例如，预浸材料)的高度H1。例如，高度H1可以小于层L02和L03之间的电介质材料的高度H2。在特定实例中，高度H1可以是约1密耳，而高度H2大于2密耳。这允许激光盲孔到达层L02和L04。通过在层L02下方保持较厚的电介质，层L02上的微带迹线可以更宽。
图3是示出用于制造多层PCB的示例性工艺300的流程图。工艺300可以由包括一个或多个数据处理设备和制造设备的系统来执行。
该系统为PCB的每个层设计迹线布局(310)。系统可以基于指定电路的电气部件之间的连接的电路图以及基于指定用于每个引脚的焊盘或每个电气部件的焊盘的PCB的外层的布局来布局迹线。
该系统可以使用对于PCB的不同区域具有变化宽度的传输线从高密度部件布线迹线。该系统可以使用具有第一宽度的一个或多个导电迹线通过一个或多个过渡区域来从高密度电气部件布线传输线。例如，当从高密度电气部件的过渡区逃逸时，系统布线具有带有第一宽度的迹线的传输线。然后，系统可以用具有第二宽度的一个或多个导电迹线来布线传输线通过过渡区域之外的清晰布线区域。如果传输线进入另一个过渡区，则系统可以通过具有一个或多个具有第一宽度的导电迹线的过渡区来布线传输线。第一宽度可以小于第二宽度。
在特定实例中，系统可使用一个或多个带状线迹线和一个或多个微带迹线将传输线布线到位于PCB的外层下方的第一内部迹线布线层上。较窄的带状线迹线可用于过渡区中，而较宽的微带迹线可用于清晰布线区中。当带状线迹线需要第二接地面时，系统可以基于带状线迹线的位置来确定外层的接地面的位置。
系统基于设计从每个芯的每个层蚀刻导电材料(320)。如上所述，每个芯可以包括具有附着到两侧的铜箔的电介质材料层。该系统可以基于该层上的传输线的布局从将用作迹线布线层的芯的一侧蚀刻掉铜。例如，系统可以基于设计中迹线的布局蚀刻掉铜以形成传输线的导电迹线。
系统将芯相互连接(330)。该系统可以使用预浸材料作为多对芯之间的中间材料，将芯彼此连接。具有迹线布线层的芯之间的预浸材料可以具有特定的高度，以确保迹线的阻抗基于设计是适当的。
该系统在PCB中创建通孔(340)。至少一些通孔可以是深度受限的通孔，例如激光盲孔。可以使用激光祛除电介质材料产生激光盲孔。系统可基于通孔的布局(例如，由在操作310中创建的设计所指定)来创建通孔。在这一点上，电气部件可以附着到PCB上。当然，工艺300可以包括其它操作，例如用于准备用于蚀刻的芯，在蚀刻之后去除干膜抗蚀剂，化学处理面板以改善粘附性等。
术语"数据处理装置"包括用于处理数据的所有类型的装置，设备和机器，包括例如可编程处理器，计算机，片上系统，或前述的多个系统或组合。该装置可以包括专用逻辑电路，例如FPGA(现场可编程门阵列)或ASIC(专用集成电路)。
本说明书中描述的过程和逻辑流程可以由执行一个或多个计算机程序的一个或多个可编程处理器来执行，以通过对输入数据进行操作并生成输出来执行动作。过程和逻辑流程也可以由专用逻辑电路(例如，FPGA(现场可编程门阵列)或ASIC(专用集成电路))来执行，并且装置也可以实现为专用逻辑电路。
例如，适于执行计算机程序的处理器包括通用和专用微处理器，以及任何类型的数字计算机的任何一个或多个处理器。通常，处理器将从只读存储器或随机存取存储器或两者接收指令和数据。计算机的基本元件是用于根据指令执行动作的处理器以及用于存储指令和数据的一个或多个存储器设备。通常，计算机还将包括或被可操作地耦合以从一个或多个大容量存储设备接收数据或向一个或多个大容量存储设备传送数据，所述大容量存储设备用于存储数据，例如磁盘，磁光盘或光盘。
虽然本说明书包含许多具体的实现细节，但这些不应被解释为对任何发明的范围或所要求保护的范围的限制，而应被解释为对特定发明的特定实施例的特定特征的描述。本说明书中在单独实施例的上下文中描述的某些特征也可以在单个实施例中组合实现。相反，在单个实施例的上下文中描述的各种特征也可以在多个实施例中单独地或以任何合适的子组合来实现。此外，尽管上面可以将特征描述为在某些组合中起作用，并且甚至最初如此要求保护，但是在一些情况下，可以从组合中去除要求保护的组合中的一个或多个特征，并且要求保护的组合可以针对子组合或子组合的变型。
类似地，虽然在附图中以特定顺序描述了操作，但这不应被理解为要求以所示的特定顺序或以顺序的顺序执行这些操作，或者要求执行所有示出的操作以获得期望的结果。在某些情况下，多任务和并行处理可能是有利的。此外，上述实施例中的各种系统组件的分离不应被理解为需要所有实施例中的这种分离，并且应当理解，所描述的程序组件和系统通常可以被集成在单个软件产品中或者被封装到多个软件产品中。
因此，已经描述了本主题的特定实施例。其它实施例在所附权利要求的范围内。在一些情况下，权利要求中所述的动作可以以不同的顺序执行，并且仍然实现期望的结果。此外，附图中所示的过程不一定需要所示的特定顺序或顺序，以获得所需的结果。在某些实现中，多任务和并行处理可能是有利的。

Claims (20)

1.一种多层印刷电路板，其特征在于，包括：
外层，所述外层具有(i)过渡区域，所述过渡区域被配置为接收第一电气部件，和(ii)在所述过渡区域外部的清晰布线区域；
多个通孔，包括从所述过渡区域延伸到所述印刷电路板的第一内部迹线布线层的一个或多个第一通孔和从所述过渡区域延伸到所述印刷电路板的第二内部迹线布线层的一个或多个第二通孔，所述第一内部迹线布线层设置在所述外层和所述第二内部迹线布线层之间；
第一介电层，所述第一介电层在所述外层和所述第一内部迹线布线层之间，所述第一介电层包括第一介电材料；
所述第一内部迹线布线层包括：
过渡区，设置在所述外层的所述过渡区域下方；
在所述过渡区之外的清晰布线区；和
传输线，所述传输线将给定的第一通孔连接到用于第二电气部件的第二通孔，其中，所述传输线包括一个或多个导电迹线，每个所述导电迹线在所述过渡区中具有第一宽度，并且在所述清晰布线区中具有第二宽度，其中，所述第二宽度大于所述第一宽度。
2.如权利要求1所述的多层印刷电路板，其特征在于，所述一个或多个导电迹线包括所述过渡区中的一个或多个带状线迹线和所述清晰布线区中的一个或多个微带迹线。
3.如权利要求2所述的多层印刷电路板，其特征在于，还包括：
在所述外层的过渡区域中的第一接地面；
第二接地面，设置在所述第一内部迹线布线层和所述第二内部迹线布线层之间；和
第二介电层，设置在所述第一内部迹线布线层和所述第二接地面之间；
其中，所述一个或多个带状线迹线，所述第一接地面，所述第二接地面，所述第一介电层和所述第二介电层形成带状线传输线。
4.如权利要求3所述的多层印刷电路板，其特征在于，其中：
所述外层的清晰布线区域不包括接地面；
所述第二接地面位于所述外层的所述过渡区域和所述清晰布线区域的下方；并且
所述一个或多个微带迹线，所述第二接地面和所述第二介电层形成微带传输线。
5.如权利要求1所述的多层印刷电路板，其特征在于，其中至少一个第一通孔包括激光盲孔，并且至少一个第二通孔包括激光盲孔。
6.如权利要求6所述的多层印刷电路板，其特征在于，其中每个激光盲孔将所述外层上的焊盘电耦合到相应的清晰布线层上的相应焊盘。
7.如权利要求1所述的多层印刷电路板，其特征在于，其中所述电气部件包括集成电路封装或可插入连接器中的一者。
8.如权利要求1所述的多层印刷电路板，其特征在于，对于所述过渡区域中的一对或多对相邻的第一通孔，所述一对第一通孔之间的空间和每个第一通孔与迹线之间的所需间隙的组合小于所述第二宽度。
9.一种多层印刷电路板，其特征在于，包括：
外层，所述外层具有(i)过渡区域，所述过渡区域被配置为接收第一电气部件，和(ii)在所述过渡区域外部的清晰布线区域；
第一内部迹线布线层，所述第一内部迹线布线层设置在所述外层和第二内部迹线布线层之间的第一内部迹线布线层，所述第一内部迹线布线层包括：
过渡区，设置在所述外层的所述过渡区域下方；
在所述过渡区之外的清晰布线区；和
传输线，所述传输线将给定的第一通孔连接到用于第二电气部件的第二通孔，其中，所述传输线包括一个或多个导电迹线，每个所述导电迹线在所述过渡区中具有第一宽度，并且在所述清晰布线区中具有第二宽度，其中，所述第二宽度大于所述第一宽度。
10.如权利要求9所述的多层印刷电路板，其特征在于，其中，所述一个或多个导电迹线包括在所述过渡区中的一个或多个带状线迹线和在所述清晰布线区中的一个或多个微带迹线。
11.如权利要求10所述的多层印刷电路板，其特征在于，还包括：
在所述外层的所述过渡区域中的第一接地面；
第二接地面，设置在所述第一内部迹线布线层和所述第二内部迹线布线层之间；
第一介电层，设置在所述外层和所述第一内部迹线布线层之间；和
第二介电层，设置在所述第一内部迹线布线层和所述第二接地面之间；
其中，所述一个或多个带状线迹线，所述第一接地面，所述第二接地面，所述第一介电层和所述第二介电层形成带状线传输线。
12.如权利要求11所述的多层印刷电路板，其特征在于，其中：
所述外层的所述清晰布线区域不包括接地面；
所述第二接地面位于所述外层的所述过渡区域和所述清晰布线区域的下方；和
所述一个或多个微带迹线，所述第二接地面和所述第二介电层形成微带传输线。
13.如权利要求1所述的多层印刷电路板，其特征在于，还包括多个通孔，所述多个通孔包括从所述过渡区域延伸到所述第一内部迹线布线层的一个或多个第一通孔和从所述过渡区域延伸到所述第二内部迹线布线层的一个或多个第二通孔，其中至少一个第一通孔包括激光盲孔，并且至少一个第二通孔包括激光盲孔。
14.如权利要求13所述的多层印刷电路板，其特征在于，其中每个激光盲孔将所述外层上的焊盘电耦合到对应的清晰布线层上的对应焊盘。
15.如权利要求13所述的多层印刷电路板，其特征在于，其中，对于所述过渡区域中的一对或多对相邻的第一通孔，所述一对第一通孔之间的空间与每个第一通孔和迹线之间的所需间隙的组合小于所述第二宽度。
16.如权利要求9所述的多层印刷电路板，其特征在于，其中所述电气部件包括集成电路封装或可插入连接器中的一者。
17.一种用于制造多层印刷电路板的方法，其特征在于，所述方法包括：
生成用于所述印刷电路板的每个迹线布线层的迹线布局，其中所述印刷电路板包括具有外层的第一芯，具有第一内部迹线布线层的第二芯，以及具有第二内部迹线布线层的第三芯，其中所述外层包括(i)被配置成接收电气部件的一个或多个过渡区域，以及(ii)在一个或多个过渡区域之外的一个或多个清晰布线区域；
从每个内部迹线布线层刻蚀导电材料，以在每个内部迹线布线层上形成传输线；
使用预浸材料将所述第一芯附接到所述第二芯；
使用预浸材料将所述第二芯附接到所述第三芯；和
创建从所述过渡区域延伸到所述第一内部迹线布线层的一个或多个第一通孔和从所述过渡区域延伸到所述第二内部迹线布线层的一个或多个第二通孔，其中：
所述第一内部迹线布线层包括：
过渡区，设置在所述外层的所述过渡区域下方；
在所述过渡区之外的清晰布线区；和
传输线，所述传输线包括一个或多个导电迹线，每个所述导电迹线在所述过渡区中具有第一宽度，并且在所述清晰布线区中具有第二宽度，其中所述第二宽度大于所述第一宽度。
18.如权利要求17所述的方法，其特征在于，生成用于所述印刷电路板的每个迹线布线层的所述迹线布局包括：
在将设置在所述外层的相应过渡区域下方的每个迹线布线层的一个或多个过渡区中生成具有第一宽度的迹线；和
在位于每个过渡区外部的每个迹线布线层的一个或多个清晰布线区中生成具有第二宽度的迹线。
19.如权利要求18所述的方法，其特征在于，所述一个或多个导电迹线包括所述过渡区中的一个或多个带状线迹线和所述清晰布线区中的一个或多个微带迹线。
20.如权利要求18所述的方法，其特征在于，其中所述印刷电路板包括：
在所述外层的所述过渡区域中的第一接地面；
第二接地面，设置在所述第一内部迹线布线层和所述第二内部迹线布线层之间；和
第二介电层，设置在所述第一内部迹线布线层和所述第二接地面之间；
其中，所述一个或多个带状线迹线，所述第一接地面，所述第二接地面，所述第一介电层和所述第二介电层形成带状线传输线。
CN202011505539.4A 2019-12-18 2020-12-18 对印刷电路板过渡的封装 Pending CN113015322A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/719,953 US10917968B1 (en) 2019-12-18 2019-12-18 Package to printed circuit board transition
US16/719,953 2019-12-18

Publications (1)

Publication Number Publication Date
CN113015322A true CN113015322A (zh) 2021-06-22

Family

ID=73855856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011505539.4A Pending CN113015322A (zh) 2019-12-18 2020-12-18 对印刷电路板过渡的封装

Country Status (4)

Country Link
US (2) US10917968B1 (zh)
EP (1) EP3840545A1 (zh)
CN (1) CN113015322A (zh)
TW (1) TW202130243A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113194635B (zh) * 2021-03-15 2023-05-26 江西宇睿电子科技有限公司 阻抗线制作方法、阻抗线和电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218481A (ja) * 2002-01-24 2003-07-31 Mitsubishi Electric Corp プリント基板および多ピンコネクタ実装用プリント基板
US7294904B1 (en) * 2005-02-10 2007-11-13 Xilinx, Inc. Integrated circuit package with improved return loss
CN106549002A (zh) * 2015-09-21 2017-03-29 阿尔特拉公司 传输线桥接互连

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3558423A (en) 1967-10-16 1971-01-26 Electronized Chem Corp Low loss electrical printed circuit board comprising polyolefin,fiberglass and metallic foil
EP0677985B1 (en) 1994-04-14 1999-05-26 Hewlett-Packard GmbH Method of manufacturing printed circuit boards
US7047628B2 (en) 2003-01-31 2006-05-23 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
US7013437B2 (en) * 2003-06-25 2006-03-14 Broadcom Corporation High data rate differential signal line design for uniform characteristic impedance for high performance integrated circuit packages
US7211289B2 (en) 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
US7755445B2 (en) 2004-08-03 2010-07-13 Banpil Photonics, Inc. Multi-layered high-speed printed circuit boards comprised of stacked dielectric systems
US7797663B2 (en) * 2007-04-04 2010-09-14 Cisco Technology, Inc. Conductive dome probes for measuring system level multi-GHZ signals
US8278568B2 (en) 2009-07-23 2012-10-02 Lexmark International, Inc. Z-directed variable value components for printed circuit boards
JP5427644B2 (ja) 2010-02-25 2014-02-26 株式会社日立製作所 プリント基板
TW201436662A (zh) 2013-03-13 2014-09-16 Hon Hai Prec Ind Co Ltd 電路板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218481A (ja) * 2002-01-24 2003-07-31 Mitsubishi Electric Corp プリント基板および多ピンコネクタ実装用プリント基板
US7294904B1 (en) * 2005-02-10 2007-11-13 Xilinx, Inc. Integrated circuit package with improved return loss
CN106549002A (zh) * 2015-09-21 2017-03-29 阿尔特拉公司 传输线桥接互连

Also Published As

Publication number Publication date
US20210195740A1 (en) 2021-06-24
US10917968B1 (en) 2021-02-09
TW202130243A (zh) 2021-08-01
EP3840545A1 (en) 2021-06-23
US11147161B2 (en) 2021-10-12

Similar Documents

Publication Publication Date Title
US8338712B2 (en) Multilayer circuit device having electrically isolated tightly spaced electrical current carrying traces
US7663064B2 (en) High-speed flex printed circuit and method of manufacturing
US9202783B1 (en) Selective antipad backdrilling for printed circuit boards
JP5328774B2 (ja) 集積回路パッケージ用基板、集積回路形成方法、集積回路パッケージ
US4553111A (en) Printed circuit board maximizing areas for component utilization
EP1760778A3 (en) Multilayer circuit board
US20100051326A1 (en) Flex-rigid wiring board and electronic device
JP2004235629A (ja) 高速性能を有する印刷回路基板とその製造方法
JP2006019723A (ja) 分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム
US10636741B2 (en) Printed wiring board
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
US11147161B2 (en) Package to printed circuit board transition
US20050251777A1 (en) Method and structure for implementing enhanced electronic packaging and PCB layout with diagonal vias
KR100550298B1 (ko) 병렬 평면 기판
US8841561B1 (en) High performance PCB
CN113811068A (zh) 用于高速信号走线的具有开槽的嵌入式微带线
CN101546740B (zh) 嵌入式印刷电路板及其制造方法
US7196906B1 (en) Circuit board having segments with different signal speed characteristics
US7405364B2 (en) Decoupled signal-power substrate architecture
US8063481B2 (en) High-speed memory package
Ouyang et al. Methods to reduce crosstalk in flex circuit and PCB
Klink et al. Evolution of organic chip packaging technology for high speed applications
JPH05152702A (ja) プリント配線板
US20240008177A1 (en) Vertical interconnect design for improved electrical performance
JP2019029559A (ja) 多層配線板及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210622