CN113811068A - 用于高速信号走线的具有开槽的嵌入式微带线 - Google Patents

用于高速信号走线的具有开槽的嵌入式微带线 Download PDF

Info

Publication number
CN113811068A
CN113811068A CN202010750850.9A CN202010750850A CN113811068A CN 113811068 A CN113811068 A CN 113811068A CN 202010750850 A CN202010750850 A CN 202010750850A CN 113811068 A CN113811068 A CN 113811068A
Authority
CN
China
Prior art keywords
pair
ground reference
reference plane
traces
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010750850.9A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yingren Technology Shanghai Co ltd
Original Assignee
Yingren Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yingren Technology Shanghai Co ltd filed Critical Yingren Technology Shanghai Co ltd
Publication of CN113811068A publication Critical patent/CN113811068A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H01P3/087—Suspended triplate lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0227—Split or nearly split shielding or ground planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

提供了用于在半导体封装或PCB的内层中提供高速走线的装置和方法。在示例性实施例中，提供了一种电路组件，其可以包括第一接地参考平面、第二接地参考平面以及位于第一接地参考平面和第二接地参考平面之间的介电层。所述介电层可以包括嵌入其中的一对走线，并且所述第一接地参考平面可以具有与该对走线相对应的开口。所述开口的宽度等于或大于所述一对走线的宽度，所述一对走线的宽度等于所述一对走线的各个走线的宽度以及所述一对走线之间的间隙。

Description

用于高速信号走线的具有开槽的嵌入式微带线
技术领域
本公开涉及高速连接，尤其涉及在半导体封装或印刷电路板(PCB)的内层上布线的高速信号走线。
背景技术
平面传输线(有时被称为走线)已长期用于互连印刷电路和集成电路上的组件。平面传输线的典型类型包括微带线(microstrip)和带状线(stripline)。微带线是一种表面结构，不适用于集成IC封装或印刷电路板(PCB)的内层，因此带状线通常用于内层。在现代电子电路中，信号速度越来越快，高速信号走线对阻抗控制有很高的要求。由于带状线的常规形式具有较高的走线电容，因此以带状线结构的形式在集成IC封装或PCB的内层上布线的走线，很难达到目标阻抗。此外，所需的阻抗可以通过减小走线宽度或增大走线间距来实现，但有时工艺能力的限制使这种方法成本高昂或难以实现。另一种方法是增加介电层的厚度以增加参考平面和走线之间的距离，但这会增加基板或PCB的厚度，并使IC封装或PCB难以满足高度要求。
发明内容
持续需要在集成IC封装或PCB的内层上改善高速信号走线。所公开的主题涉及电路组件和方法，其提供较小的电容以提高通过低成本方法达到目标阻抗的机会。在各种实施例中，信号层可以位于介电材料中的两个接地参考平面之间，并且可以去除与走线相对的两个接地参考平面之一上的金属区域以形成嵌入式微带线结构。
在示例性实施例中，提供了一种电路组件。该电路组件可以包括第一接地参考平面、第二接地参考平面以及位于第一接地参考平面和第二接地参考平面之间的介电层。所述介电层可以包括嵌入其中的走线，并且所述第一接地参考平面可以具有与所述走线相对应的开口。所述开口的宽度可以等于或大于所述走线的宽度。
在另一个示例性实施例中，提供了一种电路组件。该电路组件可以包括第一接地参考平面、第二接地参考平面以及位于第一接地参考平面和第二接地参考平面之间的介电层。所述介电层可以包括嵌入其中的一对走线，并且所述第一接地参考平面可以具有与该对走线相对应的开口。所述开口的宽度可以等于或大于所述一对走线的宽度，所述一对走线的宽度等于所述一对走线的各个走线的宽度以及所述一对走线之间的间隙。
在又一示例性实施例中，提供了一种用于制造电路组件的方法。该方法可以包括：形成具有开口的第一导电平面；在所述第一导电平面上形成具有与嵌入在其中的与开口相对应的一对走线的介电层；以及形成第二导电平面以与第一导电平面将所述介电层夹在中间。述开口的宽度等于或大于所述一对走线的宽度，所述一对走线的宽度等于所述一对走线的各个走线的宽度以及所述一对走线之间的间隙。
附图简要说明
图1A示意性地示出了根据本公开的一个实施例中的电路组件的截面图。
图1B示意性地示出了根据本公开的一个实施例中的电路组件的一部分。
图2A示意性地示出了根据本公开的另一实施例中的电路组件的截面图。
图2B示意性地示出了根据本公开的另一实施例中的电路组件的一部分。
图3示意性地示出了根据本公开的一个实施例中的多层电路组件的截面图。
图4示意性地示出了根据本公开的另一实施例中的多层电路组件的截面图。
图5示意性地示出了根据本公开的又一实施例中的多层电路组件的截面图。
图6是根据本公开的一个实施例中的用于制造电路组件的过程的流程图。
具体实施方式
现在将参考附图详细描述根据本申请的具体实施例。为了一致性，各个图中的相同元件由相同的附图标记表示。
图1A示意性地示出了根据本公开的一个实施例中的电路组件100的截面图。电路组件100可以包括第一接地参考平面102、第二接地参考平面104以及在第一接地参考平面102和第二接地参考平面104之间的介电层106。应当注意，在一些实施例中，接地参考平面也可以被称为接地平面或参考平面，并且它们可以通过使用穿过介电层106的通孔的电连接而被短路。介电层106可以具有嵌入其中的走线108。第一接地参考平面102可具有开口110。在一些实施例中，走线108和对应的开口110可以形成被称为开槽嵌入式微带线结构的结构。图1B示意性地示出了电路组件100的另一视图。开口110可以具有细长的形状并且如图1B所示平行于走线108纵向延伸。开口110可以是通过切掉一部分接地参考平面102而形成在接地参考平面102上的槽，该部分覆盖投影到接地参考平面上的走线108的覆盖区。如图1B所示，走线108可以具有宽度D，并且开口110可以具有宽度W。在各种实施例中，开口110的宽度W可以等于或大于走线108的宽度D。
第一接地参考平面102、第二接地参考平面104和走线108可以使用相同或不同的导电材料制成，例如但不限于铜。介电层106可以填充有非导电介电材料，例如但不限于预浸材料。开口110可以填充有与介电层106相同的介电材料或不同的非导电介电材料。
在一些实施例中，电路组件100可以是集成电路(IC)封装，并且第一接地参考平面102、第二接地参考平面104和具有嵌入式走线108的介电层106可以是封装基板的一部分。在一些其他实施例中，电路组件100可以是印刷电路板(PCB)，并且第一接地参考平面102、第二接地参考平面104和介电层106可以是PCB层的一部分，并且嵌入式走线108可以是PCB的众多走线之一。
应当注意，在一些实施例中，电路组件100可以具有其他层。例如，在接地参考平面104的顶部上可以有一层或多层，在接地参考平面102的下方可以有一层或多层，或者在接地参考平面104的顶部上和接地参考平面102的下方都可以有一层或多层。在一些实施例中，介电层106可以包括两层或更多层不同的介电材料。
图2A示意性地示出了根据本公开一个实施例中的电路组件200的截面图。电路组件200可以包括第一接地参考平面202、第二接地参考平面204以及在第一接地参考平面202和第二接地参考平面204之间的介电层206。介电层206可具有嵌入其中的一对走线208.1和208.2。在一个实施例中，一对走线208.1和208.2可以是高速信号差分对走线。电路组件200可以是电路组件100的实施例，其中走线108被信号传输线差分对代替。
第一接地参考平面202可具有开口210。在一些实施例中，走线208.1和208.2以及相应的开口210也可以形成开槽嵌入式微带线结构的实施例。图2B示意性地示出了电路组件200的另一视图。开口210可以具有细长的形状并且如图2B所示平行于走线208.1和208.2纵向延伸。开口210可以是通过切除一部分接地参考平面202而在接地参考平面202上形成的槽，该部分是投影在接地参考平面202上的走线208.1和208.2的相对应的覆盖区。如图2B所示，走线208.1和208.2可以在接地参考平面202上具有投影宽度D，并且开口210可以具有宽度W。在各种实施例中，开口210的宽度W可以等于或大于走线208.1和208.2的宽度D。
第一接地参考平面202、第二接地参考平面204以及走线208.1和208.2可以使用相同或不同的导电材料制成，例如但不限于铜。介电层206可以填充有非导电介电材料，例如但不限于预浸材料。开口210可以填充有与介电层206相同的介电材料或不同的非导电介电材料。
在一些实施例中，电路组件200可以是集成电路(IC)封装，并且第一接地参考平面202、第二接地参考平面204和具有嵌入式走线208.1和208.2的介电层206可以是封装基板的一部分。在一些其他实施例中，电路组件200可以是印刷电路板(PCB)，并且第一接地参考平面202、第二接地参考平面204和介电层206可以是PCB层的一部分，并且嵌入式走线208.1和208.2可能是PCB上众多走线中的两条。
应当注意，在各种实施例中，电路组件200可以具有其他层。例如，在接地参考平面204的顶部上可以有一层或多层，在接地参考平面202的下方可以有一层或多层，或者在接地参考平面204的上方和接地参考平面202的下方都可以有一层或多层。在一些实施例中，介电层206可以包括两层或更多层不同的介电材料。
图3示意性地示出了根据本公开的一个实施例中的多层电路组件300的截面图。多层电路组件300可以是具有更多层的电路组件100的另一实施例。电路组件300可以包括第一接地参考平面302、第二接地参考平面304以及在第一接地参考平面302和第二接地参考平面304之间的多个介电层306.1和306.2。走线308可以被嵌入在介电层306.1中并且在介电层306.2的顶部上。另外，电路组件300还可在第二接地参考平面304的顶部上包括多个介电层312.1和312.2。
第一接地参考平面302可具有开口310。开口310可以具有细长的形状并且平行于走线308纵向延伸。开口310可以是通过切除接地参考平面302的一部分而在接地参考平面302上形成的槽，该部分是投影在接地参考平面302上的走线308的相对应的覆盖区。走线308可以具有宽度D，并且开口210可以具有宽度W。在各种实施例中，开口310的宽度可以等于或大于走线308的宽度。
第一接地参考平面302、第二接地参考平面304和走线308可以使用相同或不同的导电材料制成，例如但不限于铜。介电层306.1、306.2、312.1和312.2可以填充有相同或不同的非导电介电材料，例如但不限于预浸材料。开口310可以填充有与介电层306.2相同的介电材料或不同的非导电介电材料。
在一些实施例中，电路组件300可以是集成电路(IC)封装，并且第一接地参考平面302、第二接地参考平面304、具有嵌入式走线308的介电层306.1和306.2以及介电层312.1和312.1 312.2可以是封装基板的一部分。在一些其他实施例中，电路组件300可以是印刷电路板(PCB)，并且第一接地参考平面302，第二接地参考平面304和介电层306.1、306.2、312.1和312.2可以是PCB层的一部分，嵌入式走线308可以是PCB的众多走线之一。
应当注意，在各种实施例中，电路组件300可以具有其他层。例如，在介电层312.1的顶部上可以存在一层或多层，在接地参考平面302下方可以存在一层或多层，或者在介电层312.1的顶部上和接地参考平面302下方都可以有一层或多层。
图4示意性地示出了根据本公开的另一个实施例中的多层电路组件400的截面图。电路组件400可以是电路组件300的实施例，其中信号传输线308可以由一对信号传输线408.1和408.2代替。在一个实施例中，一对信号传输线408.1和408.2可以是信号传输线差分对。电路组件400的其他组件可以对应于电路组件300的其他组件，并且可以与它们的电路组件300的对应部分相同。例如，电路组件400可以包括接地参考平面402和404，其可以对应于电路组件300的接地参考平面302和304。此外，电路组件400可以包括介电层406.1、406.2、412.1和412.2，其可以对应于电路组件300的介电层306.1、306.2、312.1和312.2。另外，开口410可以对应于电路组件300的开口310，并且开口410的宽度可以等于或大于一对传输线408.1和408.2的宽度(例如，两条走线的组合宽度加上两条走线之间的间隙)。
图5示意性地示出了根据本公开的又一个实施例中的多层电路组件500的截面图。根据本公开的实施例的电路组件可以包括多条传输线或多对传输线，所述多条传输线或多对传输线在接地参考平面中具有伴随的开口。电路组件500可以是电路组件400的实施例，其示出了两对信号传输线，每对信号传输线在接地参考平面中具有它们自己的伴随的开口。如图5所示，除了信号传输线408.1和408.2之外，电路组件500可以包括另一对信号传输线414.1和414.2。在一个实施例中，一对信号传输线414.1和414.2也可以是信号传输线差分对。
应当注意，对应于信号传输线(或一对信号传输线)的开口可以在两个接地参考平面中的任一个上，该两个接地参考平面将介电层夹在中间，信号传输线(或一对信号传输线)可以嵌入介电层。即，在开槽嵌入式微带线结构的实施例中，开口可以在两个接地参考平面中的一个中，该两个接地参考平面中夹有可以在其中嵌入信号传输线的介电层。作为示例，图5示出了用于一对信号传输线414.1和414.2的开口416可以是在接地参考平面404上(例如，在一对信号传输线414.1和414.2上方的)的槽。
在一些实施例中，在可能存在多个开槽嵌入式微带线结构的情况下，这些多个开口及其相应的走线可以根据设计要求以其各自的纵向方向放置。例如，尽管图5仅示出了开口416(以及一对信号传输线414.1和414.2)可以具有细长的形状并且平行于图5中的开口410(以及一对信号传输线408.1和408.2)纵向延伸，尽管图5仅示出了他们的横截面。但是在另一个实施例中，开口416(和一对信号传输线414.1和414.2)可以相对于开口410(和一对信号传输线408.1和408.2)纵向正交或以另一个角度(例如30度，45度，60度等)倾斜。
此外，在一些实施例中，在可能存在多个开槽嵌入式微带线结构的情况下，这些走线或走线对可以放置在不同的信号层中。例如，一对信号传输线414.1和414.2可以被放置在与图5中的一对信号传输线408.1和408.2相同的信号层中，但是在另一个实施例中，一对信号传输线414.1和414.2可以是放置在与可以放置一对信号传输线408.1和408.2的信号层不同的信号层中。应当注意，不管一条走线或一对走线放置在哪个信号层上，该走线或该对走线都可以在相邻的接地参考平面(例如，夹有嵌入信号层的介电层的两个接地参考平面之一)上具有相应的开口。并且相应的开口的宽度可以等于或大于走线的宽度或一对走线的宽度。
图6是根据本公开的实施例的用于制造电路组件的过程600的流程图。可以遵循过程600以制造示例性电路组件(例如，100、200、300、400或500)。在框602中，可以形成具有开口的第一导电平面。例如，可以为电路组件100形成第一接地平面102，并且第一接地平面102可以具有开口110。在一些实施例中，开口可以是许多开口中的一个并且具有细长的形状，并且可以使用例如化学蚀刻或机械研磨或任何已知或尚未开发的技术来形成。在框604中，可以在第一导电平面上形成介电层，并且在介电层中嵌入走线。在一些实施例中，走线可以是一对走线之一和嵌入介电层中的信号层的一部分。如本文中所描述，例如，对应于图2、图3、图4至图5所示，介电层可以包括多于一层的介电材料。在这些实施例中，可以形成第一介电层以覆盖第一导电平面和第一导电平面上的开口。然后，可以在第一介电层上形成包括走线的信号层。在不同的实施例中，信号层可以包括一对或多对走线。一对走线可以是例如信号传输线差分对。然后，可以在信号层和第一介电层上方形成第二介电层以嵌入信号层。在框606中，可形成第二导电平面以与第一导电平面将介电层夹在中间。在一些实施例中，第一和第二导电平面可以通过穿过介电层的一个或多个电通孔短路。此外，在一些实施例中，每对走线可具有在第一导电平面或第二导电平面中形成的对应开口。
应当注意，在一些实施例中，接地参考平面和开口可以使用用于形成导电图案的已知的和尚待开发的技术来形成，其可以与电路组件的其他部分绝缘，该电路组件可以是IC封装或PCB。接地参考平面可以使用相同或不同的导电材料形成，例如但不限于铜或金。
根据本公开的一个示例性实施例可以提供一种电路组件，该电路组件可以包括第一接地参考平面、第二接地参考平面以及位于第一接地参考平面和第二接地参考平面之间的介电层。所述介电层包括嵌入其中的走线，并且所述第一接地参考平面具有与所述走线相对应的开口。所述开口的宽度等于或大于所述走线的宽度。
在一个实施例中，所述走线是一对信号传输线中的一个，并且所述开口的宽度等于或大于所述一对信号传输线的宽度。所述一对信号传输线的宽度等于所述一对信号传输线中的各个信号线的宽度以及所述一对信号传输线之间的间隙。
在一个实施例中，所述一对信号传输线是信号传输线差分对。
在一个实施例中，所述开口具有细长的形状并且平行于所述一对信号传输线在纵向上延伸，并且被介电材料填充。
在一实施例中，所述走线是印刷电路板中的信号层的一部分。
在一实施例中，所述走线是集成电路封装中的信号层的一部分。
在一个实施例中，所述电路组件可以进一步包括位于与所述介电层相对的所述第一接地参考平面的一侧上的至少另一个介电层，位于与所述介电层相对的所述第二接地参考平面的一侧上的至少另一个介电层，或以上两者。
根据本公开的另一示例性实施例可以提供一种电路组件，该电路组件可以包括第一接地参考平面、第二接地参考平面以及位于第一接地参考平面和第二接地参考平面之间的介电层。所述介电层包括嵌入其中的一对走线，并且所述第一接地参考平面具有与所述一对走线相对应的开口。所述开口的宽度等于或大于所述一对走线的宽度，所述一对走线的宽度等于所述一对走线的各个走线的宽度以及所述一对走线之间的间隙。
在一个实施例中，一对走线可以是差分对走线。
在一个实施例中，所述一对走线是具有多对走线的信号层的一部分，并且所述多对走线中的每一对在所述第一接地参考平面或所述第二接地参考平面上具有对应的开口。
在一个实施例中，所述开口具有细长的形状并且平行于所述一对走线在纵向上延伸，并且被介电材料填充。
在一实施例中，所述走线可以是印刷电路板中信号层的一部分。
在一实施例中，所述走线可以是集成电路封装中的信号层的一部分。
在一个实施例中，所述电路组件可以进一步包括位于与所述介电层相对的所述第一接地参考平面的一侧上的至少另一个介电层，位于与所述介电层相对的所述第二接地参考平面的一侧上的至少另一个介电层，或以上两者。
在又一示例性实施例中，提供了一种用于制造电路组件的方法。该方法可以包括：形成具有开口的第一导电平面；在所述第一导电平面上形成具有与嵌入在其中的与开口相对应的一对走线的介电层；以及形成第二导电平面以与第一导电平面将所述介电层夹在中间。述开口的宽度等于或大于所述一对走线的宽度，所述一对走线的宽度等于所述一对走线的各个走线的宽度以及所述一对走线之间的间隙。
在一个实施例中，所述一对走线是差分对走线。
在一个实施例中，形成所述介电层可以进一步包括在所述第一导电平面上形成第一介电层以覆盖所述第一导电平面和所述开口，在所述第一介电层上形成信号层，以及在所述第一介电层和所述信号层上方形成第二介电层以将所述信号层嵌入第二介电层中。所述信号层具有形成于其中的一对走线。
在一个实施例中，所述开口具有细长的形状并且平行于所述一对走线在纵向上延伸，并且被介电材料填充。
在一实施例中，所述走线可以是印刷电路板中信号层的一部分。
在一实施例中，所述走线可以是集成电路封装中的信号层的一部分。
可以以有助于理解本发明的实施方式的方式将各种操作依次描述为多个离散操作。但是，描述的顺序不应解释为暗示这些操作与顺序有关。此外，一些实施例可以包括比所描述的更多或更少的操作。
该描述可以使用短语“在一个实施例中”，“在实施例中”，“在一些实施例中”或“在各种实施例中”，其可以分别指代相同或不同实施例中的一个或多个。此外，关于本发明的实施例使用的术语“包括”、“包含”、“具有”等是同义的。
可以在本文中使用术语“耦合到”及其派生词。“耦合”可以表示两个或更多个元件直接物理或电接触。然而，“耦合”还可以意味着两个或更多个元件间接地彼此接触，但是仍然彼此协作或相互作用，并且可以意味着一个或多个其他元件在被称为彼此耦合的元素之间耦合或连接。
术语芯片、颗粒、集成电路、单片器件、半导体器件和微电子器件在微电子领域中经常互换使用。如本领域中通常所理解的，本发明适用于所有上述内容。
尽管本文已经公开了各个方面和实施例，但是其他方面和实施例对于本领域技术人员将是显而易见的。本文所公开的各个方面和实施例是出于说明的目的，而不是旨在进行限制，真实的范围和精神由所附权利要求书指示。

Claims (20)

1.一种电路组件，其特征在于，包括：
第一接地参考平面；
第二接地参考平面；
位于所述第一接地参考平面和所述第二接地参考平面之间的介电层，所述介电层包括嵌入其中的走线，并且所述第一接地参考平面具有与所述走线相对应的开口，其中，所述开口的宽度等于或大于所述走线的宽度。
2.根据权利要求1所述的电路组件，其特征在于，所述走线是一对信号传输线中的一个，并且所述开口的宽度等于或大于所述一对信号传输线的宽度，其中，所述一对信号传输线的宽度等于所述一对信号传输线中的各个信号线的宽度和所述一对信号传输线之间的间隙。
3.根据权利要求2所述的电路组件，其特征在于，所述一对信号传输线是信号传输线差分对。
4.根据权利要求2所述的电路组件，其特征在于，所述开口具有细长的形状并且平行于所述一对信号传输线在纵向上延伸，并且被介电材料填充。
5.根据权利要求1所述的电路组件，其特征在于，所述走线是印刷电路板中的信号层的一部分。
6.根据权利要求1所述的电路组件，其特征在于，所述走线是集成电路封装中的信号层的一部分。
7.根据权利要求1所述的电路组件，其特征在于，还包括：位于与所述介电层相对的所述第一接地参考平面的一侧上的至少另一个介电层，位于与所述介电层相对的所述第二接地参考平面的一侧上的至少另一个介电层，或以上两者。
8.一种电路组件，其特征在于，包括：
第一接地参考平面；
第二接地参考平面；
位于所述第一接地参考平面和所述第二接地参考平面之间的介电层，所述介电层包括嵌入其中的一对走线，并且所述第一接地参考平面具有与所述一对走线相对应的开口，其中，所述开口的宽度等于或大于所述一对走线的宽度，所述一对走线的宽度等于所述一对走线的各个走线的宽度和所述一对走线之间的间隙。
9.根据权利要求8所述的电路组件，其特征在于，所述一对走线是差分对走线。
10.根据权利要求8所述的电路组件，其特征在于，所述一对走线是具有多对走线的信号层的一部分，并且所述多对走线中的每一对在所述第一接地参考平面或所述第二接地参考平面上具有对应的开口。
11.根据权利要求8所述的电路组件，其特征在于，所述开口具有细长的形状并且平行于所述一对走线在纵向上延伸，并且被介电材料填充。
12.根据权利要求8所述的电路组件，其特征在于，所述走线是印刷电路板中的信号层的一部分。
13.根据权利要求8所述的电路组件，其特征在于，所述走线是集成电路封装中的信号层的一部分。
14.根据权利要求8所述的电路组件，其特征在于，还包括：位于与所述介电层相对的所述第一接地参考平面的一侧上的至少另一个介电层，位于与所述介电层相对的所述第二接地参考平面的一侧上的至少另一个介电层，或以上两者。
15.一种制造电路组件的方法，其特征在于，包括：
形成具有开口的第一导电平面；
在所述第一导电平面上形成介电层，所述介电层具有与所述开口相对应的嵌入在所述介电层中的一对走线，其中所述开口的宽度等于或大于所述一对走线的宽度，所述一对走线的宽度等于所述一对走线的各个走线的宽度和所述一对走线之间的间隙；和
形成第二导电平面以与所述第一导电平面将所述介电层夹在中间。
16.根据权利要求15所述的方法，其特征在于，所述一对走线是差分对走线。
17.根据权利要求15所述的方法，其特征在于，所述形成介电层包括：
在所述第一导电平面上形成第一介电层以覆盖所述第一导电平面和所述开口；
在所述第一介电层上形成信号层，所述信号层具有形成于其中的一对走线；和
在所述第一介电层和所述信号层上方形成第二介电层以将所述信号层嵌入第二介电层中。
18.根据权利要求15所述的方法，其特征在于，所述开口具有细长的形状并且平行于所述一对走线在纵向上延伸，并且被介电材料填充。
19.根据权利要求15所述的方法，其特征在于，所述走线是印刷电路板中的信号层的一部分。
20.根据权利要求15所述的方法，其特征在于，所述走线是集成电路封装中的信号层的一部分。
CN202010750850.9A 2020-06-11 2020-07-30 用于高速信号走线的具有开槽的嵌入式微带线 Pending CN113811068A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/898,503 2020-06-11
US16/898,503 US20210392742A1 (en) 2020-06-11 2020-06-11 Embedded microstrip with open slot for high speed signal traces

Publications (1)

Publication Number Publication Date
CN113811068A true CN113811068A (zh) 2021-12-17

Family

ID=78826280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010750850.9A Pending CN113811068A (zh) 2020-06-11 2020-07-30 用于高速信号走线的具有开槽的嵌入式微带线

Country Status (2)

Country Link
US (1) US20210392742A1 (zh)
CN (1) CN113811068A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112911814B (zh) * 2021-02-02 2023-02-10 环荣电子(惠州)有限公司 差动对信号的线宽与线距自动调整方法及其系统
CN115767882B (zh) * 2023-01-09 2023-06-09 苏州浪潮智能科技有限公司 差分信号传输电路、电路板、电子设备及电路制造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277661A (ja) * 1999-03-23 2000-10-06 Nec Corp 多層基板
US20020084876A1 (en) * 2000-12-29 2002-07-04 Wright Mitchel E. Slotted ground plane for controlling the impedance of high speed signals on a printed circuit board
JP2006157646A (ja) * 2004-11-30 2006-06-15 Sony Corp 配線基板
JP2007123740A (ja) * 2005-10-31 2007-05-17 Sony Corp フレキシブル基板、光送受信モジュール及び光送受信装置
TW200915940A (en) * 2007-09-20 2009-04-01 Compal Electronics Inc Layout of circuit board
CN201436831U (zh) * 2009-03-25 2010-04-07 英业达科技有限公司 线路板的布局结构
CN102687600A (zh) * 2010-12-03 2012-09-19 株式会社村田制作所 高频信号线路
TWI553977B (zh) * 2015-09-02 2016-10-11 威盛電子股份有限公司 轉接卡及插頭電纜總成
CN107112244A (zh) * 2014-12-12 2017-08-29 英特尔公司 衬底中的垂直沟槽布线
CN107424976A (zh) * 2016-05-11 2017-12-01 日月光半导体制造股份有限公司 用于高数据速率应用之低损耗衬底
JP2018041795A (ja) * 2016-09-06 2018-03-15 日東電工株式会社 配線回路基板およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI273871B (en) * 2004-10-04 2007-02-11 Via Tech Inc Signal transmission structure

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277661A (ja) * 1999-03-23 2000-10-06 Nec Corp 多層基板
US20020084876A1 (en) * 2000-12-29 2002-07-04 Wright Mitchel E. Slotted ground plane for controlling the impedance of high speed signals on a printed circuit board
JP2006157646A (ja) * 2004-11-30 2006-06-15 Sony Corp 配線基板
JP2007123740A (ja) * 2005-10-31 2007-05-17 Sony Corp フレキシブル基板、光送受信モジュール及び光送受信装置
TW200915940A (en) * 2007-09-20 2009-04-01 Compal Electronics Inc Layout of circuit board
CN201436831U (zh) * 2009-03-25 2010-04-07 英业达科技有限公司 线路板的布局结构
CN102687600A (zh) * 2010-12-03 2012-09-19 株式会社村田制作所 高频信号线路
CN107112244A (zh) * 2014-12-12 2017-08-29 英特尔公司 衬底中的垂直沟槽布线
TWI553977B (zh) * 2015-09-02 2016-10-11 威盛電子股份有限公司 轉接卡及插頭電纜總成
CN107424976A (zh) * 2016-05-11 2017-12-01 日月光半导体制造股份有限公司 用于高数据速率应用之低损耗衬底
JP2018041795A (ja) * 2016-09-06 2018-03-15 日東電工株式会社 配線回路基板およびその製造方法

Also Published As

Publication number Publication date
US20210392742A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
US6037547A (en) Via configuration with decreased pitch and/or increased routing space
US10448509B2 (en) Electronic device assemblies including conductive vias having two or more conductive elements
US6992376B2 (en) Electronic package having a folded package substrate
US6700076B2 (en) Multi-layer interconnect module and method of interconnection
US20060185890A1 (en) Air void via tuning
KR101420543B1 (ko) 다층기판
EP1720384B1 (en) Printed circuit board
SE512166C2 (sv) Mikrostripanordning
US20030107056A1 (en) Substrate pads with reduced impedance mismatch and methods to fabricate substrate pads
US6750403B2 (en) Reconfigurable multilayer printed circuit board
DE102014115313B4 (de) Leiterplatte, Millimeterwellensystem und Verfahren zum Betreiben eines Millimeterwellensystems
CN113811068A (zh) 用于高速信号走线的具有开槽的嵌入式微带线
US20010008313A1 (en) Chip package with degassing holes
US10117340B2 (en) Manufacturing method of package substrate with metal on conductive portions
US6710255B2 (en) Printed circuit board having buried intersignal capacitance and method of making
US7196906B1 (en) Circuit board having segments with different signal speed characteristics
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
US11147161B2 (en) Package to printed circuit board transition
KR101057607B1 (ko) 배선 기판의 제조 방법, 배선 기판, 및 반도체 디바이스
WO2016149269A1 (en) Comprehensive layout strategy for flip chipping integrated circuits
US20120279774A1 (en) Circuit board
CN111316434B (zh) 具有差分同轴通孔的电子衬底
KR100271793B1 (ko) 다층인쇄회로기판의층간배선연결방법
DE102004038970B4 (de) HF-Zwischenverbindung für Mehrfach-Verdrahtungsebenen mit impedanzdefinierten Leiterbahnstrukturen
CN113891576A (zh) 一种包括多层pcb板的换层通孔电路、制作方法及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20211217