CN106549002A - 传输线桥接互连 - Google Patents

传输线桥接互连 Download PDF

Info

Publication number
CN106549002A
CN106549002A CN201610826785.7A CN201610826785A CN106549002A CN 106549002 A CN106549002 A CN 106549002A CN 201610826785 A CN201610826785 A CN 201610826785A CN 106549002 A CN106549002 A CN 106549002A
Authority
CN
China
Prior art keywords
transmission line
signal
printed circuit
pcb
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610826785.7A
Other languages
English (en)
Other versions
CN106549002B (zh
Inventor
X·蒋
Y·谢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN106549002A publication Critical patent/CN106549002A/zh
Application granted granted Critical
Publication of CN106549002B publication Critical patent/CN106549002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)

Abstract

本申请涉及传输线桥接互连。在一个实施例中，一种集成电路封装件包括封装件基板、印刷电路板、中介层结构和中介层内的传输线桥接互连件。包括多个中介层的中介层结构可以被形成在封装件基板的顶表面上。印刷电路板可以通过传输线桥接互连件耦合到封装件基板。传输线可以被形成在中介层的至少一个上。传输线可以用于在封装件基板与印刷电路板之间输送信号。传输线可以为带状线传输线或微带传输线。传输线可以具有低的寄生电感并且传输线的实施在整个信号路径中不引入大的尺寸中断。集成电路封装件可以为包括外部电路的电路系统的部分。

Description

传输线桥接互连
相关申请的交叉引用
本申请要求2015年9月21日提交的美国专利申请No.14/860,565的优先权权益，该专利申请全文据此以引用方式并入本文。
背景技术
一般来讲，电路系统具有多个设置在印刷电路板(PCB)上的集成电路封装件。每个集成电路封装件都使用具体类型的互连结构耦合到印刷电路板。封装/PCB接口处的公知互连结构包括球栅格阵列(BGA)、平面栅格阵列(LGA)、针栅格阵列(PGA)和表面安装技术(SMT)针(pin，针/引脚)。
然而，这些互连结构可能不能支持高速电路系统(例如，其中数据传送速率大于25千兆比特每秒(Gbps)的电路系统)。此类限制可能由于：(i)用于在封装件基板内传输信号的结构与封装/PCB接口处的结构之间的尺寸不匹配，以及(ii)互连结构的寄生电感。
在大多数互连结构中，最大的尺寸不匹配存在于微通路(via，通孔/通路)、电镀的穿孔(PTH)通路与BGA球之间。寄生电感可以为形成互连结构的部分的针的固有特性。寄生电感使得传输的信号的感抗不匹配。因此，两个限制能够减小互连结构的带宽并且能够增加高速电路系统中不期望的高阶模式信号问题。
上述问题有时使用微波互连技术解决。然而，微波互连技术一般涉及由于类似于共轴针结构的设计导致的大尺寸(即，3毫米(mm))。这显著地降低集成电路封装件与印刷电路板之间的通道密度。
发明内容
本文所述实施例包括传输线桥接互连。应当明白，能够以很多方式(诸如过程、装置、系统、设备或方法)实施所述实施例。以下描述了若干实施例。
在一个实施例中，一种集成电路封装件包括封装件基板、中介层结构、印刷电路板和传输线。包括多个中介层的中介层结构可以形成在封装件基板的顶表面处。印刷电路板可以耦合到封装件基板。传输线可以形成在中介层中的至少一个上。传输线可以用于在封装件基板与印刷电路板之间输送信号。在一个实施例中，传输线可以为带状线传输线或微带传输线。传输线可以具有低的寄生电感并且传输线的实施在整个信号路径中不引入大的尺寸中断(dimensional discontinuity)。集成电路封装件可以为包括外部电路的电路系统的部分。
从附图和下列对优选实施例的详细描述，本发明的进一步特征、其本质和各种优点将更明显。
附图说明
图1示出根据本发明的一个实施例的将集成电路封装件耦合到印刷电路板的说明性传输线桥接互连件。
图2示出根据本发明的一个实施例的说明性中介层的底表面(左边)和印刷电路板的顶表面(右边)。
图3示出根据本发明的一个实施例的通过微焊料接头桥接互连件耦合到印刷电路板的说明性集成电路封装件。
图4示出根据本发明的一个实施例的使用多层次桥接互连件耦合到印刷电路板的说明性集成电路封装件。
图5示出根据本发明的一个实施例的当通过传输线互连信号路径传输差分I/O信号时可以如何优化信号性能。
具体实施方式
下列实施例描述带有传输线桥接互连件的集成电路封装件。对于本领域技术人员将明显的是，可以在没有一些或全部这些具体细节的情况下实践本示例性实施例。在其它情况下，没有详细描述已知操作以避免不必要地模糊本实施。
图1意在说明性而非限制性地示出根据本发明的一个实施例的将集成电路封装件耦合到印刷电路板的传输线桥接互连件。集成电路封装件100包括集成电路管芯120、封装件基板110、散热器140和中介层150。印刷电路板130包括其中可以放置或形成封装件基板110的腔。
在一个实施例中，集成电路封装件100可以为专用集成电路(ASIC)设备或专用标准产品(ASSP)设备。ASIC设备或ASSP设备具有固定功能并因此ASIC设备或ASSP设备可以具有执行固定功能的专用电路系统。在一个实施例中，ASIC设备或ASSP设备可以为存储器控制器设备。可选地，集成电路封装件100可以为可编程逻辑器件(PLD)，诸如现场可编程门阵列(FPGA)设备。FPGA设备可以被编程以执行不同功能。因此，FPGA设备可以包括多个可编程逻辑元件以使它本身能够被编程以执行各种功能。
集成电路管芯120可以为半导体管芯(例如，硅管芯)。一般来讲，集成电路管芯120执行集成电路封装件100的核心功能。集成电路管芯120可以包括多个电路结构，例如，互补金属氧化物半导体(CMOS)晶体管、电容器和电感器结构。电路结构可以形成功能电路系统，该功能电路系统执行针对集成电路管芯120定义的功能。例如，集成电路管芯120可以具有多个将数据从ASIC设备或ASSP设备(例如，存储器控制器设备)传送到存储器设备(例如，外部设备)的功能电路系统(例如，收发器电路系统)。收发器电路系统能够传输信号(即，TX信号)或接收信号(即，RX信号)。可选地，集成电路管芯120可以具有在FPGA设备内的多个可编程逻辑元件和可编程互连件，其中FPGA设备基于用于要求执行各种功能。
仍参考图1，集成电路管芯120安装在封装件基板110的顶表面上。集成电路管芯120可以通过凸块121耦合到封装件基板110(例如，以倒装芯片装配)。在一个实施例中，凸块121可以为可控塌陷芯片连接(C4)凸块。在一个实施例中，每个凸块121可以耦合到集成电路管芯120内的其对应的收发器电路系统(未示出)。如图1中的实施例所示，对于集成电路管芯120上的每个凸块121，封装件基板110上可以存在相应的凸块焊盘113。输入/输出(I/O)信号可以通过凸块121和凸块焊盘113中的至少一些在集成电路管芯120与封装件基板110之间传输。在一个实施例中，I/O信号可以为高速信号，其以高数据速率诸如25千兆比特每秒(Gbps)或更高的速率来运送信息。可选地，射频数据信号可以通过凸块121和凸块焊盘113中的一部分来传输。剩余的凸块121和凸块焊盘113可以用于向集成电路管芯120提供电力和接地电压信号。
如图1所示，散热器140可以耦合到集成电路管芯120的背面。散热器140可以为集成电路管芯120维持最佳操作温度。应当明白，散热器140可以有助于消散由集成电路管芯120在操作期间生成的过量的热。应当注意，集成电路管芯(例如，集成电路管芯120)的最佳操作温度可以根据集成电路管芯120的功能及其操作范围而变化。
如图1中的实施例所示，封装件基板110可以使用倒装芯片技术耦合到集成电路管芯120的顶表面。封装件基板110可以包括凸块焊盘113、微通路(μ通路)112、114、116和118、电镀的穿孔(PTH)通路117以及传输线111。凸块焊盘113中的任一个可以通过一系列微通路116、PTH通路117和一系列微通路118耦合到焊球115。在图1中的实施例中，焊球115可以为球栅格阵列(BGA)球。可选地，实施平面栅格阵列(LGA)技术、针栅格阵列(PGA)技术或表面安装技术(SMT)的封装件基板110可以包括代替焊球115的相应针结构(未示出)。焊球115可以直接耦合到印刷电路板130。在一个实施例中，低速I/O信号、由外部源提供的电力和/或接地电压信号(例如，印刷电路板130上的电源或耦合到印刷电路板130的电源)可以通过包括凸块焊盘113、微通路116和118、PTH通路117以及BGA球115的路径传输到集成电路管芯120。
未耦合到电源的凸块焊盘113可以耦合到微通路112。如图1中的实施例所示，微通路112形成包括传输线111和微通路114的信号路径的一部分。微通路112可以耦合到传输线111的一端而微通路114耦合到传输线111的另一端。应当明白，微通路112和微通路114可以在结构上相同。在一个示例性实施例中，包括凸块焊盘113、微通路112和114以及传输线111的路径可以用于在外部电路(即，集成电路封装件100之外)与集成电路管芯120之间传输高速I/O信号。应当明白，可以存在类似于图1中的实施例所示的路径的多个路径。在一个实施例中，路径的数量可以对应于可以用于为集成电路管芯120传输高速I/O信号(诸如，RX信号和TX信号)的凸块121的数量。
在一个实施例中，传输线111可以为带状线传输线。应当明白，带状线传输线可以包括被夹在两个平行接地平面(一个在信号导体上方且一个在信号导体下方，其中接地平面在图1中未示出)之间的信号导体。传输线111的信号导体和接地平面可以使用例如铜来形成。传输线111可以用于传输高速信号(例如，数据速率大于25Gbps的信号)。在一个实施例中，当传输线111被设计用于传输单端信号时其可以表现50欧姆(Ohm)的特性阻抗。可选地，当传输线111被设计用于传输差分信号时其可以表现100Ohm的特性阻抗。总之，线111可以具有任何需要的阻抗。传输线111可以具有相对小的(或者，在一些情况下，不存在)寄生电感。因此，对于传输线111可以忽略寄生电感并且可以忽视寄生电感以便确定穿过传输线111的信号行为。
仍参考图1，中介层150部分形成在封装件基板110的顶部并且部分形成在印刷电路板130的顶部。在一个实施例中，中介层150可以被形成为单个结构。中介层150可以形成使得中介层150围绕集成电路管芯120。中介层150的顶表面也可以耦合到散热器140。
中介层150可以包括至少一个微带传输线151。如图1中的实施例所示，微带传输线151耦合到集成封装件基板110中的微通路114。在一个实施例中，微带传输线151可以被称为封装件基板110与外部电路(例如，印刷电路板130)之间的“桥接”连接件。然后通过信号路径(其包括凸块焊盘113、微通路112和114以及传输线111)传输的I/O信号可以通过微带传输线151传播到外部电路。根据微带传输线151被设计用于传输单端信号还是差分信号，微带传输线151可以具有50Ohm或100Ohm的特性阻抗。总之，线151可以具有任何期望的阻抗。在一个实施例中，微带传输线151可以遵循传输线111的特性阻抗。应当明白，微带传输线151可以包括传输信号的信号导体(如图1中的实施例所述)和接地平面(为了清楚起见未示出接地平面)。接地平面可以形成在中介层150内、直接邻近包括信号导体的导电层的导电层中。
可选地，中介层150可以包括带状线传输线(未示出)。带有带状线传输线的中介层150可以包括中介层150的内部导电层内的信号导体(而不是形成在微带传输线151的中介层150的表面层上的信号导体)。类似于微带传输线151，带状线传输线也可以具有50Ohm(当被设计用于传输单端信号时)或100Ohm(当被设计用于传输差分信号时)的特性阻抗。类似于传输线111，形成微带传输线151(或带状线传输线)的信号导体和接地平面可以由铜形成。
如图1中的实施例所示，微带传输线151的一部分可以耦合到微带传输线131。微带传输线131可以形成在印刷电路板130的表面上。微带传输线131可以具有与微带传输线151和传输线111的特性阻抗类似的特性阻抗。在一个实施例中，微带传输线131可以具有50Ohm(当微带传输线131被设计用于传输单端信号时)或100Ohm(当微带传输线131被设计用于传输差分信号时)的特性阻抗。总之，线131可以具有任何期望的阻抗。
印刷电路板130可以包括腔。如图1中的实施例所示，封装件基板110可以设置或形成在该腔内。腔可以足够大以容纳整个封装件基板110。应当明白，印刷电路板130也可以包括安装在其表面的顶部上的其它集成电路封装件(未示出于图1中)。例如，可以存在多个设备，诸如，形成在印刷电路板130上的存储器设备和微处理器设备。这些设备可以为耦合到集成电路封装件100的外部电路系统的部分。
在一个实施例中，中介层150可以通过铜对铜键合工艺耦合到封装件基板110和印刷电路板130。铜对铜键合工艺可以将微带传输线131和微带传输线151内的铜材料键合在一起。类似地，铜对铜键合工艺也可以键合微带传输线151和微通路114内的铜材料。附加地，中介层150可以使用针或螺钉固定到其位置。针/螺钉可以从印刷电路板130伸出并防止中介层150自由移动。
图1中的实施例使用微带传输线151耦合集成电路封装件110和印刷电路板130。微带传输线151可以具有锥形形状，以便其在PCB端处的线宽与微带传输线131相同，并且因此在传输信号的结构之间存在平滑的尺寸过渡。若需要，微带线151也可以具有小的寄生电感或不存在寄生电感。
应当明白，传输线(例如，微带传输线131和151以及带状线传输线111)也可以被称为导线。在本文可以互换使用这些术语。
图2意在说明性而非限制性地示出根据本发明的一个实施例的中介层的底表面(图2的左边)和印刷电路板的顶表面(图2的右边)。中介层250包括接地平面210和多个信号导体220。接地平面210可以形成在中介层250内的内部导电层上。带有接地平面220的导电层可以邻近包括信号导体220的中介层250的表面层。在一个实施例中，每个信号导体220和接地平面210共同形成微带传输线。微带传输线可以类似于图1中的微带传输线151。在一个实施例中，图1的中介层150的底表面可以类似于中介层250的底表面。在图2中的实施例中，中介层250包括十个信号导体220。每个信号导体220都可以传输单端信号。可选地，一对信号导体220可以用于传输差分信号。如图2所示，两个邻近的信号导体220之间的间隔(pitch)距离从相对小的间隔距离(靠近中介层250的中心)变为相对大的间隔距离(靠近中介层250的周边区域)。这是因为更靠近中介层250的中心区域的信号导体220可以耦合到封装件基板中的微通路(例如，图1所示的封装件基板110的微通路114)，这可以具有小的间隔距离，而更靠近中介层250的周边区域的信号导体220可以耦合到图1所示的PCB导体131，这可以具有较大的间隔距离。
仍参考图2，印刷电路板230包括信号导体240和接地平面250。如图2的实施例所示，信号导体240和接地平面250在印刷电路板230上，而信号导体220和接地平面210在中介层250上。类似于接地平面210，接地平面250可以形成在印刷电路板230内、邻近包括信号导体240的印刷电路板230的表面层的内部导电层上。每个导体240和接地平面250形成微带传输线。在一个实施例中，印刷电路板230上的微带传输线可以类似于图1的微带传输线131。在一个实施例中，图1的印刷电路板130的顶表面可以类似于印刷电路板230的顶表面。在一个实施例中，印刷电路板230的顶表面可以包括十个信号导体240。信号导体240可以用于在每个导体240上传输单端信号或在每对导体240上传输差分信号。如图2中的实施例所示，两个邻近信号导体240之间的间隔距离沿着信号导体可以相同(不同于信号导体220)。总之，可以使用任何期望数量的导线220和240。
图3意在说明性而非限制性地示出根据本发明的一个实施例的安装在印刷电路板的顶部上的集成电路封装件。集成电路封装件300包括集成电路管芯320、封装件基板310和中介层350。印刷电路板330包括其中可以设置或形成封装件基板310的腔。在一个实施例中，集成电路封装件300、集成电路管芯320、封装件基板310、中介层350和印刷电路板330可以分别类似于图1中的集成电路封装件100、集成电路管芯120、封装件基板110、中介层150和印刷电路板130。因此，为了清楚起见，不再重复集成电路封装件300、集成电路管芯320、封装件基板310、中介层350和印刷电路板330的细节。不同于图1中的实施例，微焊球352可以用于将中介层350耦合到封装件基板310的表面和印刷电路板330的表面。在一个实施例中，焊球352可以为C4凸块、铜柱或任何导电接头。在一个实施例中，焊球352可以通过使用标准焊料回流技术耦合到封装件基板310的表面和印刷电路板330的表面。在一个实施例中，焊球352可以具有至少200微米(μm)的间隔距离。
从集成电路管芯320传输到印刷电路板330的I/O信号(或其它类型的数据信号)可以通过凸块321、凸块焊盘313、微通路312、带状线传输线311、微通路314、焊料焊盘315、焊球352、微带传输线351、焊球352和微带传输线331(以所陈述的顺序)传播。从印刷电路板330传输到集成电路管芯320的I/O信号(或其它类型的数据信号)可以通过微带传输线331、焊球352、微带传输线351、另一个焊球352、焊料焊盘315、微通路314、带状线传输线311、微通路312、凸块焊盘313和凸块321(以所陈述的顺序)传播。
应当明白，在一些情况下图3中的实施例相对于图1中的实施例可能具有降低的信号性能。这是因为焊球352比微通路314、微带传输线331和351以及传输线311大，并因此可能给所传输的I/O信号引入较大的尺寸不匹配。然而，与常规BGA球过渡相比，该尺寸不匹配仍非常小，并且图3的实施例中的结构可以利用可用的半导体制造工艺，例如形成焊球的工艺。
图4意在说明性而非限制性地示出根据本发明的一个实施例的安装在多层次印刷电路板的顶部上的集成电路封装件。集成电路封装件400包括集成电路管芯420、封装件基板410和中介层450。印刷电路板430包括其中可以设置或形成封装件基板410的腔。在一个实施例中，集成电路封装件400可以类似于图1的集成电路封装件100或图3的集成电路封装件300。然而，不同于图1和图3所示的实施例，多层次封装件基板410和多层次中介层450用于图4所示的结构中。如图4中的实施例所示，封装件基板410和中介层450可以具有三个导电层。封装件基板410和中介层450的边缘可以形成阶梯，并因此可以被称为阶梯型边缘。多层次封装件基板410的每个边缘都可以包括通过封装件基板410内的信号路径连接到集成电路管芯420的多个微带传输线411。在一个实施例中，微带传输线411可以用于传输高速信号(例如，数据速率大于25Gbps的信号)。类似地，多层次中介层450的每个边缘都可以包括微带传输线451。在封装件基板410与印刷电路板430之间传输的高速数据信号可以通过微带传输线451传播。如图4中的实施例所示，封装件基板410和中介层450的边缘可以彼此互补。类似于多层次封装件基板410和中介层450，印刷电路板430也可以由三层形成。印刷电路板430内的腔的边缘可以形成其中可以搁置中介层450的阶梯。如图4中的实施例所示，印刷电路板430的每个边缘都可以包括多个微带传输线431，
图4中的实施例可以具有类似于图1中的实施例的信号性能。附加地，在需要大量的高速信号通道时可以实施图4中的实施例。在一个实施例中，与图1中的实施例相比，图4所示的结构可以包括至少三倍的高速信号通道。
图5意在说明性而非限制性地示出根据本发明的一个实施例的当通过传输线互连信号路径(由实线示出)以及常规互连信号路径(由虚线示出)传输时差分I/O信号的信号特性。在一个实施例中，传输线互连信号路径可以类似于图1中的包括焊球121、微通路112和114、带状线传输线111以及微带传输线131和151的信号路径。常规互连信号路径可以类似于包括微通路116和118、PTH通路117以及BGA球115但没有相应传输线结构的信号路径。
仍参考图5，信号性能可以通过其在信号路径的不同阶段时的阻抗值来测量。当传输差分信号时100Ohm的阻抗可以指示非反射损耗信号传输。在图5中，对于两个信号路径，在0.4纳秒(ns)至0.5ns之间可以观察到非反射信号传输(即，当I/O信号通过理想印刷电路板传输时)。一旦差分信号到达集成电路管芯(例如，图1的集成电路120)，两个信号路径的信号性能可以具有值为102Ohm的阻抗(其相对接近100Ohm，并因此可以仍被确定为理想管芯终端的非反射)。
然而，在0.5ns至0.6ns之间(即，当差分信号通过封装件基板和中介层传输时)常规信号路径和传输线互连信号路径的信号性能显著不同。如图5中的实施例所示，常规互连信号路径的阻抗比传输线互连信号路径的阻抗波动更大。这是因为与常规互连信号路径相比，传输线信号路径可以具有较低的寄生电感和电容(由于传输线结构的微波信号属性)以及较低的尺寸中断(如由图1、图3和图4中各自实施例中的I/O信号路径所示)。
到现在为止已经针对集成电路描述了实施例。本文所述的方法和装置可以并入任何合适的电路中。例如，它们可以并入许多类型的设备中，诸如可编程逻辑器件、专用标准产品(ASSP)和专用集成电路(ASIC)。可编程逻辑器件的示例包括可编程阵列逻辑(PAL)、可编程逻辑阵列(PLA)、现场可编程逻辑阵列(FPLA)、电可编程逻辑器件(EPLD)、电可擦除可编程逻辑器件(EEPLD)、逻辑单元阵列(LCA)、复杂可编程逻辑器件(CPLD)以及现场可编程门阵列(FPGA)，仅列举了一些。
在本文的一个或多个实施例中所述的可编程逻辑器件可以是包括一个或多个下列部件的数据处理系统的部分：处理器；存储器；IO电路系统；以及周边设备。数据处理能够用于广泛的应用，诸如计算机联网、数据联网、仪表工业、视频处理、数字信号处理或其中需要使用可编程或可重复编程逻辑的优点的任何合适的其它应用。可编程逻辑器件能够用于执行各种不同的逻辑功能。例如，可编程逻辑器件能够被配置为与系统处理器协同工作的处理器或控制器。可编程逻辑器件也可以用作用于仲裁对数据处理系统中的共享资源访问的仲裁器。在又一个实例中，可编程逻辑器件能够被配置为处理器与系统中的其它部件中的一个之间的接口。在一个实施例中，可编程逻辑器件可以为阿尔特拉公司(ALTERACorporation)的器件族中的一个。
虽然以具体次序描述了操作方法，但应当理解，在所述操作之间可以执行其它操作，所述操作可以被调节以便其在稍微不同的时间发生或者所述操作可以分布在允许处理操作在与处理相关的各种时间间隔发生的系统中，只要以期望的方式执行覆盖操作的处理。
虽然为了清楚目的描述了上述发明的一些细节，但将明显的是，能够在随附要求保护的范围内实践某些改变和修改。相应地，本实施例将被看做是说明性且非限制性的，并且本发明不限于本文给出的细节，而是可以在所要求保护的范围和等价物内进行修改。
附加实施例：
附加实施例1.一种集成电路封装件，其包括：封装件基板；形成在封装件基板的顶表面处的中介层结构，其中中介层结构包括多个中介层；以及形成在多个中介层中的至少一个上的传输线，其中传输线在封装件基板与外部电路之间输送信号。
附加实施例2.附加实施例1中的集成电路封装件，其中传输线包括选自包括以下项的组中的传输线：微带传输线和带状线传输线。
附加实施例3.附加实施例1中的集成电路封装件，其进一步包括：形成在多个中介层中的至少一个上的附加传输线，其中传输线将第一信号从封装件基板传输到印刷电路板，并且其中附加传输线将第二信号从印刷电路板传输到封装件基板。
附加实施例4.附加实施例3中的集成电路封装件，其中从封装件基板传输的第一信号包括选自包括以下项的组中的信号：单端信号和差分信号。
附加实施例5.附加实施例1中的集成电路封装件，其中传输线的特性阻抗为至少50Ohm。
附加实施例6.附加实施例1中的集成电路封装件，其中中介层结构具有带有多个阶梯的边缘，其中相应的传输线形成在多个阶梯中的每个阶梯上。
附加实施例7.附加实施例1中的集成电路封装件，其中信号包括选自包括以下项的组中的信号：输入-输出信号、射频数据信号、电力信号和接地信号。
附加实施例8.附加实施例1中的集成电路封装件，其进一步包括：形成在封装件基板上的集成电路管芯，其中中介层结构围绕集成电路管芯。
附加实施例9.一种系统，其包括集成电路管芯；基板，其中集成电路管芯安装在基板的顶表面上；中介层，其形成在基板上方并至少部分围绕集成电路管芯；以及形成在中介层内的传输线，其中传输线在集成电路管芯与外部电路之间传输信号。
附加实施例10.附加实施例9中的系统，其进一步包括：印刷电路板，其中印刷电路板包括腔并且其中基板形成在腔内。
附加实施例11.附加实施例10中的系统，其中印刷电路板进一步包括：在面向中介层的印刷电路板的表面处的附加传输线，其中中介层上的传输线与印刷电路板上的附加传输线部分重叠，以便信号在印刷电路板上的附加传输线与中介层上的传输线之间传输。
附加实施例12.附加实施例10中的系统，其中传输线包括选自包括以下项的组中的传输线：微带传输线和带状线传输线。
附加实施例13.附加实施例9中的系统，其进一步包括：形成在中介层内的附加传输线，其中传输线在集成电路管芯与外部电路之间传输附加信号，其中传输线形成在中介层内的第一平面中并且附加传输线形成在不同于中介层内的第一平面的第三平面中。
附加实施例14.附加实施例9中的系统，其中由传输线传输的信号包括选自包括以下项的组中的信号：单端信号和差分信号。
附加实施例15.附加实施例9中的系统，其中基板的边缘和中介层的边缘各自包括多个阶梯型结构，其中每个阶梯型结构都包括至少一个对应的传输线。
附加实施例16.一种装置，其包括：具有腔的印刷电路板；形成在印刷电路板的腔内的封装件基板；具有形成在封装件基板的顶表面上的第一部分和形成在印刷电路板的顶表面上的第二部分的中介层；以及在封装件基板与印刷电路板之间输送信号并形成在印刷电路板的顶表面处的导线。
附加实施例17.附加实施例16中的装置，其进一步包括：安装到封装件基板的顶表面的集成电路管芯，其中形成在印刷电路板的顶表面处的导线在集成电路管芯与印刷电路板之间输送信号。
附加实施例18.附加实施例17中的装置，其进一步包括：形成在中介层的底表面处的附加导线，其中中介层的底表面邻近印刷电路板的顶表面和封装件基板的顶表面形成，并且其中导线和附加导线在集成电路管芯与印刷电路板之间输送信号。
附加实施例19.附加实施例18中的装置，其中导线包括第一射频传输线并且附加导线包括第二射频传输线。
附加实施例20.附加实施例18中的装置，其中附加导线的第一端部电耦合到封装件基板的顶表面上的第一导电焊盘并且附加导线的第二端部耦合到印刷电路板的顶表面上的第二导电焊盘。
附加实施例21.附加实施例17中的装置，其中集成电路管芯以大于25千兆比特每秒的数据速率通过导线将信号传输到印刷电路板。
附加实施例22.附加实施例16中的装置，其进一步包括：邻近形成在印刷电路板的顶表面处的导线形成的附加导线，其中导线和附加导线包括传输差分信号的传输线。

Claims (20)

1.一种集成电路封装件，所述集成电路封装件包括：
封装件基板；
中介层结构，所述中介层结构形成在所述封装件基板的顶表面处，其中所述中介层结构包括多个中介层；和
传输线，所述传输线形成在所述多个中介层中的至少一个上，其中所述传输线在所述封装件基板与外部电路之间输送信号。
2.根据权利要求1所述的集成电路封装件，其中所述传输线包括选自包括以下项的组中的传输线：
微带传输线和带状线传输线。
3.根据权利要求1所述的集成电路封装件，所述集成电路封装件进一步包括：
附加传输线，所述附加传输线形成在所述多个中介层中的所述至少一个上，其中所述传输线将第一信号从所述封装件基板传输到印刷电路板，其中所述附加传输线将第二信号从所述印刷电路板传输到所述封装件基板，并且其中从所述封装件基板传输的所述第一信号包括选自包括下列项的组中的信号：
单端信号和差分信号。
4.根据权利要求1所述的集成电路封装件，其中所述传输线的特性阻抗为至少50Ohm。
5.根据权利要求1所述的集成电路封装件，其中所述中介层结构具有带有多个阶梯的边缘，其中相应的传输线形成在所述多个阶梯中的每个所述阶梯上。
6.根据权利要求1所述的集成电路封装件，其中所述信号包括选自包括以下项的组中的信号：
输入-输出信号、射频数据信号、电力信号以及接地信号。
7.根据权利要求1所述的集成电路封装件，所述集成电路封装件进一步包括：
集成电路管芯，所述集成电路管芯形成在所述封装件基板上，其中所述中介层结构围绕所述集成电路管芯。
8.一种系统，所述系统包括：
集成电路管芯；
基板，其中所述集成电路管芯被安装在所述基板的顶表面上；
形成在所述基板上方的中介层，所述中介层至少部分围绕所述集成电路管芯；和
传输线，所述传输线形成在所述中介层内，其中所述传输线在所述集成电路管芯与外部电路之间传输信号。
9.根据权利要求8所述的系统，所述系统进一步包括：
印刷电路板，其中所述印刷电路板包括腔，其中所述基板形成在所述腔内，并且其中所述印刷电路板进一步包括：
附加传输线，所述附加传输线在面向所述中介层的所述印刷电路板的表面处，其中所述中介层上的所述传输线与所述印刷电路板上的所述附加传输线部分重叠，以便所述信号在所述印刷电路板上的所述附加传输线与所述中介层上的所述传输线之间传输。
10.根据权利要求8所述的系统，其中所述传输线包括选自包括下列项的组中的传输线：
微带传输线和带状线传输线。
11.根据权利要求8所述的系统，所述系统进一步包括：
形成在所述中介层内的附加传输线，其中所述传输线在所述集成电路管芯与所述外部电路之间传输附加信号，其中所述传输线形成在所述中介层内的第一平面中并且所述附加传输线形成在不同于所述中介层内的所述第一平面的第三平面中。
12.根据权利要求8所述的系统，其中由所述传输线传输的所述信号包括选自包括以下项的组中的信号：
单端信号和差分信号。
13.根据权利要求8所述的系统，其中所述基板的边缘和所述中介层的边缘的每个包括多个阶梯型结构，其中所述阶梯型结构中的每个都包括至少一个相应的传输线。
14.一种装置，所述装置包括：
具有腔的印刷电路板；
封装件基板，所述封装件基板形成在所述印刷电路板的所述腔内；
中介层，所述中介层具有形成在所述封装件基板的顶表面上方的第一部分和形成在所述印刷电路板的顶表面上方的第二部分；和
导线，其形成在所述印刷电路板的所述顶表面处并在所述封装件基板与所述印刷电路板之间输送信号。
15.根据权利要求14所述的装置，所述装置进一步包括：
集成电路管芯，所述集成电路管芯安装到所述封装件基板的所述顶表面，其中形成在所述印刷电路板的所述顶表面处的所述导线在所述集成电路管芯与所述印刷电路板之间输送所述信号。
16.根据权利要求15所述的装置，所述装置进一步包括：
附加导线，所述附加导线形成在所述中介层的底表面处，其中所述中介层的所述底表面邻近所述印刷电路板的所述顶表面和所述封装件基板的所述顶表面形成，并且其中所述导线和所述附加导线在所述集成电路管芯与所述印刷电路板之间输送所述信号。
17.根据权利要求16所述的装置，其中所述导线包括第一射频传输线并且所述附加导线包括第二射频传输线。
18.根据权利要求16所述的装置，其中所述附加导线的第一端部电耦合到所述封装件基板的所述顶表面上的第一导电焊盘并且所述附加导线的第二端部耦合到所述印刷电路板的所述顶表面上的第二导电焊盘。
19.根据权利要求15所述的装置，其中所述集成电路管芯以大于25千兆比特每秒的数据速率通过所述导线将信号传输到所述印刷电路板。
20.根据权利要求14所述的装置，所述装置进一步包括：
附加导线，所述附加导线邻近所述印刷电路板的所述顶表面处形成的所述导线形成，其中所述导线和所述附加导线包括传输差分信号的传输线。
CN201610826785.7A 2015-09-21 2016-09-14 传输线桥接互连 Active CN106549002B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/860,565 2015-09-21
US14/860,565 US9842813B2 (en) 2015-09-21 2015-09-21 Tranmission line bridge interconnects

Publications (2)

Publication Number Publication Date
CN106549002A true CN106549002A (zh) 2017-03-29
CN106549002B CN106549002B (zh) 2020-03-13

Family

ID=57113032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610826785.7A Active CN106549002B (zh) 2015-09-21 2016-09-14 传输线桥接互连

Country Status (3)

Country Link
US (1) US9842813B2 (zh)
EP (1) EP3144967B1 (zh)
CN (1) CN106549002B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599802A (zh) * 2020-05-13 2020-08-28 中国电子科技集团公司第十三研究所 陶瓷封装外壳及封装外壳安装结构
CN112889149A (zh) * 2019-01-18 2021-06-01 华为技术有限公司 一种多中介层互联的集成电路
CN113015322A (zh) * 2019-12-18 2021-06-22 谷歌有限责任公司 对印刷电路板过渡的封装
CN114730747A (zh) * 2022-02-22 2022-07-08 香港应用科技研究院有限公司 带有冷却翅片的热增强型中介层的电源转换器封装

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
US10026720B2 (en) * 2015-05-20 2018-07-17 Broadpak Corporation Semiconductor structure and a method of making thereof
US11211345B2 (en) 2017-06-19 2021-12-28 Intel Corporation In-package RF waveguides as high bandwidth chip-to-chip interconnects and methods for using the same
US11342320B2 (en) 2017-12-29 2022-05-24 Intel Corporation Microelectronic assemblies
US11494682B2 (en) 2017-12-29 2022-11-08 Intel Corporation Quantum computing assemblies
CN111164751A (zh) 2017-12-29 2020-05-15 英特尔公司 微电子组件
WO2019132965A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
WO2019132967A1 (en) 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
DE102018102144A1 (de) * 2018-01-31 2019-08-01 Tdk Electronics Ag Elektronisches Bauelement
US11469206B2 (en) 2018-06-14 2022-10-11 Intel Corporation Microelectronic assemblies
US10321555B1 (en) * 2018-09-04 2019-06-11 Raytheon Company Printed circuit board based RF circuit module
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
CN111741601B (zh) * 2020-07-09 2021-07-30 复旦大学 一种通用的可配置的有源基板电路结构
DE102020128143A1 (de) 2020-10-26 2022-04-28 Auto-Intern GmbH Leiterplattengehäusevorrichtung mit wenigstens drei gehäusebildenden Leiterplattenelementen zur Abschottung einer Gehäusekavität, Herstellungsverfahren sowie Verwendung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230795A1 (en) * 2004-03-30 2005-10-20 Kabushiki Kaisha Toshiba LSI package provided with interface module, and transmission line header employed in the package
US7294904B1 (en) * 2005-02-10 2007-11-13 Xilinx, Inc. Integrated circuit package with improved return loss
US20130194754A1 (en) * 2010-10-05 2013-08-01 Samsung Electronics Co. Ltd. Transmission line transition having vertical structure and single chip package using land grip array coupling
US20130200511A1 (en) * 2012-02-08 2013-08-08 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US20130257565A1 (en) * 2012-03-28 2013-10-03 Fujitsu Limited Stacked module
US20140291819A1 (en) * 2013-04-01 2014-10-02 Hans-Joachim Barth Hybrid carbon-metal interconnect structures
US20150028470A1 (en) * 2013-07-23 2015-01-29 Avago Technologies General Ip (Singapore) Pte.Ltd. Through-Silicon Coaxial Via Structure And Method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3303439A (en) 1965-06-14 1967-02-07 Western Electric Co Strip transmission line interboard connection
US3747044A (en) 1971-08-19 1973-07-17 Rca Corp Microwave integrated circuit (mic) ground plane connector
US4574235A (en) 1981-06-05 1986-03-04 Micro Component Technology, Inc. Transmission line connector and contact set assembly for test site
US4626805A (en) 1985-04-26 1986-12-02 Tektronix, Inc. Surface mountable microwave IC package
US4737123A (en) 1987-04-15 1988-04-12 Watkins-Johnson Company Connector assembly for packaged microwave integrated circuits
US5363075A (en) 1992-12-03 1994-11-08 Hughes Aircraft Company Multiple layer microwave integrated circuit module connector assembly
US6407652B1 (en) 1998-11-19 2002-06-18 Pulse Research Lab Adapters for RF connectors
JP2005353925A (ja) 2004-06-14 2005-12-22 Idea System Kk 多層配線基板および電子装置用基板
JP4056500B2 (ja) 2004-06-28 2008-03-05 三菱電機株式会社 伝送線路基板および半導体パッケージ
GB2477358A (en) 2010-02-02 2011-08-03 Thales Holdings Uk Plc RF testing an integrated circuit assembly during manufacture using a interposed adaptor layer which is removed after test to attach the IC to a BGA
JP5629313B2 (ja) 2010-05-12 2014-11-19 パナソニック株式会社 差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法
US8674892B2 (en) 2010-06-20 2014-03-18 Siklu Communication ltd. Accurate millimeter-wave antennas and related structures
US9178260B2 (en) 2013-03-22 2015-11-03 Peraso Technologies Inc. Dual-tapered microstrip-to-waveguide transition
US9537199B2 (en) * 2015-03-19 2017-01-03 International Business Machines Corporation Package structure having an integrated waveguide configured to communicate between first and second integrated circuit chips

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230795A1 (en) * 2004-03-30 2005-10-20 Kabushiki Kaisha Toshiba LSI package provided with interface module, and transmission line header employed in the package
US7294904B1 (en) * 2005-02-10 2007-11-13 Xilinx, Inc. Integrated circuit package with improved return loss
US20130194754A1 (en) * 2010-10-05 2013-08-01 Samsung Electronics Co. Ltd. Transmission line transition having vertical structure and single chip package using land grip array coupling
US20130200511A1 (en) * 2012-02-08 2013-08-08 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US20130257565A1 (en) * 2012-03-28 2013-10-03 Fujitsu Limited Stacked module
CN103367349A (zh) * 2012-03-28 2013-10-23 富士通株式会社 堆叠模块
US20140291819A1 (en) * 2013-04-01 2014-10-02 Hans-Joachim Barth Hybrid carbon-metal interconnect structures
US20150028470A1 (en) * 2013-07-23 2015-01-29 Avago Technologies General Ip (Singapore) Pte.Ltd. Through-Silicon Coaxial Via Structure And Method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112889149A (zh) * 2019-01-18 2021-06-01 华为技术有限公司 一种多中介层互联的集成电路
CN112889149B (zh) * 2019-01-18 2023-09-08 华为技术有限公司 一种多中介层互联的集成电路
CN113015322A (zh) * 2019-12-18 2021-06-22 谷歌有限责任公司 对印刷电路板过渡的封装
CN111599802A (zh) * 2020-05-13 2020-08-28 中国电子科技集团公司第十三研究所 陶瓷封装外壳及封装外壳安装结构
WO2021227374A1 (zh) * 2020-05-13 2021-11-18 中国电子科技集团公司第十三研究所 陶瓷封装外壳及封装外壳安装结构
CN114730747A (zh) * 2022-02-22 2022-07-08 香港应用科技研究院有限公司 带有冷却翅片的热增强型中介层的电源转换器封装

Also Published As

Publication number Publication date
EP3144967A2 (en) 2017-03-22
EP3144967B1 (en) 2018-11-21
EP3144967A3 (en) 2017-05-10
CN106549002B (zh) 2020-03-13
US20170084553A1 (en) 2017-03-23
US9842813B2 (en) 2017-12-12

Similar Documents

Publication Publication Date Title
CN106549002A (zh) 传输线桥接互连
US9647715B2 (en) Contactless signal splicing using an extremely high frequency (EHF) communication link
KR101995608B1 (ko) 저-프로파일 무선 커넥터들
CN104051425B (zh) 用于减少通道串扰的耦合通孔
US9773742B2 (en) Embedded millimeter-wave phased array module
US10091873B1 (en) Printed circuit board and integrated circuit package
EP2626897B1 (en) Transmission line transition having vertical structure and single chip package using land grid array joining
TWI382517B (zh) 積體電路裝置
US20180184524A1 (en) Mixed ball grid array pitch for integrated circuit package
KR20130042909A (ko) 안테나-회로기판 패키지
CN104602449B (zh) 用于毫米波电路板的系统和方法
US20100232480A1 (en) Capacitance Compensation System
US20070178766A1 (en) Passive impedance equalization of high speed serial links
US20130235542A1 (en) 3-d integrated package
US20030096447A1 (en) Single and multiple layer packaging of high-speed/high-density ICs
CN110970386A (zh) 多节距球栅阵列
US20030095014A1 (en) Connection package for high-speed integrated circuit
WO2015079551A1 (ja) 半導体装置および情報処理装置
US6534854B1 (en) Pin grid array package with controlled impedance pins
US9848488B1 (en) Electrical interface for printed circuit board, package and die
US8446735B2 (en) Semiconductor package
CN112185919A (zh) 用于集成电路的背侧集成电压调节器
US9331370B1 (en) Multilayer integrated circuit packages with localized air structures
CN110911384A (zh) 一种嵌入式无源桥接芯片及其应用
US10790223B2 (en) Integrated circuit package element and load board thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant