TWI382517B - 積體電路裝置 - Google Patents

積體電路裝置 Download PDF

Info

Publication number
TWI382517B
TWI382517B TW098112154A TW98112154A TWI382517B TW I382517 B TWI382517 B TW I382517B TW 098112154 A TW098112154 A TW 098112154A TW 98112154 A TW98112154 A TW 98112154A TW I382517 B TWI382517 B TW I382517B
Authority
TW
Taiwan
Prior art keywords
pair
transformer
electrostatic discharge
coupled
bonding pads
Prior art date
Application number
TW098112154A
Other languages
English (en)
Other versions
TW201013883A (en
Inventor
Kuo Liang Deng
Tsung Yang Hung
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201013883A publication Critical patent/TW201013883A/zh
Application granted granted Critical
Publication of TWI382517B publication Critical patent/TWI382517B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0046—Printed inductances with a conductive path having a bridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

積體電路裝置
本發明係關於積體電路，特別係關於用以保護訊號傳輸網路之靜電放電電路，並且特別係關於改善靜電放電電路之頻寬。
在寬頻網路中，訊號在網路中的元件之間被傳輸，例如電腦網路、通訊網路以及類似的網路。網路中之元件可能具有外露的介面，而使網路容易遭受源自於靜電放電之靜電放電電流的傷害。靜電放電電流可能會在非常短的時間內達到非常高的準位，並且具有傷害網路中之元件的可能性。因此，靜電放電防護電路被設計用以避免網路中之元件受到靜電放電電流的傷害。
第1圖描繪一種形成在印刷電路板上之習知的網路。發送機係為包括積體電路之半導體晶片，用以傳送數據至接收機，接收機可能係為包括積體電路之另一半導體晶片。數據經由印刷電路板上的通道被發送。為了要保護發送機和接收機，二極體D係形成在半導體晶片內，用以當作靜電放電裝置。舉例而言，當靜電放電之暫態電流發生於半導體晶片之接腳PinA或PinB時，二極體D可能被導通用以導引靜電放電電流，因此發送電路TX及接收電路RX得以被保護。
第1圖所示的電路也有缺點。因為封裝/導線(package/trace)的關係，所以印刷電路板上的通道和二極體D具有寄生電容。特別在高頻時，此寄生電容形成限制網路頻寬的低通濾波器。所以，如第1圖所示之網路的頻寬被限制介於約50億赫茲(5GHz)至約60億赫茲(6GHz)之間。然而，現今的數據網路通常要求100億赫茲(10GHz)或以上的頻寬。因此，習知的網路無法滿足現今數據網路的頻寬要求。
為了要解決上述討論之頻寬受限的問題，一個解決辦法被提出如第2圖所示。在此解決辦法中，在網路中使用兩個T型線圈提供電感值，用以補償輸入阻抗。第3圖描繪由金屬線圈形成的一個T型線圈。T型線圈具有終端(terminals)A、B及X(故稱為T型線圈)，其中終端X係為中心抽頭(central tap)。參考第2圖，電感器T1A和T1B屬於第一T型線圈，其中點A1、B1及X1係為第一T型線圈的終端。電感器T2A和T2B屬於第二T型線圈，其中點A2、B2及X2係為第二T型線圈的終端。電感器T1A、T1B、T2A及T2B的電感值補償了因封裝導線(package traces)、接合墊片及靜電放電二極體D而造成的寄生電容，因此網路的頻寬得以改善。
然而，如第2圖所示的網路也有缺點。第2圖描繪了靜電放電電流電流I一個可能的路徑。因為靜電放電電流必須流經係為T型線圈之一部分的電感器T1A及T2A，所以T型線圈必須足夠寬厚，如此具有小電阻值的電感器才不至於被高準位的靜電放電電流所傷害。因此，T型線圈必須以多重金屬層形成，或具有寬的金屬寬度以符合高電阻值的要求。這個要求使T型線圈佔據更多晶片面積或使用更低的金屬層。然而，更大的T型線圈導致更大的寄生電容被產生，於是頻寬的改善受到限制。因此，亟需一種具有改善頻寬及減少晶片面積使用量新的靜電放電電路。
依據本發明之一實施例，一種積體電路裝置包括一第一墊片及一第二墊片；複數靜電放電裝置，用以將第一墊片及第二墊片耦接至一放電路徑；一變壓器，包括一第一端點、一第二端點、一第三端點及一第四端點，其中第一端點及第二端點分別耦接至第一墊片及第二墊片；以及一收發電路，耦接至變壓器之第一及第二端點。
依據本發明之另一實施例，一種積體電路裝置包括一半導體晶片，半導體晶片更包括一第一接合墊片及一第二接合墊片；以及一變壓器。變壓器更包括一第一金屬線圈，包括一第一端點及一第二端點；以及一第二金屬線圈，包括一第三端點及一第四端點，其中第一端點及第三端點係分別連接至第一接合墊片及第二接合墊片。半導體晶片更包括一第一靜電放電路徑，耦接於第一接合墊片及一電源或一接地(電源/接地)之間；一第二靜電放電路徑，耦接於第二接合墊片及電源/接地之間；以及一電路，包括一第一終端，耦接至第一接合墊片；以及一第二終端，耦接至第二接合墊片。
依據本發明之另一實施例，一種積體電路裝置包括一第一半導體晶片、一第二半導體晶片以及一安置板，其中第一半導體晶片及第二半導體晶片係被安置在上述安置板之上，且透過上述安置板互相連接。第一半導體晶片包括一第一對接合墊片；一第一變壓器，連接至第一對接合墊片；一第一對靜電放電裝置，用以將第一對接合墊片耦接至一電源/接地；以及一接收電路，耦接至第一對接合墊片。第二半導體晶片包括一第二對接合墊片；一第二變壓器，連接至第二對接合墊片；一第二對靜電放電裝置，用以將第二對接合墊片耦接至電源/接地；以及一發送電路，耦接至第二對接合墊片。
本發明之優點包括增加頻寬及減少晶片面積使用量。
本發明較佳實施例的組成及使用如下述之詳細討論。其應能具體實現，然而，本發明提供許多可實施之發明概念係可以特定概念之許多變化具體化實現。特定實施例之討論僅為描述本發明組成及使用之特定方法，並非用以限定本發明。
第4圖描述在本發明之實施例所使用的變壓器TF。變壓器TF可能設置於半導體晶片(晶粒)之內，並且由金屬線圈所形成。金屬線圈可能延伸進入兩層、三層或甚至更多金屬層之內。然而，因為變壓器不需要導引靜電放電電流，其可能係為薄的，且可能係形成於(半導體晶粒之)較低之金屬層之內，而不是形成於最上面兩層金屬層(Mtop層及Mtop-1層)之內。例如，變壓器TF可能係形成於底部金屬層M1至Mtop-2之內之任一者，雖然其亦可能形成於最上面兩層金屬層之內。
變壓器TF具有四個終端，即X1A、X1B、X2A及X2B。終端X1A及X2A透過金屬線及導孔相連。終端X1B及X2B透過金屬線及導孔(via)相連。因此，變壓器TF等效為兩個電感器，兩個電感器之一者係連接於終端X1A及X2A之間，而兩個電感器之另一個係連接於終端X1B及X2B之間。
第5圖描繪含有第4圖中所示之變壓器TF的一個數據網路。發送元件係可為包括積體電路的一個半導體晶粒(本文之後以發送晶粒或發送晶片稱之)，用以發送數據。接收元件係可為包括積體電路的一個半導體晶粒(本文之後以接收晶粒或接收晶片稱之)，用以接收發送晶粒所發送的數據。數據係經由印刷電路板之內(或其上)的一個通道而發送，或是經由包括傳輸線的其他任一者之通道而發送。元件Z0 代表印刷電路板上的通道。發送晶粒及接收晶粒分別被封裝在封裝A及B內。標記為QFN的元件代表發送及接收晶粒的封裝，可能係為方形扁平無引腳封裝(quad flat no-lead，QFN)或其他類型的封裝。
墊片PA及墊片PB係分別為接收晶粒及發送晶粒的接合墊片。墊片PA之每一者係在耦接至接收電路RX之訊號路徑之一者之上，其中訊號路徑可能形成一對相異之訊號路徑。墊片PB之每一者係在耦接至發送電路TX之訊號路徑之一者之上，其中訊號路徑可能形成差動對。靜電放電裝置，例如靜電放電二極體D1，係形成於接收晶粒之內，其中靜電放電二極體D1係耦接於墊片PA與放電路徑之間。如第5圖所示之一實施例中，放電路徑係連接至電源或接地(本文之後以電源/接地稱之)。靜電放電二極體D2係形成於電源線VDD及墊片PA之間，用以導引可能在電源線VDD及墊片PA間形成之靜電放電暫態電流。靜電放電二極體D1用以保護墊片PA並用以導引靜電放電暫態電流至VSS。
第二靜電放電保護電路係可選擇性地形成於第一靜電放電二極體D1及接收電路RX之間。在一具體實施例中，第二靜電放電保護電路包括靜電放電二極體D3及靜電放電二極體D4。
變壓器TF係耦接至上述之靜電放電保護電路。變壓器具有兩個功能。第一，變壓器TF用以使在(接合)墊片PA的阻抗匹配於接收電路RX的輸入阻抗。第二，變壓器TF提供電感值，用以補償靜電放電二極體D1、D2、D3及封裝A的寄生電容，因此包括封裝A及接收晶粒之接收元件的頻寬，得以改善。變壓器TF的終端X1A及終端X1B係連接至墊片PA，且終端X2A及終端X2B係連接至終端電阻Rg ，終端電阻Rg 更可能連接至電源/接地。在一具體實施例中，終端電阻Rg 具有約50歐姆的電阻值。變壓器TF的等效電感器如電感器LA及電感器LB所示，其中等效電感器LA係介於終端X1A及終端X2A之間之電感器(參考第4圖)，且等效電感器LB係介於終端X1B及終端X2B之間之電感器(參考第4圖)。在一具體實施例中，電感器LA及電感器LB之電感值約為0.8至1.5奈亨利(nH)。然而，實際上最佳的電感值則視電感器LA及電感器LB需補償的寄生電容及封裝類型有關。
第6圖描繪在第5圖中標記為電路CR的部份等效電路圖，其中等效電路圖僅顯示差動訊號路徑之一者。電感器L1代表封裝A之接合引線/導線之電感值，其中接收晶粒已經被封裝。電容器C1代表(接合)墊片PA、靜電放電二極體D1及D2之電容值，電容器C2代表靜電放電二極體D3之電容值，以及自電路RX的輸入終端(介面)看進去之電路RX的等效電容值。電阻器Rz 代表靜電放電二極體D3及靜電放電電阻Rs 的電阻值。電容器Cgse 係為包括所有電容器C1及電容器C2的電容值。電感器L2代表電感器LA或電感器LB的電感值。
上述電路的截止頻率ωc可被表示為：
ωc=1/sqrt(Cgse *L1)　(公式1)
使用如第6圖所示之等效電路圖及公式1，第7圖係用以說明常規化(normalized)的輸入阻抗Zin /Rg 隨著常規化的頻率(ω/ωc)改變之函數關係，其中輸入阻抗Zin 係為在第5圖中墊片PA所量到的阻抗值。第7圖說明了電路CR的頻率響應被k值所影響，其中k值等於sqrt(L2/L1)。第7圖揭示了藉由調整k值，可以改變頻率響應圖成想要的圖形。因為封裝所造成之電感器L1之電感值主要係被封裝結構所影響，所以相對比較穩定。因此，k值比較容易經由調整電感器L2之電感值而被調整，其中電感器L2之電感值係為變壓器之電感值。所以，如第5圖所示之實施例可以很容易地被設計，以達到想要的頻率響應。
前面幾段所討論的變壓器TF亦可能形成於發送晶粒之內。再度參考第5圖，變壓器TF，係形成於發送晶粒之終端電阻Rg ’及接合墊片PB之間，其中變壓器TF’大體上具有與第4圖相同之結構。類似於接收側，變壓器TF’不僅用於阻抗匹配的目的，也用以補償靜電放電二極體D1’、D2’及封裝B的寄生電容，因此發送側的頻寬亦得以改善。靜電放電二極體D1’及D2’連接至(接合)墊片PB，用以導引可能發生在墊片PB之任何靜電放電電流。因此，變壓器可能在收發機(接收機及發送機)之兩個前端被形成(接收機之接收端點及發送機之發送端點)。
雖然由前面幾段所討論的實施例可以知道，變壓器係形成於寬頻網路中之收發器的前端，變壓器也可能使用於其他晶粒。因此，如第5圖所示的電路RX可能係為另一種類型的電路。
本發明之實施例具有數種優點。第一，變壓器提供附加的電感，用以補償在收發機前端的寄生電容，因此在收發機前端形成的靜電放電保護電路之頻寬得以改善。第二，參考第5圖，若靜電放電暫態電流發生在墊片PA，個別的靜電放電暫態電流可能透過靜電放電二極體D1直接流向接地，而不流經變壓器TF。所以，變壓器可能以薄金屬線或窄版的導線形成，因此可以減少晶片的面積。第三，與習知靜電放電電路所使用的兩個T型線圈相比較，本發明之實施例在每一對差動訊號路徑僅需要一個變壓器。因此，變壓器所需的晶片面積最多只有兩個T型線圈所需的晶片面積的一半。再者，在發送晶粒或接收晶粒中，變壓器可與基本的墊片PA或PB一起形成以更進一步減少晶片面積。
雖然本發明及其優點已經詳盡地說明，在不脫離申請專利範圍定義之本發明的精神與範圍的情況之下，本發明當可作不同的改變、替換及選替。此外，申請專利範圍並非用以限定說明書中特定實施例之製程、機台、製造、物質的成分、手段、方法及步驟。如本發明之揭露而使本領域習知技術之一者易於理解一般，目前存在或較晚發展出之製程、機台、製造、物質的成分、手段、方法或步驟，凡與相應實施例大體上執行類似功能或大體上達到相同結果，當被視為利用本發明。因此，申請專利範圍係得以延伸涵蓋其範圍，如製程、機台、製造、物質的成分、手段、方法或步驟。
TX．．．發送電路
RX．．．接收電路
CR．．．電路
QFN．．．方形扁平無引腳封裝
TF、TF’．．．變壓器
VDDTX、VDDRX、VDD．．．電源線
I．．．電流
PA、PB、PA/PB．．．接合墊片
PinA、PinB．．．接腳
D．．．二極體
D1、D2、D3、D4、D1’、D2’．．．靜電放電二極體
RZ ．．．電阻
Rg 、Rg ’．．．終端電阻
RS ．．．靜電放電電阻
T1A、T2A、T1B、T2B、LA、LB、L1、L1’、L2．．．電感器
C1、C2、Cgse ．．．電容器
Z0 ．．．元件
X1A、X2A、X1B、X2B．．．終端
A1、B1、X1、A2、B2、X2．．．點
Zin ．．．輸入阻抗
為了完整理解本發明及其優點，利用以下說明搭配圖示作為參考。
第1圖描述一種形成在印刷電路板上之習知的寬頻數據網路；
第2圖描述形成在印刷電路板上之的另一習知的寬頻數據網路；
第3圖描述一種T型線圈；
第4圖描繪一種變壓器；
第5圖描繪本發明包括變壓器之一實施例；
第6圖係為在收發電路前端上一差動訊號路徑之一者之一等效電路；以及
第7圖描述本發明之一實施例之頻率響應。
TX．．．發送電路
RX．．．接收電路
CR．．．電路
QFN．．．方形扁平無引腳封裝
TF、TF’．．．變壓器
VDD．．．電源線
PA、PB．．．墊片
Rg 、Rg ’．．．終端電阻
D1、D2、D3、D4、D1’、D2’．．．靜電放電二極體
LA、LB、L1、L1’．．．電感器
Z0 ．．．元件
X1A、X2A、X1B、X2B．．．終端
Rs ．．．靜電放電電阻

Claims (16)

  1. 一種積體電路裝置，包括：一第一墊片及一第二墊片；複數靜電放電裝置，用以將上述第一墊片及上述第二墊片耦接至一放電路徑；一變壓器，包括一第一端點、一第二端點、一第三端點及一第四端點，其中上述第一端點及上述第二端點分別連接至上述第一墊片及上述第二墊片；一收發電路，耦接至上述變壓器之上述第一端點及上述第二端點；一第一終端電阻，具有一第一端點連接至上述變壓器之上述第三端點以及一第二端點連接至一接地；以及一第二終端電阻，具有一第三端點連接至上述變壓器之上述第四端點以及一第四端點連接至上述接地。
  2. 如申請專利範圍第1項所述之積體電路裝置，其中上述靜電放電裝置、上述變壓器及上述收發電路係在一第一半導體晶片之內，並且其中上述第一墊片及上述第二墊片係為上述第一半導體晶片之接合墊片。
  3. 如申請專利範圍第2項所述之積體電路裝置，其中上述變壓器之上述第一端點及上述第二端點係分別直接連接至上述第一墊片及上述第二墊片。
  4. 如申請專利範圍第1項所述之積體電路裝置，更包括：一第二半導體晶片，包括：一第三墊片及一第四墊片； 複數附加之靜電放電裝置，耦接至上述第三墊片及上述第四墊片；一附加之變壓器，耦接至上述第三墊片及上述第四墊片；以及一附加之收發電路，耦接至上述附加之變壓器，其中上述收發電路係為一接收電路，且上述附加之收發電路係為一發送電路；以及一傳輸通道，用以將上述第一墊片及上述第二墊片耦接至上述第三墊片及上述第四墊片。
  5. 如申請專利範圍第1項所述之積體電路裝置，其中上述收發電路係為一接收電路。
  6. 如申請專利範圍第1項所述之積體電路裝置，其中上述收發電路係為一發送電路。
  7. 如申請專利範圍第1項所述之積體電路裝置，更包括：複數附加之靜電放電裝置，耦接於上述變壓器及上述收發電路之間，其中上述附加之靜電放電裝置用以將上述收發電路之輸入端耦接至上述放電路徑。
  8. 如申請專利範圍第1項所述之積體電路裝置，其中上述變壓器包括一第一金屬線圈及一第二金屬線圈，其中上述第一金屬線圈包括上述第一端點，且上述第二金屬線圈包括上述第二端點。
  9. 一種積體電路裝置，包括：一半導體晶片，包括：一第一接合墊片及一第二接合墊片； 一變壓器，包括：一第一金屬線圈，包括一第一端點及一第二端點；以及一第二金屬線圈，包括一第三端點及一第四端點，其中上述第一端點及上述第三端點係分別連接至上述第一接合墊片及上述第二接合墊片；一第一靜電放電裝置，耦接於上述第一接合墊片及一放電路徑之間，其中上述放電路徑係選自於一電源及一接地；一第二靜電放電裝置，耦接於上述第二接合墊片及上述放電路徑之間；以及一電路，包括：一第一終端，耦接至上述第一接合墊片；以及一第二終端，耦接至上述第二接合墊片。
  10. 如申請專利範圍第11項所述之積體電路裝置，其中上述第一靜電放電裝置及上述第二靜電放電裝置係分別直接連接至上述第一接合墊片及上述第二接合墊片。
  11. 如申請專利範圍第11項所述之積體電路裝置，更包括：一第三靜電放電裝置，耦接於上述第一接合墊片及一電源線之間；以及一第四靜電放電裝置，耦接於上述第二接合墊片及上述電源線之間。
  12. 如申請專利範圍第11項所述之積體電路裝置，其中上述電路係選自於實質上由一發送電路以及一接收電 路所組成之群組之一收發電路。
  13. 如申請專利範圍第11項所述之積體電路裝置，更包括：一第一終端電阻，具有連接至上述變壓器之上述第二端點之一第一端點，以及連接至上述放電路徑之一第二端點；以及一第二終端電阻，具有連接至上述變壓器之上述第四端點之一第一端點，以及連接至上述接地之一第二端點。
  14. 一種積體電路裝置，包括：一第一半導體晶片，包括：一第一對接合墊片；一第一變壓器，連接至上述第一對接合墊片；一第一對靜電放電裝置，用以將上述第一對接合墊片耦接至一接地；一接收電路，耦接至上述第一對接合墊片；一第一終端電阻，連接至上述接地；以及一第二終端電阻，連接至上述接地，其中上述第一變壓器包括一第一對端點直接連接至上述第一對接合墊片，以及一第二對端點連接至上述第一終端電阻及上述第二終端電阻；一第二半導體晶片，包括：一第二對接合墊片；一第二變壓器，連接至上述第二對接合墊片；一第二對靜電放電裝置，用以將上述第二接合墊片 耦接至上述接地；以及一發送電路，耦接至上述第二對接合墊片；以及一安置板，其中上述第一半導體晶片及上述第二半導體晶片係被安置在上述安置板之上，且透過上述安置板互相連接。
  15. 如申請專利範圍第14項所述之積體電路裝置，其中上述第二半導體晶片更包括：一第一終端電阻，連接至上述接地；以及一第二終端電阻，連接至上述接地，其中上述第二變壓器包括一第三對端點直接連接至上述第二對接合墊片，以及一第四對端點連接至上述第一終端電阻及上述第二終端電阻。
  16. 一種積體電路裝置，包括：一第一半導體晶片，包括：一第一對接合墊片；一第一變壓器，連接至上述第一對接合墊片；一第一對靜電放電裝置，用以將上述第一對接合墊片耦接至一接地；以及一接收電路，耦接至上述第一對接合墊片；一第二半導體晶片，包括：一第二對接合墊片；一第二變壓器，連接至上述第二對接合墊片；一第二對靜電放電裝置，用以將上述第二接合墊片耦接至上述接地；以及一發送電路，耦接至上述第二對接合墊片；以及 一安置板，其中上述第一半導體晶片及上述第二半導體晶片係被安置在上述安置板之上，且透過上述安置板互相連接；其中上述第一變壓器僅具有兩端點，連接於上述第一對接合墊片及上述接收電路之間，並且其中上述第二變壓器僅具有兩端點，連接於上述第二對接合墊片及上述發送電路之間。
TW098112154A 2008-09-16 2009-04-13 積體電路裝置 TWI382517B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/211,576 US7894173B2 (en) 2008-09-16 2008-09-16 Enhancing bandwidth of ESD network using transformers

Publications (2)

Publication Number Publication Date
TW201013883A TW201013883A (en) 2010-04-01
TWI382517B true TWI382517B (zh) 2013-01-11

Family

ID=42007018

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098112154A TWI382517B (zh) 2008-09-16 2009-04-13 積體電路裝置

Country Status (3)

Country Link
US (1) US7894173B2 (zh)
CN (1) CN101677098B (zh)
TW (1) TWI382517B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362721B1 (en) * 2011-02-07 2016-06-07 Marvell International Ltd. Circuits and methods for protecting integrated circuits from powerline noise
US8823133B2 (en) * 2011-03-29 2014-09-02 Xilinx, Inc. Interposer having an inductor
CN102255626B (zh) * 2011-06-30 2013-08-21 清华大学 一种基于∏型网络带有静电放电保护的毫米波频段接收机
US9406738B2 (en) 2011-07-20 2016-08-02 Xilinx, Inc. Inductive structure formed using through silicon vias
US9330823B1 (en) 2011-12-19 2016-05-03 Xilinx, Inc. Integrated circuit structure with inductor in silicon interposer
US8854778B2 (en) 2011-12-27 2014-10-07 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit
JP5828768B2 (ja) * 2012-01-05 2015-12-09 パナソニック株式会社 保護回路
US9337138B1 (en) 2012-03-09 2016-05-10 Xilinx, Inc. Capacitors within an interposer coupled to supply and ground planes of a substrate
TWI472274B (zh) * 2012-12-12 2015-02-01 Wintek Corp 複合線路結構
US9130535B2 (en) * 2012-12-20 2015-09-08 Qualcomm Incorporated Driver amplifier with asymmetrical T-coil matching network
TWI502412B (zh) * 2013-07-05 2015-10-01 Himax Tech Ltd 減少接合墊數目的主動式筆積體電路及其方法
US9659924B2 (en) * 2014-05-25 2017-05-23 Mediatek Inc. Signal receiving circuit and signal transceiving circuit
JP6614903B2 (ja) * 2014-11-04 2019-12-04 キヤノン株式会社 プリント回路板及びプリント配線板
US11831153B1 (en) * 2019-05-03 2023-11-28 Cadence Design Systems, Inc. High-bandwidth signal driver/receiver
US10897279B1 (en) * 2020-04-10 2021-01-19 Samsung Electronics Co., Ltd. DC-coupled SERDES receiver
CN117791535B (zh) * 2024-02-26 2024-05-28 深圳飞骧科技股份有限公司 防护电路及射频功率放大器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7302247B2 (en) * 2004-06-03 2007-11-27 Silicon Laboratories Inc. Spread spectrum isolator
US7333603B1 (en) * 2000-05-12 2008-02-19 National Semiconductor Corporation System and method for adapting an analog echo canceller in a transceiver front end
US7368938B2 (en) * 2006-06-15 2008-05-06 Integrated Device Technology, Inc. Input termination circuitry with high impedance at power off

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2818824B1 (fr) * 2000-12-21 2003-03-21 St Microelectronics Sa Commutateur integre a commande par transformateur rf
US7616414B2 (en) * 2003-04-25 2009-11-10 Broadcom Corporation ESD protection circuit for high speed signaling including T/R switches
US7283345B2 (en) * 2003-07-14 2007-10-16 Gang Liu PCB trace coupling system for providing high voltage isolation
KR100605580B1 (ko) * 2003-12-29 2006-07-28 주식회사 하이닉스반도체 정전기 보호회로
US8049573B2 (en) * 2004-06-03 2011-11-01 Silicon Laboratories Inc. Bidirectional multiplexed RF isolator
US7436203B1 (en) * 2007-04-18 2008-10-14 National Semiconductor Corporation On-chip transformer arrangement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7333603B1 (en) * 2000-05-12 2008-02-19 National Semiconductor Corporation System and method for adapting an analog echo canceller in a transceiver front end
US7302247B2 (en) * 2004-06-03 2007-11-27 Silicon Laboratories Inc. Spread spectrum isolator
US7368938B2 (en) * 2006-06-15 2008-05-06 Integrated Device Technology, Inc. Input termination circuitry with high impedance at power off

Also Published As

Publication number Publication date
CN101677098B (zh) 2011-08-17
US20100067154A1 (en) 2010-03-18
US7894173B2 (en) 2011-02-22
CN101677098A (zh) 2010-03-24
TW201013883A (en) 2010-04-01

Similar Documents

Publication Publication Date Title
TWI382517B (zh) 積體電路裝置
US9035450B2 (en) Semiconductor device and interconnect substrate
CN107070417B (zh) 具有视频带宽电路的rf功率晶体管以及其制造方法
TW439161B (en) Integrated circuit interconnect system
US8643168B1 (en) Integrated circuit package with input capacitance compensation
US8901752B2 (en) Tuning the efficiency in the transmission of radio-frequency signals using micro-bumps
CN106549002A (zh) 传输线桥接互连
CN102142420B (zh) 互连结构
US20060109023A1 (en) T-coil apparatus and method for compensating capacitance
KR101805246B1 (ko) 출력 신호를 발생시키는 구동 회로 및 방법
US8351170B2 (en) Impedance compensated electrostatic discharge circuit for protection of high-speed interfaces and method of using the same
US10886730B2 (en) Filter having an ESD protection device
US10971458B2 (en) Compensation network for high speed integrated circuits
US8890638B2 (en) Stub-tuned wirebond package
JP7189958B2 (ja) 電子回路の入力ポートを保護するための静電気保護デバイスおよび集積回路
US8355229B2 (en) Semiconductor device with an inductor
US20060138650A1 (en) Integrated circuit packaging device and method for matching impedance
US8446735B2 (en) Semiconductor package
US10790223B2 (en) Integrated circuit package element and load board thereof
Oikawa A low-cost QFP design for over 8Gbps SerDes applications with inductive return path co-planar waveguide built into the lead frame
Rosenbaum et al. Moving signals on and off chip
JP2007129122A (ja) 半導体装置
KR20240086087A (ko) 반도체 패키지
WO2015132958A1 (ja) 入出力整合回路
JPH08186198A (ja) 表面取付可能なマイクロ波パッケージ