KR100605580B1 - 정전기 보호회로 - Google Patents

정전기 보호회로 Download PDF

Info

Publication number
KR100605580B1
KR100605580B1 KR1020030098493A KR20030098493A KR100605580B1 KR 100605580 B1 KR100605580 B1 KR 100605580B1 KR 1020030098493 A KR1020030098493 A KR 1020030098493A KR 20030098493 A KR20030098493 A KR 20030098493A KR 100605580 B1 KR100605580 B1 KR 100605580B1
Authority
KR
South Korea
Prior art keywords
input pad
input
supply terminal
transistor
pad
Prior art date
Application number
KR1020030098493A
Other languages
English (en)
Other versions
KR20050067508A (ko
Inventor
이현우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030098493A priority Critical patent/KR100605580B1/ko
Priority to TW093139350A priority patent/TWI254442B/zh
Priority to US11/015,813 priority patent/US7312966B2/en
Publication of KR20050067508A publication Critical patent/KR20050067508A/ko
Application granted granted Critical
Publication of KR100605580B1 publication Critical patent/KR100605580B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 고속주파수에 안정적으로 동작되면서도, 반도체 장치 내에 축적된 전하를 효과적으로 방전시킬 수 있는 반도체 장치의 정전기 방지 회로를 제공하기 위한 것으로, 이를 위해 본 발명은 데이터를 입력받는 입력패드; 상기 입력패드를 통해 입력되는 데이터를 내부회로로 전달하기 위한 입력버퍼; 및 상기 입력버퍼의 전원 공급단과 상기 입력패드 사이에 구비되어, 상기 내부회로에 충전된 전하를 전원공급단을 통해 입력패드로 방전하기 위한 다이오드를 구비하는 정전기 보호회로를 제공한다. 또한, 본 발명은 외부에서 정전기로 발생된 전하를 입력패드를 통해 입력될 때, 이를 방전시키기 위한 정전기 보호회로에 있어서, 상기 입력패드에 일측이 접속되고, 타측으로 접지전압 공급단과 연결된 정전기 방지용 앤모스트랜지스터; 상기 입력패드와 상기 정전기 방지용 앤모스트랜지스터의 게이트 사이에 접속된 캐패시터; 및 상기 정전기 방지용 앤모스트랜지스터의 게이트과 상기 접지전압 공급단 사이를 연결하며 항상 턴온상태를 유지하는 바이어스용 모스트랜지스터를 구비하는 것을 특징으로 하는 정전기 보호회로를 제공한다.
반도체, 정전기, CDM, 다이오드, 트랜지스터, 입력패드.

Description

정전기 보호회로{CIRCUIT FOR PROTECTING ELECTROSTATIC DISCHARGE}
도1은 종래기술에 의한 반도체 장치의 정전기 보호회로를 나타내는 회로도.
도2는 본 발명의 바람직한 실시예에 따른 반도체 장치의 정전기 보호회로를 나타내는 회로도.
도3은 도2에 도시된 다이오드를 바람직하게 제조한 일예를 나타내는 공정단면도.
도4는 도2에 도시된 정전기 보호회로에서 CDM모델에 의해 충전된 전하가 방전되는 모습을 나타내는 개념도.
도5는 본 발명의 바람직한 제2 실시예에 따른 반도체 장치의 정전기 보호회로를 나타내는 회로도.
* 도면의 주요부분에 대한 부호의 설명 *
MPesd : 정전기 보호용 피모스트랜지스터;
MNesd : 정전기 보호용 앤모스트랜지스터
MNbias : 바이어스용 모스트랜지스터
MP1,MN2 : 데이터 전달용 피모스트랜지스터
MN1 ~ MN4 : 데이터 전달용 앤모스트랜지스터
R : CDM모델에 의한 정전기 보호용 저항
D1,D2 : CDM모델에 의한 정정기 보호용 다이오드
본 발명은 반도체 집적회로 기술에 관한 것으로, 특히 반도체 장치의 정전기 보호를 위한 정전기보호회로에 관한 것이다.
통상 정전기 방전기(ELECTROSTATIC DISCHARGE, ESD)보호 회로는 반도체 장치의 설계시, 정전기에 의한 제품 파괴 또는 제품의 열화를 방지하기 위해 칩 내부 회로와 외부 입/출력 핀이 연결되는 패드 사이에 형성되는 회로이다.
정전기는 상호 절연되어 있던 물체가 접촉할 때 양 물체간의 매우 큰 전압차에 따른 전류가 순간적으로 흐르는 현상을 말한다. 따라서 정전기에 의한 전류가 전원 전압이 통상 5V 이하로 설계되어 있는 반도체 내부 회로를 통해서 흐르면 각 회로 장치들의 치명적인 손상을 입힐 우려가 있다. 그러므로, 정전기에 의한 전류가 반도체 장치의 내부 회로를 파괴하지 않고 흐를 수 있는 경로를 마련할 필요가 있다. 이러한 정전기에 의한 전류가 흐를 수 있는 경로는 전하를 빠른 시간 내에 효과적으로 방전시킬 수 있음이 요구된다.
이러한 정전기 방전은 전하가 방전되는 방향에 따라 두 가지로 나누어 볼 수 있는데, 하나는 외부 물체의 전위가 반도체 칩의 전위 보다 높은 경우이고, 다른 하나는 외부 물체의 전위가 반도체 칩의 전위 보다 낮은 경우이다. 전자의 경우에 정전 방전에 의한 전류는 외부 물체로부터 반도체 칩으로 흐르고, 후자인 경우에 정전 방전에 의한 전류는 반도체 칩에서 외부 물체로 흐르게 된다.
한편, 반도체 장치의 정전 방전 현상은 대개 다음과 같이 이루어진다. 사람이나 장비 등이 반도체 장치와 접촉이 일어날 때, 반도체 장치의 입력 핀 또는 출력 핀을 통해 많은 양의 전하가 순간적으로 반도체 장치로 흐르는 경우와, 내부에 전하가 축척된 반도체 장치가 인쇄 회로 기판 등에 장착되거나 또는 운송 과정에서 핀이 외부 물체에 접촉할 때 내부에 축척된 많은 양의 전하가 외부로 방전되는 경우가 있다.
전술한 정전기 방전에 관한 여러현상을 HBM(Human Body Model), MM(Machine Model), 그리고 CDM(Charged Device Model)으로 모델링하여 사용하고 있다.
HBM은 사람의 몸에 의하여 발생된 정전기가 순간적으로 반도체 장치를 통해 방전되는 경우에, 반도체 장치에 미치는 영향을 테스트하기 위한 모델링 방법이며, MM은 하전된 공작대, 또는 기구에 의하여 발생된 정전기가 순간적으로 반도체 장치를 통해 방전되는 경우에, 반도체 장치에 미치는 영향을 테스트하기 위한 모델링 방법이다.
또한, CDM 방식은 반도체 장치 내에 하전되어 있던 전하가 어느 순간에 외부로 방전되는 경우에, 반도체 장치에 미치는 영향을 테스트하기 위한 모델링 방법이이다. 전술한 정전기 모델 중 최근 이슈로써 부각되고 있는 CDM은 반도체 장치내의 대전된 전하가 제조과정에서 반도체 장치 외부로 방전되면서 반도체 장치를 파괴되기 때문에 제품의 수율에 직접적으로 영향을 미치게 된다.
도1은 종래기술에 의한 반도체 장치의 정전기 보호회로를 나타내는 회로도이다
도1을 참조하여 살펴보면, 종래기술에 의한 반도체 장치의 정전기 보호회로는 입력패드(PAD)를 통해 전달되는 데이터를 반도체 장치의 내부로 전달하기 위한 데이터 입력버퍼(30)와 입력패드(PAD)사이에, HBM 모델 및 MM 모델을 위한 제1 보호회로부(10)와, CDM을 위한 제2 보호회로부(20)를 구비하고 있다.
제1 보호회로부(10)는 전원전압(VDD)에 일측과 게이트단이 접속되고, 타측은 입력패드(PAD)와 연결되는 정전기 보호용 피모스트랜지스터(MPesd)와, 접지전압(VSS)에 일측과 게이트가 접속되고, 타측은 입력패드(PAD)와 연결된 정전기 보호용 앤모스트랜지스터(MNesd)를 구비하고 있다.
제2 보호회로부(20)는 일측이 입력패드(PAD)와 연결되고, 타측은 데이터 입력버퍼(30)와 연결된 저항(R)과, 일측은 저항(R)의 타측과 연결되고, 타측과 게이트는 접지전압(VSS)와 연결된 CDM 정전기 보호용 모스트랜지스터(FPD)를 구비하고 있다.
데이터 입력버퍼(30)은 제1 제어신호(P)를 게이트로 입력받고 전원전압(VDD)에 일측이 연결된 피모스트랜지스터(MP1)와, 게이트로 제2 제어신호(N)를 입력받고, 접지전압(VSS)에 일측이 연결된 앤모스트랜지스터(MN1)와, 게이트가 저항(R)의 타측에 연결되고, 일측과 타측이 각각 피모스트랜지터(MP1)와 앤모스트랜지스터(MN1)의 타측에 접속된 앤모스트랜지스터(MN2)를 구비한다.
이하에서는 도1을 참조하여 종래개술에 의한 반도체 장치의 정전기 보호회로의 동작과 문제점을 설명한다.
제1 보호회로부(10)는 정전기 모델중 HBM모델과 MM모델을 위한 것으로 패드(PAD)에 정전기 현상에 의해 고전압 또는 저전압이 인가될 때 발생되는 엄청난 정전기용 전하를 방전시키는 역할을 한다.
제2 보호회로부(20)는 정전기 모델중 CDM을 위한 것인데, CDM 모델은 전술한 바와 같이 반도체 장치의 내부에 충전된 전하가 제조공정등에서 입력패드로 방전되면서 반도체 장치의 입력부분(데이터 입력버퍼)을 파괴시키는 현상을 말한다.
이 때 CDM에 의해 생성된 전하는 CDM 정전기 보호용 모스트랜지스터(FPD)를 통해 입력패드(PAD)로 방전된다. 따라서 제2 보호회로부(20)는 반도체 장치의 설계시 데이터 입력버퍼(30)와 가까운 위치에 설계되고, 데이터 입력버퍼(30)과 같은 전원단을 사용하도록 설계된다.
제2 보호회로부(20)의 저항(R)은 이 때 생성되는 전류량을 줄여주기 위한 것이다. 제2 보호회로부(20)에 사용되는 저항(R)은 보통 수백옴정도의 저항을 사용하게 되는데, 반도체 장치의 동작주파수가 낮을 때에는 큰 문제가 되지 않는다.
그러나, 동작주파수가 증가함에 따라 입력신호의 신호폭이 작아지게 되는데, 신호폭이 줄어든 입력신호가 제2 보호회로부(20)의 저항(R)을 통과하여 입력버퍼(30)까지 안정적으로 전달되기가 어렵게 된다. 고주파수로 동작하는 반도체 장치의 입력신호는 신호폭이 수십밀리볼트까지 인가되는데, 제2 보호회로부(20) 의 저항(R)을 통과하게 되면, 입력버퍼(30)까지 제대로 전달되기가 어려운 것이다.
또한, 제2 보호회로부(20)의 저항(R)과 저항이 접속된 노드에 발생되는 기생캐패시터로 인하여 로우패스 필터(low pass filter) 특성이 생기게 되어, 고속으로 동작하는 반도체 장치의 안정적인 동작을 더욱 어렵게 하고 있다.
본 발명은 고속주파수에 안정적으로 동작되면서도, 반도체 장치 내에 축적된 전하를 효과적으로 방전시킬 수 있는 반도체 장치의 정전기 방지 회로를 제공하는 것을 목적으로 한다.
또한, 본 발명은 정전기에 의한 전하를 효과적으로 방전시킬 수 있는 반도체 장치의 정전기 방지 회로를 제공하는 것을 목적으로 한다.
상기의 과제를 해결하기 위해 본 발명은 반도체 장치의 정전기를 보호하기 위한 정전기보호회로에 있어서, 데이터를 입력받는 입력패드; 상기 입력패드를 통해 입력되는 데이터를 내부회로로 전달하기 위한 입력버퍼; 및 상기 입력버퍼의 전원 공급단과 상기 입력패드 사이에 구비되어, 상기 내부회로에 충전된 전하를 전원공급단을 통해 입력패드로 방전하기 위한 다이오드를 구비하는 정전기 보호회로를 제공한다.
또한 본 발명은 외부에서 정전기로 발생된 전하를 입력패드를 통해 입력될 때, 이를 방전시키기 위한 정전기 보호회로에 있어서, 상기 입력패드에 일측이 접속되고, 타측으로 접지전압 공급단과 연결된 정전기 방지용 앤모스트랜지스터; 상기 입력패드와 상기 정전기 방지용 앤모스트랜지스터의 게이트 사이에 접속된 캐패시터; 및 상기 정전기 방지용 앤모스트랜지스터의 게이트과 상기 접지전압 공급단 사이를 연결하며 항상 턴온상태를 유지하는 바이어스용 모스트랜지스터를 구비하는 것을 특징으로 하는 정전기 보호회로를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 바람직한 실시예에 따른 반도체 장치의 정전기 보호회로를 나타내는 회로도이다.
도2를 참조하여 살펴보면, 본 실시예에 따른 정전기 보호회로는 데이터를 입력받는 입력패드(PAD)와, 입력패드(PAD)를 통해 입력되는 데이터를 내부회로로 전달하기 위한 입력버퍼(300)와, 입력버퍼(300)의 전원 공급단(VDD 또는 VSS)과 입력패드(PAD) 사이에 구비되어 내부회로에 충전된 전하를 전원 공급단(VDD 또는 VSS)으로 부터 입력패드(PAD)로 방전하기 위한 다이오드(200)를 구비한다.
여기서 다이오드(200)는 입력패드(PAD)와 입력버퍼(300)의 전원전압 공급단(VDD) 사이에 구비되는 제1 다이오드(D1)와, 입력버퍼(300)의 접지전압 공급단(VSS)과 입력패드(PAD) 사이에 구비되는 제2 다이오드(D2)를 구비한다.
또한 본 실시예에 따른 정전기보호회로는 정전기에 의한 전하가 입력패드(PAD)를 통해 입력될 때, 이를 방전시키기 위한 전하방전부(100)를 더 구비하게 된다.
여기서 전하방전부(100)는 전술한 바와 같이 정전기 모델중에서 HM모델과 MM모델, 즉 사람이나 기계에 의해 생성된 정전기 전하가 입력패드를 통해 입력될 때 이를 방전시키는 패스를 제공하기 위한 것이고, 다이오드(200)은 CDM 모델, 즉 반도체 장치의 내부에 충전된 전하가 입력패드(PAD)를 통해 외부로 방전되는 경로를 제공하기 위한 것이다.
전하방전부(100)는 입력패드(PAD)에 일측이 접속되고, 타측으로 접지전압 공급단(VSS)과 연결된 정전기 방지용 앤모스트랜지스터(MNesd)와, 입력패드(PAD)와 정전기 방지용 앤모스트랜지스터(MNesd)의 게이트 사이에 접속된 캐패시터(Cft)와, 정전기 방지용 앤모스트랜지스터(MNesd)의 게이트과 접지전압 공급단(VSS) 사이를 연결하며 항상 턴온상태를 유지하는 바이어스용 모스트랜지스터(MNbias)를 구비한다.
도3은 도2에 도시된 다이오드를 바람직하게 제조한 일예를 나타내는 공정단면도이다.
본 실시예에 따른 다이오드는 도3에 도시된 바와 같이 제조하는데, 피웰과 앤웰의 불순물 농도를 높게 하지 않아, 피웰과 앤웰간의 공핍영역을 크게 하여 블랙다운 전압을 높게 유지하도록 한 것이다.
다이오드의 블랙다운 전압을 높게 하면 CDM 모델에 의한 정전기가 생겼을 때 에 다이오드에 손상이 가해지는 것을 방지할 수 있다. 블랙다운 전압을 높게 한 다이오드의 경우에는 공핍영역의 폭이 커서 PN의 기생적인 접합정전용량이 작아진다. 이는 회로의 제작 공정에 있어서 디바이스상호간 연결하는 인터커넥션 라인(Interconnection Line)에서 만들어 지는 기생적인 저항 성분과 기생적인 정전용량 성분, 그리고 이러한 접합을 통한 기생적인 접합정전용량으로 인하여 로우페스필터(Low Pass Filter)가 만들어 지는데, 이때도 블랙다운 전압을 높게 한 다이오드는 기생적인 접합정전용량이 작아서 효과적이며, HH 혹은 HBM 모델에서도 CDM과 마찬가지로 손상이 가해지는것을 방지할 수 있다."
도4는 도2에 도시된 정전기 보호회로에서 CDM모델에 의해 충전된 전하가 방전되는 모습을 나타내는 개념도이다. 이하에서는 도2 내지 도4를 참조하여 본 실시예에 따른 정전기 보호회로의 동작을 살펴본다.
CDM 모델이란 전술한 바와 같이 반도체 장치의 내부에 전하가 충전된 상태에서 제조공정등에서 입력패드(PAD)가 다른 장비등에 접속될 때에 내부의 충전된 전하가 입력패드(PAD)로 방전되는 것을 말한다.
본 실시예에 따른 반도체 장치의 정전기 보호회로는 CDM모델에 의한 반도체 장치의 내부에 충전된 전하가 방전될 때에는 CDM 모델을 위해 구비된 다이오드(200)를 통해 방전이 된다. 반도체 장치의 내부에 전위가 높을 때에는 제1 다이오드(D1)를 통해 방전이 일어나고, 반도체 장치의 전위가 낮을 때에는 제2 다이이오드(D2)를 통해 방전이 일어나게 된다.
따라서 종래처럼 저항소자를 사용하지 않고도, CDM 모델에 의한 정전기용 저 나를 방전시킬 수 있음으로 해서, 정전기보호용 회로로 인한 반도체 장치의 동작시 입력되는 입력신호의 신호폭이 줄어드는 현상은 발생되지 않는다. 또한 저항을 사용하지 않음으로해서 정전기 보호용 회로에 기생 로우패스필터도 생성되지 않아서 반도체 장치가 고속으로 동작하는 데 있어서 정전기 보호용 회로가 방해가 되는 현상도 사라지게 된다.
한편, HBM 모델 또는 MM 모델을 위해 구비되는 정전기 보호회로의 전하방전부(100)는 항상 턴온되는 바이어스용 모스트랜지스터(MNbias)와, 바이어스용 모스트랜지스터(MNbias)와 입력패드(PAD)사이에 캐패시터(Cft)를 구비하고 있다.
바이어스용 모스트랜지스터(MNbias)와, 캐패시터(Cft)가 하는 역할은 HBM 모델 또는 MM 모델에 의해 생성되는 고전위가 입력패드(PAD)에 인가될 때에 정전기 보호용 앤모스트랜지스터(MNesd)를 빠르게 턴온시키기 위한 것이다.
HBM 모델 또는 MM 모델에 의해 생성되는 고전위가 입력패드에 인가된다는 것을 캐패시터(Cft)의 일측노드에 고전위가 인가되는 것을 뜻한다.
캐패시터(Cft)의 일측노드에 고전위가 인가되면, 커플링작용에 의해 타측에도 고전위가 인가되고, 이로 인하여 정전기 방지용 앤모스트랜지스터(MNbias)가 턴온되어 입력패드(PAD)에 인가된 고전위에 따른 전하를 방전시시키게 된다.
따라서 HBM모델과 MM모델에 의한 정전기 발생시 보다 빠르게 입력패드(PAD)에 인가된 전하를 방전할 수 있어 정전기 보호 성능을 종래보다 향상시킬 수 있다.
이상에서 살펴본 본 실시예에 따른 반도체 장치의 정전기 보호회로는 입력신호의 신호폭을 줄이지 않고서도 CDM 모델에 의한 정전기 발생시 안정적으로 방전시 킬 수 있고, MM 모델과 HBM모델에 의한 정전기 발생시에도 종래보다 효율적으로 정전기를 방전시킬 수 있다.
따라서 본 발명에 의한 정전기 보호회로를 구비하게 되는 반도체 장치는 정전기에 대한 내성이 종래보다 크게 향상되어, 집적회로의 제조공정시 보다 더 신뢰성있게 제조할 수 있고, 또한 실제 동작시에도 신뢰성있게 동작시킬 수 있다.
도5는 본 발명의 바람직한 제2 실시예에 따른 반도체 장치의 정전기 보호회로를 나타내는 회로도이다.
도5에 도시된 바와 같이, 본 발명의 제2 실시예에 의한 반도체 장치의 정전기 보호회로는 도2의 정전기 보호회로에서 HM모델과 MM 모델을 위한 전하방전부(100)와 통상적인 CDM 모델을 위한 보호회로(도1 참조)를 이용하여 정전기 보호회로를 구성할 수도 있다.
제2 실시예에 따른 정전기 보호회로는 종래보다 HBM모델과 MM모델에 의한 정전기 발생시 보다 빠르게 전하를 방전할 수 있어 보다 정전기 보호 성능을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명은 칩 내에 축적된 전하를 효과적으로 외부로 방전할 수 있다는 효과가 있다. 특히 데이터 신호가 입력되는 경로에 저항소자를 사용하지 않음으로서, 입력된 데이터신호가 입력버퍼 및 정전기 방지회로를 지나오면서도 감소되지 않아 고속으로 데이터를 입력받을 수 있다. 또한 저항소자를 사용하지 않음으로서 데이터 입력부분에 생성되던 로우패스필터 특성도 사라지게 된다.

Claims (7)

  1. 반도체 장치의 정전기를 보호하기 위한 정전기보호회로에 있어서,
    데이터를 입력받는 입력패드;
    상기 입력패드를 통해 입력되는 데이터를 내부회로로 전달하기 위한 입력버퍼; 및
    상기 입력버퍼의 전원 공급단과 상기 입력패드 사이에 구비되어, 상기 내부회로에 충전된 전하를 전원공급단을 통해 입력패드로 방전하기 위한 다이오드를 구비하며,
    상기 다이오드는 기판농도를 조절하여 하이 브레이크다운 전압을 가지도록 제조된 다이오드인 것을 특징으로 하는 정전기 보호회로.
  2. 제 1 항에 있어서,
    상기 다이오드는
    상기 입력패드와 상기 입력버퍼의 전원전압 공급단 사이에 구비되는 제1 다이오드; 및
    상기 입력버퍼의 접지전압 공급단과 상기 입력패드 사이에 구비되는 제2 다이오드를 구비하는 것을 특징으로 하는 정전기 보호회로.
  3. 삭제
  4. 제 1 항에 있어서,
    정전기에 의한 전하가 상기 입력패드를 통해 입력될 때, 이를 방전시키기 위한 전하방전수단을 더 구비하는 것을 특징으로 하는 정전기 보호회로.
  5. 제 4 항에 있어서,
    전하방전수단은
    상기 입력패드에 일측이 접속되고, 타측으로 접지전압 공급단과 연결된 정전기 방지용 앤모스트랜지스터;
    상기 입력패드와 상기 정전기 방지용 앤모스트랜지스터의 게이트 사이에 접속된 캐패시터; 및
    상기 정전기 방지용 앤모스트랜지스터의 게이트과 상기 접지전압 공급단 사이를 연결하며 항상 턴온상태를 유지하는 바이어스용 모스트랜지스터를 구비하는 것을 특징으로 하는 정전기 보호회로.
  6. 외부에서 정전기로 발생된 전하를 입력패드를 통해 입력될 때, 이를 방전시키기 위한 정전기 보호회로에 있어서,
    상기 입력패드에 일측이 접속되고, 타측으로 접지전압 공급단과 연결된 정전기 방지용 앤모스트랜지스터;
    상기 입력패드와 상기 정전기 방지용 앤모스트랜지스터의 게이트 사이에 접속된 캐패시터; 및
    상기 정전기 방지용 앤모스트랜지스터의 게이트과 상기 접지전압 공급단 사이를 연결하며 항상 턴온상태를 유지하는 바이어스용 모스트랜지스터를 구비하는 것을 특징으로 하는 정전기 보호회로.
  7. 제 6 항에 있어서,
    상기 입력패드에 일측이 접속되고, 게이트단과 타측이 전원전압 공급단과 연결된 정전기 방지용 피모스트랜지스터를 더 구비하는 것을 특징으로 하는 정전기 보호회로.
KR1020030098493A 2003-12-29 2003-12-29 정전기 보호회로 KR100605580B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030098493A KR100605580B1 (ko) 2003-12-29 2003-12-29 정전기 보호회로
TW093139350A TWI254442B (en) 2003-12-29 2004-12-17 Electrostatic discharge protection circuit
US11/015,813 US7312966B2 (en) 2003-12-29 2004-12-20 Electrostatic discharge protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098493A KR100605580B1 (ko) 2003-12-29 2003-12-29 정전기 보호회로

Publications (2)

Publication Number Publication Date
KR20050067508A KR20050067508A (ko) 2005-07-05
KR100605580B1 true KR100605580B1 (ko) 2006-07-28

Family

ID=34737914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098493A KR100605580B1 (ko) 2003-12-29 2003-12-29 정전기 보호회로

Country Status (3)

Country Link
US (1) US7312966B2 (ko)
KR (1) KR100605580B1 (ko)
TW (1) TWI254442B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145263A1 (en) * 2005-01-06 2006-07-06 Macronix International Co., Ltd. Plasma damage protection circuit for protecting multiple word lines or strapped word lines of a memory device
KR100723519B1 (ko) * 2006-01-06 2007-05-30 삼성전자주식회사 Ｍｏｓ 트랜지스터를 이용한 전압 클램핑 회로 및 이를구비하는 반도체 칩
KR100763223B1 (ko) * 2006-01-18 2007-10-04 삼성전자주식회사 수평 방향의 전류 경로를 가진 정전기 방전 소자 및다이오드와 이들의 제조방법
KR101016964B1 (ko) * 2007-03-14 2011-02-28 주식회사 하이닉스반도체 정전기 방전 보호 회로
KR100849069B1 (ko) * 2007-04-20 2008-07-30 주식회사 하이닉스반도체 정전기 방전 보호 장치
US20080316660A1 (en) * 2007-06-20 2008-12-25 Ememory Technology Inc. Electrostatic discharge avoiding circuit
TWM331141U (en) * 2007-08-01 2008-04-21 Comptake Technology Inc Heat sink for memory
KR100976411B1 (ko) * 2008-05-28 2010-08-17 주식회사 하이닉스반도체 정전기 방전 회로
US7894173B2 (en) * 2008-09-16 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Enhancing bandwidth of ESD network using transformers
CN101958534B (zh) * 2009-07-15 2015-04-15 中山市云创知识产权服务有限公司 静电释放模块及具该静电释放模块的移动通信装置
TWI467728B (zh) * 2011-08-24 2015-01-01 Himax Tech Ltd 靜電放電保護元件及其電路
CN107342280B (zh) * 2016-05-03 2020-03-20 联咏科技股份有限公司 具有静电放电保护功能的输出电路
US10637235B2 (en) * 2016-05-03 2020-04-28 Novatek Microelectronics Corp. Output circuit with ESD protection
US11508719B2 (en) * 2019-05-13 2022-11-22 Ememory Technology Inc. Electrostatic discharge circuit
CN117497533A (zh) * 2023-11-13 2024-02-02 海光信息技术(苏州)有限公司 一种静电释放防护结构、晶粒、芯片及电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW289153B (ko) 1994-09-26 1996-10-21 Ibm
US5631793A (en) * 1995-09-05 1997-05-20 Winbond Electronics Corporation Capacitor-couple electrostatic discharge protection circuit
GB2334633B (en) * 1998-02-21 2002-09-25 Mitel Corp Low leakage electrostatic discharge protection system
TW410459B (en) * 1999-01-04 2000-11-01 Taiwan Semiconductor Mfg Gate-coupled electrostatic discharge protection circuit without transient leakage
KR100290917B1 (ko) * 1999-03-18 2001-05-15 김영환 이에스디(ｅｓｄ) 보호회로
US6327125B1 (en) * 1999-12-22 2001-12-04 Philips Electronics North America Corporation Integrated circuit with removable ESD protection
US6671153B1 (en) * 2000-09-11 2003-12-30 Taiwan Semiconductor Manufacturing Company Low-leakage diode string for use in the power-rail ESD clamp circuits
US6560081B1 (en) * 2000-10-17 2003-05-06 National Semiconductor Corporation Electrostatic discharge (ESD) protection circuit
JP3983067B2 (ja) * 2001-03-19 2007-09-26 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の静電保護回路
US6414532B1 (en) * 2001-09-27 2002-07-02 Taiwan Semiconductor Manufacturing Company Gate ground circuit approach for I/O ESD protection
KR100438669B1 (ko) 2001-12-31 2004-07-03 주식회사 하이닉스반도체 정전기 특성이 향상된 반도체 장치
US6710990B2 (en) * 2002-01-22 2004-03-23 Lsi Logic Corporation Low voltage breakdown element for ESD trigger device
US7253453B2 (en) * 2003-05-21 2007-08-07 Industrial Technology Research Institute Charge-device model electrostatic discharge protection using active device for CMOS circuits

Also Published As

Publication number Publication date
US7312966B2 (en) 2007-12-25
TWI254442B (en) 2006-05-01
TW200525727A (en) 2005-08-01
KR20050067508A (ko) 2005-07-05
US20050152082A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
US5946175A (en) Secondary ESD/EOS protection circuit
US7397280B2 (en) High-voltage tolerant power-rail ESD clamp circuit for mixed-voltage I/O interface
KR100605580B1 (ko) 정전기 보호회로
US7705404B2 (en) Electrostatic discharge protection device and layout thereof
US6965503B2 (en) Electro-static discharge protection circuit
KR101145785B1 (ko) 집적회로
US7982523B2 (en) Electro static discharge clamping device
US20020149059A1 (en) ESD protection design with turn-on restraining method and structures
JP2004228138A (ja) 静電気放電保護回路装置
US7253453B2 (en) Charge-device model electrostatic discharge protection using active device for CMOS circuits
US7855862B1 (en) Electrostatic discharge (ESD) circuit and method that includes P-channel device in signal path
US6351364B1 (en) Electrostatic discharge protection circuit
JP4037363B2 (ja) 能動性の電源／グランドｅｓｄトリガ
US20070053121A1 (en) Electrostatic discharge (esd) protection apparatus for programmable device
US20060065932A1 (en) Circuit to improve ESD performance made by fully silicided process
KR101128897B1 (ko) 반도체 장치
KR100790445B1 (ko) 정전기 방전 보호 회로
US8743517B2 (en) ESD protection circuit
US6317306B1 (en) Electrostatic discharge protection circuit
KR101990093B1 (ko) 반도체 집적 회로 장치
KR100438669B1 (ko) 정전기 특성이 향상된 반도체 장치
KR100631957B1 (ko) 정전기 방전 보호 회로
US20120188669A1 (en) Semiconductor integrated circuit
KR101043735B1 (ko) 반도체 소자의 정전기방전 보호용 입력저항
KR100713923B1 (ko) 반도체회로용 정전기 보호소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee