JPH08186198A - 表面取付可能なマイクロ波パッケージ - Google Patents
表面取付可能なマイクロ波パッケージInfo
- Publication number
- JPH08186198A JPH08186198A JP31877594A JP31877594A JPH08186198A JP H08186198 A JPH08186198 A JP H08186198A JP 31877594 A JP31877594 A JP 31877594A JP 31877594 A JP31877594 A JP 31877594A JP H08186198 A JPH08186198 A JP H08186198A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- ground plane
- plate
- pad
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】 広い帯域を有し且つ損失の少ない、表面取付
可能なマイクロウェーブICパッケージ、特に、構造中
のI/Oパッドとバイアホールとの電気的不連続に起因
するインピーダンス不整合が補償されたパッケージの開
発。 【構成】 第1の特徴は、誘電体基板の両側にグラウン
ドプレートをプリントして、信号線とグラウンドとの間
の分布キャパシタンスを増大させ、整合した特性インピ
ーダンスを得ることで、第2の特徴は、2つのバイアホ
ールを用いて基板の裏面側から正面側までの信号線のフ
ィードスルー接続に起因する特性インピーダンスの不整
合を補償することである。
可能なマイクロウェーブICパッケージ、特に、構造中
のI/Oパッドとバイアホールとの電気的不連続に起因
するインピーダンス不整合が補償されたパッケージの開
発。 【構成】 第1の特徴は、誘電体基板の両側にグラウン
ドプレートをプリントして、信号線とグラウンドとの間
の分布キャパシタンスを増大させ、整合した特性インピ
ーダンスを得ることで、第2の特徴は、2つのバイアホ
ールを用いて基板の裏面側から正面側までの信号線のフ
ィードスルー接続に起因する特性インピーダンスの不整
合を補償することである。
Description
【0001】
【産業上の利用分野】本発明は、集積回路(IC)パッ
ケージ、さらに詳細には非常に安価な費用で高性能を提
供する表面取付可能であるマイクロ波ICパッケージに
関する。
ケージ、さらに詳細には非常に安価な費用で高性能を提
供する表面取付可能であるマイクロ波ICパッケージに
関する。
【0002】
【従来技術】マイクロ波ガリウム−ひ素(GaAs)集
積の性能はICが取り付けられているパッケージによっ
て制限される。例えば Lester J. Moserによる“COPLAN
AR WAVEGUIDE SEMICONDUCTOR PACKAGE"という名称の1
991年5月7日発行の米国特許第5,014,115号に記載
されているような適度な費用による典型的パッケージは
DCから数ギガヘルツの作動振動数という点において通
常制限されている。表面取付可能性、損失、大きさ、お
よび他の特性といったそれらの機能および性能は要求を
満たすべき多くの余地がある。例えば William E. Berg
による“ELECTRICAL CONNECTOR" という名称の1981
年3月10日発行の米国特許第4,255,003号に記載され
たハイプコン(Hypcon)およびKeith E. Jonesによる
“SURFACE MOUNTABLE MICROWAVE IC PACKAGE”という名
称の1986年12月2日発行の米国特許第4,626,805
号に記載されたハイプコンは、非常に複雑かつ高価であ
る。ジョーンズ(Jones)パッケージは国際製品の中で
は好ましい。その作動振動数はDCから12ギガヘルツ
の範囲であるが、その価格は非常に高い。
積の性能はICが取り付けられているパッケージによっ
て制限される。例えば Lester J. Moserによる“COPLAN
AR WAVEGUIDE SEMICONDUCTOR PACKAGE"という名称の1
991年5月7日発行の米国特許第5,014,115号に記載
されているような適度な費用による典型的パッケージは
DCから数ギガヘルツの作動振動数という点において通
常制限されている。表面取付可能性、損失、大きさ、お
よび他の特性といったそれらの機能および性能は要求を
満たすべき多くの余地がある。例えば William E. Berg
による“ELECTRICAL CONNECTOR" という名称の1981
年3月10日発行の米国特許第4,255,003号に記載され
たハイプコン(Hypcon)およびKeith E. Jonesによる
“SURFACE MOUNTABLE MICROWAVE IC PACKAGE”という名
称の1986年12月2日発行の米国特許第4,626,805
号に記載されたハイプコンは、非常に複雑かつ高価であ
る。ジョーンズ(Jones)パッケージは国際製品の中で
は好ましい。その作動振動数はDCから12ギガヘルツ
の範囲であるが、その価格は非常に高い。
【0003】所望されているのは、低価格、高性能、縮
小サイズ、表面取付可能であるGaAsマイクロ波IC
キャリアである。
小サイズ、表面取付可能であるGaAsマイクロ波IC
キャリアである。
【0004】
【発明が解決しようとする課題】本発明の目的は、広い
帯域幅と低い損失を有する高性能かつ表面取付可能であ
るアイクロ波ICパッケージを提供することである。も
う一つ別の目的は、低価格マイクロ波ICパッケージを
提供することである。さらにもう一つ別の目的は、高価
なろう付けおよび薄膜技術を必要としないパッケージを
提供することである。
帯域幅と低い損失を有する高性能かつ表面取付可能であ
るアイクロ波ICパッケージを提供することである。も
う一つ別の目的は、低価格マイクロ波ICパッケージを
提供することである。さらにもう一つ別の目的は、高価
なろう付けおよび薄膜技術を必要としないパッケージを
提供することである。
【0005】
【課題を解決するための手段】これらの目的は厚膜技術
を使用することによって達成される。分配したキャパシ
タンスを使用してI/Oパッドおよびバイアホール(vi
a holes)によるインピーダンス不適合を補整し、50
オームの適合インピーダンスを直接に生じる。ひとまと
めにしたキャパシタンス−インダクタンス適合技術を使
用しないことによって、周波数応答を制限する低通過フ
ィルターの形成を回避する。この構造により完全なイン
ピーダンス適合および広い帯域幅が得られる。
を使用することによって達成される。分配したキャパシ
タンスを使用してI/Oパッドおよびバイアホール(vi
a holes)によるインピーダンス不適合を補整し、50
オームの適合インピーダンスを直接に生じる。ひとまと
めにしたキャパシタンス−インダクタンス適合技術を使
用しないことによって、周波数応答を制限する低通過フ
ィルターの形成を回避する。この構造により完全なイン
ピーダンス適合および広い帯域幅が得られる。
【0006】具体的には、本発明の表面取付可能なマイ
クロ波パッケージは、誘電体プレート;前記プレートの
正面側上にプリントされた第1金属グラウンド面12;
前記プリントの裏面側上にプリントされた第2金属グラ
ウンド面22;前記プリント中にあり、金属で第1グラ
ウンド面12から第2グラウンド面22まで接続するバ
イアホール16;前記プレートの裏面側上に金属のはん
だ付けパッド21を含む信号線を有する少なくとも1つ
の入力/出力ポート、このとき、はんだ付けパッド21
は前記第2グラウンド面からははんだ付けパッド21の
2つの両側において等しい間隔だけ隔離されて前記プレ
ートの裏面側に共面の導波構造を形成しており;前記第
1グラウンド面12は前記プレートの裏面側上の共面導
波構造を覆う拡張部を有しており、電気的不連続に起因
する前記はんだ付けパッド21の特性インピーダンスの
不整合を補償するために、所定の金属の存在しない領域
が前記はんだ付けパッド21上の前記プレートの正面側
に残っており;前記信号線は前記プレートの正面側上に
ワイヤボンディングパッド11を更に含み、且つ、ワイ
ヤボンディングパッド11は金属製で前記第1グラウン
ド面12からは隔離されており;そして、金属充填スロ
ット15が、ワイヤボンディングパッド11とはんだ付
けパッド21とを接続するために前記プレート中に埋め
込まれており、前記スロット15は前記バイアホール1
6の断面より大きな断面を有している。
クロ波パッケージは、誘電体プレート;前記プレートの
正面側上にプリントされた第1金属グラウンド面12;
前記プリントの裏面側上にプリントされた第2金属グラ
ウンド面22;前記プリント中にあり、金属で第1グラ
ウンド面12から第2グラウンド面22まで接続するバ
イアホール16;前記プレートの裏面側上に金属のはん
だ付けパッド21を含む信号線を有する少なくとも1つ
の入力/出力ポート、このとき、はんだ付けパッド21
は前記第2グラウンド面からははんだ付けパッド21の
2つの両側において等しい間隔だけ隔離されて前記プレ
ートの裏面側に共面の導波構造を形成しており;前記第
1グラウンド面12は前記プレートの裏面側上の共面導
波構造を覆う拡張部を有しており、電気的不連続に起因
する前記はんだ付けパッド21の特性インピーダンスの
不整合を補償するために、所定の金属の存在しない領域
が前記はんだ付けパッド21上の前記プレートの正面側
に残っており;前記信号線は前記プレートの正面側上に
ワイヤボンディングパッド11を更に含み、且つ、ワイ
ヤボンディングパッド11は金属製で前記第1グラウン
ド面12からは隔離されており;そして、金属充填スロ
ット15が、ワイヤボンディングパッド11とはんだ付
けパッド21とを接続するために前記プレート中に埋め
込まれており、前記スロット15は前記バイアホール1
6の断面より大きな断面を有している。
【0007】
【実施例】本発明の構造は2個の部分を有する。一つの
部分は図3に示されるような主要部である。もう一つの
部分は図4に示されるような金属キャップであり、これ
を主要部に接着することによって電磁気干渉を防止す
る。主要部は3層から成る;(a)ビア−ホールを中に
有する誘電体基板;(b)図1に示すような基板の前面
上のプリント回路、および(c)図2に示すような基板
の裏面上のプリント回路。
部分は図3に示されるような主要部である。もう一つの
部分は図4に示されるような金属キャップであり、これ
を主要部に接着することによって電磁気干渉を防止す
る。主要部は3層から成る;(a)ビア−ホールを中に
有する誘電体基板;(b)図1に示すような基板の前面
上のプリント回路、および(c)図2に示すような基板
の裏面上のプリント回路。
【0008】本構造は2つの電気的部分に分割すること
ができる:(a)パッケージの入力/出力(I/O)ポ
ート(図1および図2の1、2、3、4);(B)一体
式マイクロ波IC(MMIC)およびインピーダンス補
償形構造の両方の接地を支えるグラウンド面。I/Oポ
ートの数および位置はその応用に依存する。一例として
は、4個のポートを有する構造が、直接放送システム
(DBS)におけるMMIC低ノイズブロック(LN
B)をパッケージするために使用するために本明細書に
おいて記載されている。
ができる:(a)パッケージの入力/出力(I/O)ポ
ート(図1および図2の1、2、3、4);(B)一体
式マイクロ波IC(MMIC)およびインピーダンス補
償形構造の両方の接地を支えるグラウンド面。I/Oポ
ートの数および位置はその応用に依存する。一例として
は、4個のポートを有する構造が、直接放送システム
(DBS)におけるMMIC低ノイズブロック(LN
B)をパッケージするために使用するために本明細書に
おいて記載されている。
【0009】図1および図2を参照すると、正面および
裏面上のプリント回路は、多数の金属充てん環状ホール
16によって接続されたグラウンド面12および22
(45°の斜線の領域)を有している。4個のI/Oポ
ート1、2、3、4がある。各ポートは3個の物理的セ
クションを含む電気信号線を含む:誘電体基板の正面上
のワイヤボンディングパッド11、誘電体基板の裏面上
のはんだ付けパッド21、および基板中に埋め込まれて
いてはんだ付けパッドとワイヤボンディングパッドを接
続している金属充填バイアスロット15。MMICは正
面のグラウンド面12のダイキャビティ13上に置かれ
ている。MMICの単一のポートはパッケージのI/O
ポートのワイヤボンディングパッド11にワイヤ結合さ
れている。斜線の領域の間の空間は支持体の純粋な表面
である。金属ポートを慣用的な厚膜または薄膜の技術に
よって製造することができる。金属としては金、銀、銅
などを使用することができるが、各々長所と短所を有し
ている。この図においては厚膜を使用した。正面の金属
は金であり、裏面の金属は銀である。厚膜の技術を使用
している理由は、厚膜技術は薄膜技術よりはるかに安価
であるためである。前面の金は容易にワイヤ結合するこ
とができて侵食しないが、鉛はんだによって容易に攻撃
を受け得る。銀を背面において使用しているのは、それ
ははんだ付け鉛の攻撃を回避することができ価格が金よ
り安価であるためであるが、銀はワイヤ−結合すること
が容易にはできずまた硫黄(sulfer)と反応し得る。銅
はより安価な材料であり、はんだによってほとんど攻撃
を受けないが、製造するのに費用がかかり化学的に反応
性(または非安定性)である。誘電支持体のための材料
としては、アルミナ(Al2O3)、アルミナニトリド、
サファイア、石英などのようなマイクロ波応用のために
好適である任意の材料、並びにジュリオド(Duriod)、
テフロンなどのような他のプリント板材料を使用でき
る。本実施例は、(回路領域を減少させるための)高い
誘電率、低い損失、およびレジジティ(regidity)のた
めに基礎プレートとして96%アルミナを採用した。ア
ルミナニトリド、サファイアおよび石英もまたその長所
を有しており、従って使用することができる。アルミナ
ニトリドは、熱を消散させるための高い熱伝導性を有す
るというさらに追加の長所を有している。また別の方法
においては、銀を正面金属として選択し、Pd/Ag合
金を裏面金属として選択している。
裏面上のプリント回路は、多数の金属充てん環状ホール
16によって接続されたグラウンド面12および22
(45°の斜線の領域)を有している。4個のI/Oポ
ート1、2、3、4がある。各ポートは3個の物理的セ
クションを含む電気信号線を含む:誘電体基板の正面上
のワイヤボンディングパッド11、誘電体基板の裏面上
のはんだ付けパッド21、および基板中に埋め込まれて
いてはんだ付けパッドとワイヤボンディングパッドを接
続している金属充填バイアスロット15。MMICは正
面のグラウンド面12のダイキャビティ13上に置かれ
ている。MMICの単一のポートはパッケージのI/O
ポートのワイヤボンディングパッド11にワイヤ結合さ
れている。斜線の領域の間の空間は支持体の純粋な表面
である。金属ポートを慣用的な厚膜または薄膜の技術に
よって製造することができる。金属としては金、銀、銅
などを使用することができるが、各々長所と短所を有し
ている。この図においては厚膜を使用した。正面の金属
は金であり、裏面の金属は銀である。厚膜の技術を使用
している理由は、厚膜技術は薄膜技術よりはるかに安価
であるためである。前面の金は容易にワイヤ結合するこ
とができて侵食しないが、鉛はんだによって容易に攻撃
を受け得る。銀を背面において使用しているのは、それ
ははんだ付け鉛の攻撃を回避することができ価格が金よ
り安価であるためであるが、銀はワイヤ−結合すること
が容易にはできずまた硫黄(sulfer)と反応し得る。銅
はより安価な材料であり、はんだによってほとんど攻撃
を受けないが、製造するのに費用がかかり化学的に反応
性(または非安定性)である。誘電支持体のための材料
としては、アルミナ(Al2O3)、アルミナニトリド、
サファイア、石英などのようなマイクロ波応用のために
好適である任意の材料、並びにジュリオド(Duriod)、
テフロンなどのような他のプリント板材料を使用でき
る。本実施例は、(回路領域を減少させるための)高い
誘電率、低い損失、およびレジジティ(regidity)のた
めに基礎プレートとして96%アルミナを採用した。ア
ルミナニトリド、サファイアおよび石英もまたその長所
を有しており、従って使用することができる。アルミナ
ニトリドは、熱を消散させるための高い熱伝導性を有す
るというさらに追加の長所を有している。また別の方法
においては、銀を正面金属として選択し、Pd/Ag合
金を裏面金属として選択している。
【0010】パッケージの封鎖金属キャップの上面図お
よび側面図は図4(a)(上面図)および図4(b)
(側面図)中に示されている。キャップはパッケージと
同じ大きさであり、黄銅、コバー(covar)(Fe、C
oおよびNiの合金)、合金42などによって構築され
る。図4(a)に示すように、金属キャップは、中央上
部プレート42を4個の角において図4(b)に示すよ
うな4個の下部プレート41に接続する8個の壁体43
を有する六角形状を有している。これらの4個の下部プ
レート41とともにキャップは伝導性エポキシによって
パッケージの前側基部に付着する。
よび側面図は図4(a)(上面図)および図4(b)
(側面図)中に示されている。キャップはパッケージと
同じ大きさであり、黄銅、コバー(covar)(Fe、C
oおよびNiの合金)、合金42などによって構築され
る。図4(a)に示すように、金属キャップは、中央上
部プレート42を4個の角において図4(b)に示すよ
うな4個の下部プレート41に接続する8個の壁体43
を有する六角形状を有している。これらの4個の下部プ
レート41とともにキャップは伝導性エポキシによって
パッケージの前側基部に付着する。
【0011】図5および図6は、I/Oポートの分配さ
れた補償形構造を詳細に示す。図5は単一のポートの構
造の正面および裏面の重ね合わせを示す。45°の斜線
の領域15、21、22は裏面金属であり、135°の
斜線の領域11、12、15は正面金属である。金属充
填スロット15によって2個の信号線11および12は
連結し、そしてスロットの端から等しい距離とともにス
ロットの2個の側面の近くおよびそこに位置する金属充
填ホール14によって、2つのグラウンド面12および
22は短絡する。図6(b)、図6(c)および図6
(d)は図5におけるセクションI、セクションIIおよ
びセクションIIIの図である。同一平面上の導波管(C
PW)の慣用的構造を図6(a)中に示す。基板63の
前面はいかなる金属も含まずに純粋である。一方、等し
い空間間隔を有する3個の平行な金属線61および62
はプリントされている。中央線61は単一の線であり、
他の2本の線62はグラウンド面である。それらの間に
分配された電気領域が基板中に閉じ込められるのはアル
ミナ基板の誘電率が高いためである。基板の誘電率およ
び深さを一度選択したら、特性インピーダンスを中心線
の幅および61および62間の空間によって測定する。
空間が狭くなるにつれて、分布されるキャパシタンスは
大きくなり特性インピーダンスは低くなる。SMT法に
おいてPC板へのパッケージの良好な接着を提供するた
めに、そして短絡を防止するために、図5に示すような
はんだ付けパッド21のI/Oパッド幅PW、およびグ
ラウンド面22までのその隙間GAPは、いくつかの商
業上の規制を満足するのに十分な程大きくなければなら
ない。通常PWは1から1.2mmの範囲内であり;G
APは0.8から1mmの範囲内である。この規制の下
においては、空間ははんだ付けパッド21の特性インピ
ーダンスが80オーム以上まで上昇するように非常に広
いものであり、それによりインピーダンスの不適合が生
じてパッケージの性能は著しく損なわれる。
れた補償形構造を詳細に示す。図5は単一のポートの構
造の正面および裏面の重ね合わせを示す。45°の斜線
の領域15、21、22は裏面金属であり、135°の
斜線の領域11、12、15は正面金属である。金属充
填スロット15によって2個の信号線11および12は
連結し、そしてスロットの端から等しい距離とともにス
ロットの2個の側面の近くおよびそこに位置する金属充
填ホール14によって、2つのグラウンド面12および
22は短絡する。図6(b)、図6(c)および図6
(d)は図5におけるセクションI、セクションIIおよ
びセクションIIIの図である。同一平面上の導波管(C
PW)の慣用的構造を図6(a)中に示す。基板63の
前面はいかなる金属も含まずに純粋である。一方、等し
い空間間隔を有する3個の平行な金属線61および62
はプリントされている。中央線61は単一の線であり、
他の2本の線62はグラウンド面である。それらの間に
分配された電気領域が基板中に閉じ込められるのはアル
ミナ基板の誘電率が高いためである。基板の誘電率およ
び深さを一度選択したら、特性インピーダンスを中心線
の幅および61および62間の空間によって測定する。
空間が狭くなるにつれて、分布されるキャパシタンスは
大きくなり特性インピーダンスは低くなる。SMT法に
おいてPC板へのパッケージの良好な接着を提供するた
めに、そして短絡を防止するために、図5に示すような
はんだ付けパッド21のI/Oパッド幅PW、およびグ
ラウンド面22までのその隙間GAPは、いくつかの商
業上の規制を満足するのに十分な程大きくなければなら
ない。通常PWは1から1.2mmの範囲内であり;G
APは0.8から1mmの範囲内である。この規制の下
においては、空間ははんだ付けパッド21の特性インピ
ーダンスが80オーム以上まで上昇するように非常に広
いものであり、それによりインピーダンスの不適合が生
じてパッケージの性能は著しく損なわれる。
【0012】この欠点を克服するために、本発明では、
パッケージの上面上に2つのエクステンディド(extend
ed)グラウンド面12を利用して、パッド21により大
きい分布キャパシタンスを提供して、結果として、はん
だ付けパッド21の特性インピーダンスを80オームか
ら50オームヘ減ずる。図5の第1部分Iに対応するこ
のような補償形疑似CPW構造の側面図を図6(b)に
例証する。本発明の構造は、「補償形疑似CPW構造」
と呼ばれている。図6(a)に示されている慣用的なC
PW構造やCPWG(CPWゲート)構造とは異なるか
らである。
パッケージの上面上に2つのエクステンディド(extend
ed)グラウンド面12を利用して、パッド21により大
きい分布キャパシタンスを提供して、結果として、はん
だ付けパッド21の特性インピーダンスを80オームか
ら50オームヘ減ずる。図5の第1部分Iに対応するこ
のような補償形疑似CPW構造の側面図を図6(b)に
例証する。本発明の構造は、「補償形疑似CPW構造」
と呼ばれている。図6(a)に示されている慣用的なC
PW構造やCPWG(CPWゲート)構造とは異なるか
らである。
【0013】慣用的なマイクロウェーブパッケージにお
けるパッケージの性能を劣化させるその他の高インピー
ダンス素子は、該構造の2つの側の信号線を接続するた
めのバイアホールであり、これは純粋なインダクタと等
価である。このインダクタンスを補償してインピーダン
スを50オームまで減ずるためには2つの方法がある。
一つの方法はインダクタンスを減ずることであり、もう
一つの方法は分布キャパシタンスを加えることである。
伝統的な円形バイアホールを使用する代わりに、本発明
は、図5に示されるような金属充填広幅スロット15を
使用して、図6(c)に示されるように、インダクタン
スを減ずると同時により大きな分布キャパシタンスを加
える。更に、該構造は、グラウンドホール16中の2つ
の補償形グラウンドホール14を使用する。グラウンド
ホール16は、2つのグラウンド面12,22を短絡さ
せるものであり、図5及び図6(c)に示されるよう
に、スロットの両側及びその付近においてスロットに対
して等間隔で存在して、スロット15の分布キャパシタ
ンスを増大させる。図5の部分IIIでは、該板の正面上
の50オームのテーパー形ワイヤボンディングパッドが
使用されている。部分IIIは、また、図6(d)の側面
図によって示されているように、疑似CPW構造として
形成されている。信号線11とグラウンド面12との間
の隙間は狭いので、電場は、図6(d)の短い電気線E
によって指標されているように、該隙間の中に殆ど全部
閉じ込められている。従って、裏側からの影響は無視で
きる。
けるパッケージの性能を劣化させるその他の高インピー
ダンス素子は、該構造の2つの側の信号線を接続するた
めのバイアホールであり、これは純粋なインダクタと等
価である。このインダクタンスを補償してインピーダン
スを50オームまで減ずるためには2つの方法がある。
一つの方法はインダクタンスを減ずることであり、もう
一つの方法は分布キャパシタンスを加えることである。
伝統的な円形バイアホールを使用する代わりに、本発明
は、図5に示されるような金属充填広幅スロット15を
使用して、図6(c)に示されるように、インダクタン
スを減ずると同時により大きな分布キャパシタンスを加
える。更に、該構造は、グラウンドホール16中の2つ
の補償形グラウンドホール14を使用する。グラウンド
ホール16は、2つのグラウンド面12,22を短絡さ
せるものであり、図5及び図6(c)に示されるよう
に、スロットの両側及びその付近においてスロットに対
して等間隔で存在して、スロット15の分布キャパシタ
ンスを増大させる。図5の部分IIIでは、該板の正面上
の50オームのテーパー形ワイヤボンディングパッドが
使用されている。部分IIIは、また、図6(d)の側面
図によって示されているように、疑似CPW構造として
形成されている。信号線11とグラウンド面12との間
の隙間は狭いので、電場は、図6(d)の短い電気線E
によって指標されているように、該隙間の中に殆ど全部
閉じ込められている。従って、裏側からの影響は無視で
きる。
【0014】この分布補償形構造は信号線の3つの部分
全て(パッド11,21、金属充填バイアスロット1
5)が、殆どの従来技術において利用されていたような
通過フィルターを利用する代わりに、広い周波数にわた
って標準的な50オーム送電線となる。
全て(パッド11,21、金属充填バイアスロット1
5)が、殆どの従来技術において利用されていたような
通過フィルターを利用する代わりに、広い周波数にわた
って標準的な50オーム送電線となる。
【0015】上述のように、本発明では、単一金属充填
バイアホールの代わりに基板上に埋め込まれた金属充填
スロットを採用して、I/O信号をはんだ付けパッドと
ワイヤボンディングパッドとの間に移送する。本発明の
別の実施態様では、複数の金属充填バイアホールを一列
にスロット15の元々の位置において、金属充填スロッ
ト構造の代わりとする。図7は、金属充填ホール14と
整列したダブル金属充填バイアホール18を、図5の金
属充填構造の代わりに使用しているような実施態様に係
る単一ポート構造を示す。即ち、複数の整列した金属充
填バイアホールは金属充填バイアスロット構造の機能を
シミュレートできる。
バイアホールの代わりに基板上に埋め込まれた金属充填
スロットを採用して、I/O信号をはんだ付けパッドと
ワイヤボンディングパッドとの間に移送する。本発明の
別の実施態様では、複数の金属充填バイアホールを一列
にスロット15の元々の位置において、金属充填スロッ
ト構造の代わりとする。図7は、金属充填ホール14と
整列したダブル金属充填バイアホール18を、図5の金
属充填構造の代わりに使用しているような実施態様に係
る単一ポート構造を示す。即ち、複数の整列した金属充
填バイアホールは金属充填バイアスロット構造の機能を
シミュレートできる。
【0016】図8は、本発明の試験回路である。45゜
斜線領域71は正面側のレイアウトであり、135゜斜
線領域72は裏面側のレイアウトである。パッケージと
試験取付具との間の違いは、試験取付具が2つのI/O
ポートを接続する余分の50オーム線を有することであ
る。その他の2つのポートは使用されない。この測定結
果は図9に示されている。測定された周波数範囲は16
GHzに限定される。システムとSMA接続の信頼性の
ためである。平均反射率(S11)が−15dB未満で
あり、平均伝達係数は1〜16GHzの非常に広い帯域
にわたって−0.2dBの範囲内である。換言すれば、
パッケージは殆ど損失がない。実際、損失には3つのタ
イプの損失がある。すなわち、 1.2つのI/Oポートからの損失 2.余分の50オーム線からの損失 3.2つのSMAコネクタからの損失(これは支配的な
損失である)
斜線領域71は正面側のレイアウトであり、135゜斜
線領域72は裏面側のレイアウトである。パッケージと
試験取付具との間の違いは、試験取付具が2つのI/O
ポートを接続する余分の50オーム線を有することであ
る。その他の2つのポートは使用されない。この測定結
果は図9に示されている。測定された周波数範囲は16
GHzに限定される。システムとSMA接続の信頼性の
ためである。平均反射率(S11)が−15dB未満で
あり、平均伝達係数は1〜16GHzの非常に広い帯域
にわたって−0.2dBの範囲内である。換言すれば、
パッケージは殆ど損失がない。実際、損失には3つのタ
イプの損失がある。すなわち、 1.2つのI/Oポートからの損失 2.余分の50オーム線からの損失 3.2つのSMAコネクタからの損失(これは支配的な
損失である)
【図1】本発明の前面側の配置を示す。
【図2】本発明の背面側の配置を示す。
【図3】前面側の配置と背面側の配置の重ね合わせを示
す。
す。
【図4】図4(a)は金属キャップの上面図を示し、図
4(b)は金属キャップの側面図を示す。
4(b)は金属キャップの側面図を示す。
【図5】本発明によってI、IIおよびIIIと分類された3
つのセクションを含む単一の口の構造を示す。
つのセクションを含む単一の口の構造を示す。
【図6】図6(a)は同一平面上の導波管の構造を示
す。図6(b)から(d)は図1中の入力口1の拡大図
である図5のセクションI、セクションIIおよびセクシ
ョンIIIの側面図である。図6(b)は補整された疑似
(pseudo)−CPW構造を示す。図6(c)は補整され
たバイアスロット(via-slot)構造を示す。図6(d)
は疑似−CPW構造を示す。
す。図6(b)から(d)は図1中の入力口1の拡大図
である図5のセクションI、セクションIIおよびセクシ
ョンIIIの側面図である。図6(b)は補整された疑似
(pseudo)−CPW構造を示す。図6(c)は補整され
たバイアスロット(via-slot)構造を示す。図6(d)
は疑似−CPW構造を示す。
【図7】本発明のもう一つ別の態様による図5に対応す
るもう一つ別の単一の口の構造を示す。
るもう一つ別の単一の口の構造を示す。
【図8】本発明の試験回路を示す。
【図9】この新規な構造の測定したS−パラメーターS
21とS11を示す。
21とS11を示す。
Claims (7)
- 【請求項1】誘電体プレート;前記プレートの正面側上
にプリントされた第1金属グラウンド面12;前記プリ
ントの裏面側上にプリントされた第2金属グラウンド面
22;前記プリント中にあり、金属で第1グラウンド面
12から第2グラウンド面22まで接続するバイアホー
ル16;前記プレートの裏面側上に金属のはんだ付けパ
ッド21を含む信号線を有する少なくとも1つの入力/
出力ポート、このとき、はんだ付けパッド21は前記第
2グラウンド面からははんだ付けパッド21の2つの両
側において等しい間隔だけ隔離されて前記プレートの裏
面側に共面の導波構造を形成しており;前記第1グラウ
ンド面12は前記プレートの裏面側上の共面導波構造を
覆う拡張部を有しており、電気的不連続に起因する前記
はんだ付けパッド21の特性インピーダンスの不整合を
補償するために、所定の金属の存在しない領域が前記は
んだ付けパッド21上の前記プレートの正面側に残って
おり;前記信号線は前記プレートの正面側上にワイヤボ
ンディングパッド11を更に含み、且つ、ワイヤボンデ
ィングパッド11は金属製で前記第1グラウンド面12
からは隔離されており;そして、 金属充填スロット15が、ワイヤボンディングパッド1
1とはんだ付けパッド21とを接続するために前記プレ
ート中に埋め込まれており、前記スロット15は前記バ
イアホール16の断面より大きな断面を有している;表
面取付可能なマイクロ波パッケージ。 - 【請求項2】 前記第1グラウンド面12と第2グラウ
ンド面22とを接続するために金属で充填され且つ前記
第1及び第2グラウンド面12,22の間に等しい間隔
を保ってスロット15の2つの両側においてスロット1
5と物理的に整列して位置する2つの補償形バイアホー
ル14を更に含んで、前記金属充填バイアスロット15
のキャパシタンスを電気的不連続に起因する前記信号線
の特性インピーダンスの不整合を補償するために増大す
ることができることを特徴とする請求項1に記載の表面
取付可能なマイクロ波パッケージ。 - 【請求項3】 集積回路チップを前記第1グラウンド面
に取付け、前記ワイヤボンディングパッド11にワイヤ
結合することを特徴とする請求項1に記載の表面取付可
能なマイクロ波パッケージ。 - 【請求項4】 前記ワイヤボンディングパッケージ11
と前記第1グラウンド面12との間の隙間をスロット1
5に近い幅のより広い間隔からスロット15から離れた
幅のより狭い間隔までテーパー化していることを特徴と
する請求項1に記載の表面取付可能なマイクロ波パッケ
ージ。 - 【請求項5】 前記ワイヤボンディングパッケージ11
の幅はスロット15に近い幅のより広い部分からスロッ
ト15から離れた幅のより狭い部分までテーパー化して
いることを特徴とする請求項4に記載の表面取付可能な
マイクロ波パッケージ。 - 【請求項6】誘電体プレート;前記プレートの正面側上
にプリントされた第1金属グラウンド面12;前記プリ
ントの裏面側上にプリントされた第2金属グラウンド面
22;前記プリント中にあり、金属で第1グラウンド面
12から第2グラウンド面22まで接続するバイアホー
ル16;前記プレートの裏面側上に金属のはんだ付けパ
ッド21、前記プレートの正面側上に金属のワイヤボン
ディングパッド11、且つ、ワイヤボンディングパッド
11とはんだ付けパッド21とを接続するための前記プ
レート中に埋め込まれた金属充填バイアスロット15を
含む信号線を有する少なくとも1つの入力/出力ポー
ト、このとき、前記スロット15は前記バイアホール1
6の断面より大きな断面を有しており;前記ワイヤボン
ディングパッド11、前記はんだ付けパッド21及び前
記スロット15に起因するインピーダンスの不整合は、
第1グラウンド面12と第2グラウンド面22を用いた
分布キャパシタンスによってそれぞれ補償されて直接的
に整合インピーダンスを生ずるものである;表面取付可
能なマイクロ波パッケージ。 - 【請求項7】誘電体プレート;前記プレートの正面側上
にプリントされた第1金属グラウンド面12;前記プリ
ントの裏面側上にプリントされた第2金属グラウンド面
22;前記プリント中にあり、金属で第1グラウンド面
12から第2グラウンド面22まで接続するバイアホー
ル16;前記プレートの裏面側上に金属のはんだ付けパ
ッド21、前記プレートの正面側上に金属のワイヤボン
ディングパッド11、且つ、前記誘電体プレートの上面
から整列して配置され更にワイヤボンディングパッド1
1とはんだ付けパッド21とを接続するための前記プレ
ート中に平行に埋め込まれた複数の金属充填バイアホー
ル18を含む含む信号線を有する少なくとも1つの入力
/出力ポートを含み、 前記ワイヤボンディングパッド
11、前記はんだ付けパッド21及び前記複数の金属充
填バイアホール18に起因するインピーダンスの不整合
は、第1グラウンド面12と第2グラウンド面22を用
いた分布キャパシタンスによってそれぞれ補償されて直
接的に整合インピーダンスを生ずるものである;表面取
付可能なマイクロ波パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31877594A JPH08186198A (ja) | 1994-12-21 | 1994-12-21 | 表面取付可能なマイクロ波パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31877594A JPH08186198A (ja) | 1994-12-21 | 1994-12-21 | 表面取付可能なマイクロ波パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08186198A true JPH08186198A (ja) | 1996-07-16 |
Family
ID=18102811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31877594A Pending JPH08186198A (ja) | 1994-12-21 | 1994-12-21 | 表面取付可能なマイクロ波パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08186198A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936616A (ja) * | 1995-07-13 | 1997-02-07 | Mitsubishi Electric Corp | マイクロ波回路装置 |
-
1994
- 1994-12-21 JP JP31877594A patent/JPH08186198A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936616A (ja) * | 1995-07-13 | 1997-02-07 | Mitsubishi Electric Corp | マイクロ波回路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5424693A (en) | Surface mountable microwave IC package | |
US6057600A (en) | Structure for mounting a high-frequency package | |
US4600907A (en) | Coplanar microstrap waveguide interconnector and method of interconnection | |
US6483406B1 (en) | High-frequency module using slot coupling | |
JPH10242716A (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
JPH0766949B2 (ja) | Icパッケージ | |
US11937368B2 (en) | Structure for circuit interconnects | |
JP3357435B2 (ja) | 半導体集積回路装置 | |
JPWO2004075336A1 (ja) | 高周波回路 | |
EP0718905A1 (en) | Surface mountable microwave IC package | |
US6998292B2 (en) | Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier | |
US6781488B2 (en) | Connected construction of a high-frequency package and a wiring board | |
JP4616968B2 (ja) | インターポーザを使用した高周波用半導体装置 | |
JPH08186198A (ja) | 表面取付可能なマイクロ波パッケージ | |
JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
JP3618046B2 (ja) | 高周波回路用パッケージ | |
JPS5911652A (ja) | 著しく高い周波数で作動する集積論理回路を組込むためのマイクロパツケ−ジ | |
JP3034672B2 (ja) | 半導体装置実装体 | |
JPH02198158A (ja) | 半導体装置 | |
JPH05199019A (ja) | 高周波回路パッケージ | |
JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
JPH0936617A (ja) | 高周波モジュール | |
JP3395290B2 (ja) | 高周波用回路基板 | |
JP3048992B2 (ja) | Mmicモジュール | |
JPH06244602A (ja) | マイクロ波集積回路およびそのパッケージ |