JPH08186198A - 表面取付可能なマイクロ波パッケージ - Google Patents
表面取付可能なマイクロ波パッケージInfo
- Publication number
- JPH08186198A JPH08186198A JP31877594A JP31877594A JPH08186198A JP H08186198 A JPH08186198 A JP H08186198A JP 31877594 A JP31877594 A JP 31877594A JP 31877594 A JP31877594 A JP 31877594A JP H08186198 A JPH08186198 A JP H08186198A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- ground plane
- plate
- pad
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】 広い帯域を有し且つ損失の少ない、表面取付
可能なマイクロウェーブＩＣパッケージ、特に、構造中
のＩ／Ｏパッドとバイアホールとの電気的不連続に起因
するインピーダンス不整合が補償されたパッケージの開
発。 【構成】 第１の特徴は、誘電体基板の両側にグラウン
ドプレートをプリントして、信号線とグラウンドとの間
の分布キャパシタンスを増大させ、整合した特性インピ
ーダンスを得ることで、第２の特徴は、２つのバイアホ
ールを用いて基板の裏面側から正面側までの信号線のフ
ィードスルー接続に起因する特性インピーダンスの不整
合を補償することである。
可能なマイクロウェーブＩＣパッケージ、特に、構造中
のＩ／Ｏパッドとバイアホールとの電気的不連続に起因
するインピーダンス不整合が補償されたパッケージの開
発。 【構成】 第１の特徴は、誘電体基板の両側にグラウン
ドプレートをプリントして、信号線とグラウンドとの間
の分布キャパシタンスを増大させ、整合した特性インピ
ーダンスを得ることで、第２の特徴は、２つのバイアホ
ールを用いて基板の裏面側から正面側までの信号線のフ
ィードスルー接続に起因する特性インピーダンスの不整
合を補償することである。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路（ＩＣ）パッ
ケージ、さらに詳細には非常に安価な費用で高性能を提
供する表面取付可能であるマイクロ波ＩＣパッケージに
関する。
ケージ、さらに詳細には非常に安価な費用で高性能を提
供する表面取付可能であるマイクロ波ＩＣパッケージに
関する。
【０００２】
【従来技術】マイクロ波ガリウム−ひ素（ＧａＡｓ）集
積の性能はＩＣが取り付けられているパッケージによっ
て制限される。例えば Lester J. Moserによる“COPLAN
AR WAVEGUIDE SEMICONDUCTOR PACKAGE"という名称の１
９９１年５月７日発行の米国特許第5,014,115号に記載
されているような適度な費用による典型的パッケージは
ＤＣから数ギガヘルツの作動振動数という点において通
常制限されている。表面取付可能性、損失、大きさ、お
よび他の特性といったそれらの機能および性能は要求を
満たすべき多くの余地がある。例えば William E. Berg
による“ELECTRICAL CONNECTOR" という名称の１９８１
年３月１０日発行の米国特許第4,255,003号に記載され
たハイプコン（Hypcon）およびKeith E. Jonesによる
“SURFACE MOUNTABLE MICROWAVE IC PACKAGE”という名
称の１９８６年１２月２日発行の米国特許第4,626,805
号に記載されたハイプコンは、非常に複雑かつ高価であ
る。ジョーンズ（Jones）パッケージは国際製品の中で
は好ましい。その作動振動数はＤＣから１２ギガヘルツ
の範囲であるが、その価格は非常に高い。
積の性能はＩＣが取り付けられているパッケージによっ
て制限される。例えば Lester J. Moserによる“COPLAN
AR WAVEGUIDE SEMICONDUCTOR PACKAGE"という名称の１
９９１年５月７日発行の米国特許第5,014,115号に記載
されているような適度な費用による典型的パッケージは
ＤＣから数ギガヘルツの作動振動数という点において通
常制限されている。表面取付可能性、損失、大きさ、お
よび他の特性といったそれらの機能および性能は要求を
満たすべき多くの余地がある。例えば William E. Berg
による“ELECTRICAL CONNECTOR" という名称の１９８１
年３月１０日発行の米国特許第4,255,003号に記載され
たハイプコン（Hypcon）およびKeith E. Jonesによる
“SURFACE MOUNTABLE MICROWAVE IC PACKAGE”という名
称の１９８６年１２月２日発行の米国特許第4,626,805
号に記載されたハイプコンは、非常に複雑かつ高価であ
る。ジョーンズ（Jones）パッケージは国際製品の中で
は好ましい。その作動振動数はＤＣから１２ギガヘルツ
の範囲であるが、その価格は非常に高い。
【０００３】所望されているのは、低価格、高性能、縮
小サイズ、表面取付可能であるＧａＡｓマイクロ波ＩＣ
キャリアである。
小サイズ、表面取付可能であるＧａＡｓマイクロ波ＩＣ
キャリアである。
【０００４】
【発明が解決しようとする課題】本発明の目的は、広い
帯域幅と低い損失を有する高性能かつ表面取付可能であ
るアイクロ波ＩＣパッケージを提供することである。も
う一つ別の目的は、低価格マイクロ波ＩＣパッケージを
提供することである。さらにもう一つ別の目的は、高価
なろう付けおよび薄膜技術を必要としないパッケージを
提供することである。
帯域幅と低い損失を有する高性能かつ表面取付可能であ
るアイクロ波ＩＣパッケージを提供することである。も
う一つ別の目的は、低価格マイクロ波ＩＣパッケージを
提供することである。さらにもう一つ別の目的は、高価
なろう付けおよび薄膜技術を必要としないパッケージを
提供することである。
【０００５】
【課題を解決するための手段】これらの目的は厚膜技術
を使用することによって達成される。分配したキャパシ
タンスを使用してＩ／Ｏパッドおよびバイアホール（vi
a holes）によるインピーダンス不適合を補整し、５０
オームの適合インピーダンスを直接に生じる。ひとまと
めにしたキャパシタンス−インダクタンス適合技術を使
用しないことによって、周波数応答を制限する低通過フ
ィルターの形成を回避する。この構造により完全なイン
ピーダンス適合および広い帯域幅が得られる。
を使用することによって達成される。分配したキャパシ
タンスを使用してＩ／Ｏパッドおよびバイアホール（vi
a holes）によるインピーダンス不適合を補整し、５０
オームの適合インピーダンスを直接に生じる。ひとまと
めにしたキャパシタンス−インダクタンス適合技術を使
用しないことによって、周波数応答を制限する低通過フ
ィルターの形成を回避する。この構造により完全なイン
ピーダンス適合および広い帯域幅が得られる。
【０００６】具体的には、本発明の表面取付可能なマイ
クロ波パッケージは、誘電体プレート；前記プレートの
正面側上にプリントされた第１金属グラウンド面１２；
前記プリントの裏面側上にプリントされた第２金属グラ
ウンド面２２；前記プリント中にあり、金属で第１グラ
ウンド面１２から第２グラウンド面２２まで接続するバ
イアホール１６；前記プレートの裏面側上に金属のはん
だ付けパッド２１を含む信号線を有する少なくとも１つ
の入力／出力ポート、このとき、はんだ付けパッド２１
は前記第２グラウンド面からははんだ付けパッド２１の
２つの両側において等しい間隔だけ隔離されて前記プレ
ートの裏面側に共面の導波構造を形成しており；前記第
１グラウンド面１２は前記プレートの裏面側上の共面導
波構造を覆う拡張部を有しており、電気的不連続に起因
する前記はんだ付けパッド２１の特性インピーダンスの
不整合を補償するために、所定の金属の存在しない領域
が前記はんだ付けパッド２１上の前記プレートの正面側
に残っており；前記信号線は前記プレートの正面側上に
ワイヤボンディングパッド１１を更に含み、且つ、ワイ
ヤボンディングパッド１１は金属製で前記第１グラウン
ド面１２からは隔離されており；そして、金属充填スロ
ット１５が、ワイヤボンディングパッド１１とはんだ付
けパッド２１とを接続するために前記プレート中に埋め
込まれており、前記スロット１５は前記バイアホール１
６の断面より大きな断面を有している。
クロ波パッケージは、誘電体プレート；前記プレートの
正面側上にプリントされた第１金属グラウンド面１２；
前記プリントの裏面側上にプリントされた第２金属グラ
ウンド面２２；前記プリント中にあり、金属で第１グラ
ウンド面１２から第２グラウンド面２２まで接続するバ
イアホール１６；前記プレートの裏面側上に金属のはん
だ付けパッド２１を含む信号線を有する少なくとも１つ
の入力／出力ポート、このとき、はんだ付けパッド２１
は前記第２グラウンド面からははんだ付けパッド２１の
２つの両側において等しい間隔だけ隔離されて前記プレ
ートの裏面側に共面の導波構造を形成しており；前記第
１グラウンド面１２は前記プレートの裏面側上の共面導
波構造を覆う拡張部を有しており、電気的不連続に起因
する前記はんだ付けパッド２１の特性インピーダンスの
不整合を補償するために、所定の金属の存在しない領域
が前記はんだ付けパッド２１上の前記プレートの正面側
に残っており；前記信号線は前記プレートの正面側上に
ワイヤボンディングパッド１１を更に含み、且つ、ワイ
ヤボンディングパッド１１は金属製で前記第１グラウン
ド面１２からは隔離されており；そして、金属充填スロ
ット１５が、ワイヤボンディングパッド１１とはんだ付
けパッド２１とを接続するために前記プレート中に埋め
込まれており、前記スロット１５は前記バイアホール１
６の断面より大きな断面を有している。
【０００７】
【実施例】本発明の構造は２個の部分を有する。一つの
部分は図３に示されるような主要部である。もう一つの
部分は図４に示されるような金属キャップであり、これ
を主要部に接着することによって電磁気干渉を防止す
る。主要部は３層から成る；（ａ）ビア−ホールを中に
有する誘電体基板；（ｂ）図１に示すような基板の前面
上のプリント回路、および（ｃ）図２に示すような基板
の裏面上のプリント回路。
部分は図３に示されるような主要部である。もう一つの
部分は図４に示されるような金属キャップであり、これ
を主要部に接着することによって電磁気干渉を防止す
る。主要部は３層から成る；（ａ）ビア−ホールを中に
有する誘電体基板；（ｂ）図１に示すような基板の前面
上のプリント回路、および（ｃ）図２に示すような基板
の裏面上のプリント回路。
【０００８】本構造は２つの電気的部分に分割すること
ができる：（ａ）パッケージの入力／出力（Ｉ／Ｏ）ポ
ート（図１および図２の１、２、３、４）；（Ｂ）一体
式マイクロ波ＩＣ（ＭＭＩＣ）およびインピーダンス補
償形構造の両方の接地を支えるグラウンド面。Ｉ／Ｏポ
ートの数および位置はその応用に依存する。一例として
は、４個のポートを有する構造が、直接放送システム
（ＤＢＳ）におけるＭＭＩＣ低ノイズブロック（ＬＮ
Ｂ）をパッケージするために使用するために本明細書に
おいて記載されている。
ができる：（ａ）パッケージの入力／出力（Ｉ／Ｏ）ポ
ート（図１および図２の１、２、３、４）；（Ｂ）一体
式マイクロ波ＩＣ（ＭＭＩＣ）およびインピーダンス補
償形構造の両方の接地を支えるグラウンド面。Ｉ／Ｏポ
ートの数および位置はその応用に依存する。一例として
は、４個のポートを有する構造が、直接放送システム
（ＤＢＳ）におけるＭＭＩＣ低ノイズブロック（ＬＮ
Ｂ）をパッケージするために使用するために本明細書に
おいて記載されている。
【０００９】図１および図２を参照すると、正面および
裏面上のプリント回路は、多数の金属充てん環状ホール
１６によって接続されたグラウンド面１２および２２
（４５°の斜線の領域）を有している。４個のＩ／Ｏポ
ート１、２、３、４がある。各ポートは３個の物理的セ
クションを含む電気信号線を含む：誘電体基板の正面上
のワイヤボンディングパッド１１、誘電体基板の裏面上
のはんだ付けパッド２１、および基板中に埋め込まれて
いてはんだ付けパッドとワイヤボンディングパッドを接
続している金属充填バイアスロット１５。ＭＭＩＣは正
面のグラウンド面１２のダイキャビティ１３上に置かれ
ている。ＭＭＩＣの単一のポートはパッケージのＩ／Ｏ
ポートのワイヤボンディングパッド１１にワイヤ結合さ
れている。斜線の領域の間の空間は支持体の純粋な表面
である。金属ポートを慣用的な厚膜または薄膜の技術に
よって製造することができる。金属としては金、銀、銅
などを使用することができるが、各々長所と短所を有し
ている。この図においては厚膜を使用した。正面の金属
は金であり、裏面の金属は銀である。厚膜の技術を使用
している理由は、厚膜技術は薄膜技術よりはるかに安価
であるためである。前面の金は容易にワイヤ結合するこ
とができて侵食しないが、鉛はんだによって容易に攻撃
を受け得る。銀を背面において使用しているのは、それ
ははんだ付け鉛の攻撃を回避することができ価格が金よ
り安価であるためであるが、銀はワイヤ−結合すること
が容易にはできずまた硫黄（sulfer）と反応し得る。銅
はより安価な材料であり、はんだによってほとんど攻撃
を受けないが、製造するのに費用がかかり化学的に反応
性（または非安定性）である。誘電支持体のための材料
としては、アルミナ（Ａｌ2Ｏ3）、アルミナニトリド、
サファイア、石英などのようなマイクロ波応用のために
好適である任意の材料、並びにジュリオド（Duriod）、
テフロンなどのような他のプリント板材料を使用でき
る。本実施例は、（回路領域を減少させるための）高い
誘電率、低い損失、およびレジジティ（regidity）のた
めに基礎プレートとして９６％アルミナを採用した。ア
ルミナニトリド、サファイアおよび石英もまたその長所
を有しており、従って使用することができる。アルミナ
ニトリドは、熱を消散させるための高い熱伝導性を有す
るというさらに追加の長所を有している。また別の方法
においては、銀を正面金属として選択し、Ｐｄ／Ａｇ合
金を裏面金属として選択している。
裏面上のプリント回路は、多数の金属充てん環状ホール
１６によって接続されたグラウンド面１２および２２
（４５°の斜線の領域）を有している。４個のＩ／Ｏポ
ート１、２、３、４がある。各ポートは３個の物理的セ
クションを含む電気信号線を含む：誘電体基板の正面上
のワイヤボンディングパッド１１、誘電体基板の裏面上
のはんだ付けパッド２１、および基板中に埋め込まれて
いてはんだ付けパッドとワイヤボンディングパッドを接
続している金属充填バイアスロット１５。ＭＭＩＣは正
面のグラウンド面１２のダイキャビティ１３上に置かれ
ている。ＭＭＩＣの単一のポートはパッケージのＩ／Ｏ
ポートのワイヤボンディングパッド１１にワイヤ結合さ
れている。斜線の領域の間の空間は支持体の純粋な表面
である。金属ポートを慣用的な厚膜または薄膜の技術に
よって製造することができる。金属としては金、銀、銅
などを使用することができるが、各々長所と短所を有し
ている。この図においては厚膜を使用した。正面の金属
は金であり、裏面の金属は銀である。厚膜の技術を使用
している理由は、厚膜技術は薄膜技術よりはるかに安価
であるためである。前面の金は容易にワイヤ結合するこ
とができて侵食しないが、鉛はんだによって容易に攻撃
を受け得る。銀を背面において使用しているのは、それ
ははんだ付け鉛の攻撃を回避することができ価格が金よ
り安価であるためであるが、銀はワイヤ−結合すること
が容易にはできずまた硫黄（sulfer）と反応し得る。銅
はより安価な材料であり、はんだによってほとんど攻撃
を受けないが、製造するのに費用がかかり化学的に反応
性（または非安定性）である。誘電支持体のための材料
としては、アルミナ（Ａｌ2Ｏ3）、アルミナニトリド、
サファイア、石英などのようなマイクロ波応用のために
好適である任意の材料、並びにジュリオド（Duriod）、
テフロンなどのような他のプリント板材料を使用でき
る。本実施例は、（回路領域を減少させるための）高い
誘電率、低い損失、およびレジジティ（regidity）のた
めに基礎プレートとして９６％アルミナを採用した。ア
ルミナニトリド、サファイアおよび石英もまたその長所
を有しており、従って使用することができる。アルミナ
ニトリドは、熱を消散させるための高い熱伝導性を有す
るというさらに追加の長所を有している。また別の方法
においては、銀を正面金属として選択し、Ｐｄ／Ａｇ合
金を裏面金属として選択している。
【００１０】パッケージの封鎖金属キャップの上面図お
よび側面図は図４（ａ）（上面図）および図４（ｂ）
（側面図）中に示されている。キャップはパッケージと
同じ大きさであり、黄銅、コバー（covar）（Ｆｅ、Ｃ
ｏおよびＮｉの合金）、合金４２などによって構築され
る。図４（ａ）に示すように、金属キャップは、中央上
部プレート４２を４個の角において図４（ｂ）に示すよ
うな４個の下部プレート４１に接続する８個の壁体４３
を有する六角形状を有している。これらの４個の下部プ
レート４１とともにキャップは伝導性エポキシによって
パッケージの前側基部に付着する。
よび側面図は図４（ａ）（上面図）および図４（ｂ）
（側面図）中に示されている。キャップはパッケージと
同じ大きさであり、黄銅、コバー（covar）（Ｆｅ、Ｃ
ｏおよびＮｉの合金）、合金４２などによって構築され
る。図４（ａ）に示すように、金属キャップは、中央上
部プレート４２を４個の角において図４（ｂ）に示すよ
うな４個の下部プレート４１に接続する８個の壁体４３
を有する六角形状を有している。これらの４個の下部プ
レート４１とともにキャップは伝導性エポキシによって
パッケージの前側基部に付着する。
【００１１】図５および図６は、Ｉ／Ｏポートの分配さ
れた補償形構造を詳細に示す。図５は単一のポートの構
造の正面および裏面の重ね合わせを示す。４５°の斜線
の領域１５、２１、２２は裏面金属であり、１３５°の
斜線の領域１１、１２、１５は正面金属である。金属充
填スロット１５によって２個の信号線１１および１２は
連結し、そしてスロットの端から等しい距離とともにス
ロットの２個の側面の近くおよびそこに位置する金属充
填ホール１４によって、２つのグラウンド面１２および
２２は短絡する。図６（ｂ）、図６（ｃ）および図６
（ｄ）は図５におけるセクションI、セクションIIおよ
びセクションIIIの図である。同一平面上の導波管（Ｃ
ＰＷ）の慣用的構造を図６（ａ）中に示す。基板６３の
前面はいかなる金属も含まずに純粋である。一方、等し
い空間間隔を有する３個の平行な金属線６１および６２
はプリントされている。中央線６１は単一の線であり、
他の２本の線６２はグラウンド面である。それらの間に
分配された電気領域が基板中に閉じ込められるのはアル
ミナ基板の誘電率が高いためである。基板の誘電率およ
び深さを一度選択したら、特性インピーダンスを中心線
の幅および６１および６２間の空間によって測定する。
空間が狭くなるにつれて、分布されるキャパシタンスは
大きくなり特性インピーダンスは低くなる。ＳＭＴ法に
おいてＰＣ板へのパッケージの良好な接着を提供するた
めに、そして短絡を防止するために、図５に示すような
はんだ付けパッド２１のＩ／Ｏパッド幅ＰＷ、およびグ
ラウンド面２２までのその隙間ＧＡＰは、いくつかの商
業上の規制を満足するのに十分な程大きくなければなら
ない。通常ＰＷは１から１．２ｍｍの範囲内であり；Ｇ
ＡＰは０．８から１ｍｍの範囲内である。この規制の下
においては、空間ははんだ付けパッド２１の特性インピ
ーダンスが８０オーム以上まで上昇するように非常に広
いものであり、それによりインピーダンスの不適合が生
じてパッケージの性能は著しく損なわれる。
れた補償形構造を詳細に示す。図５は単一のポートの構
造の正面および裏面の重ね合わせを示す。４５°の斜線
の領域１５、２１、２２は裏面金属であり、１３５°の
斜線の領域１１、１２、１５は正面金属である。金属充
填スロット１５によって２個の信号線１１および１２は
連結し、そしてスロットの端から等しい距離とともにス
ロットの２個の側面の近くおよびそこに位置する金属充
填ホール１４によって、２つのグラウンド面１２および
２２は短絡する。図６（ｂ）、図６（ｃ）および図６
（ｄ）は図５におけるセクションI、セクションIIおよ
びセクションIIIの図である。同一平面上の導波管（Ｃ
ＰＷ）の慣用的構造を図６（ａ）中に示す。基板６３の
前面はいかなる金属も含まずに純粋である。一方、等し
い空間間隔を有する３個の平行な金属線６１および６２
はプリントされている。中央線６１は単一の線であり、
他の２本の線６２はグラウンド面である。それらの間に
分配された電気領域が基板中に閉じ込められるのはアル
ミナ基板の誘電率が高いためである。基板の誘電率およ
び深さを一度選択したら、特性インピーダンスを中心線
の幅および６１および６２間の空間によって測定する。
空間が狭くなるにつれて、分布されるキャパシタンスは
大きくなり特性インピーダンスは低くなる。ＳＭＴ法に
おいてＰＣ板へのパッケージの良好な接着を提供するた
めに、そして短絡を防止するために、図５に示すような
はんだ付けパッド２１のＩ／Ｏパッド幅ＰＷ、およびグ
ラウンド面２２までのその隙間ＧＡＰは、いくつかの商
業上の規制を満足するのに十分な程大きくなければなら
ない。通常ＰＷは１から１．２ｍｍの範囲内であり；Ｇ
ＡＰは０．８から１ｍｍの範囲内である。この規制の下
においては、空間ははんだ付けパッド２１の特性インピ
ーダンスが８０オーム以上まで上昇するように非常に広
いものであり、それによりインピーダンスの不適合が生
じてパッケージの性能は著しく損なわれる。
【００１２】この欠点を克服するために、本発明では、
パッケージの上面上に２つのエクステンディド（extend
ed）グラウンド面１２を利用して、パッド２１により大
きい分布キャパシタンスを提供して、結果として、はん
だ付けパッド２１の特性インピーダンスを８０オームか
ら５０オームヘ減ずる。図５の第１部分Iに対応するこ
のような補償形疑似ＣＰＷ構造の側面図を図６（ｂ）に
例証する。本発明の構造は、「補償形疑似ＣＰＷ構造」
と呼ばれている。図６（ａ）に示されている慣用的なＣ
ＰＷ構造やＣＰＷＧ（ＣＰＷゲート）構造とは異なるか
らである。
パッケージの上面上に２つのエクステンディド（extend
ed）グラウンド面１２を利用して、パッド２１により大
きい分布キャパシタンスを提供して、結果として、はん
だ付けパッド２１の特性インピーダンスを８０オームか
ら５０オームヘ減ずる。図５の第１部分Iに対応するこ
のような補償形疑似ＣＰＷ構造の側面図を図６（ｂ）に
例証する。本発明の構造は、「補償形疑似ＣＰＷ構造」
と呼ばれている。図６（ａ）に示されている慣用的なＣ
ＰＷ構造やＣＰＷＧ（ＣＰＷゲート）構造とは異なるか
らである。
【００１３】慣用的なマイクロウェーブパッケージにお
けるパッケージの性能を劣化させるその他の高インピー
ダンス素子は、該構造の２つの側の信号線を接続するた
めのバイアホールであり、これは純粋なインダクタと等
価である。このインダクタンスを補償してインピーダン
スを５０オームまで減ずるためには２つの方法がある。
一つの方法はインダクタンスを減ずることであり、もう
一つの方法は分布キャパシタンスを加えることである。
伝統的な円形バイアホールを使用する代わりに、本発明
は、図５に示されるような金属充填広幅スロット１５を
使用して、図６（ｃ）に示されるように、インダクタン
スを減ずると同時により大きな分布キャパシタンスを加
える。更に、該構造は、グラウンドホール１６中の２つ
の補償形グラウンドホール１４を使用する。グラウンド
ホール１６は、２つのグラウンド面１２，２２を短絡さ
せるものであり、図５及び図６（ｃ）に示されるよう
に、スロットの両側及びその付近においてスロットに対
して等間隔で存在して、スロット１５の分布キャパシタ
ンスを増大させる。図５の部分IIIでは、該板の正面上
の５０オームのテーパー形ワイヤボンディングパッドが
使用されている。部分IIIは、また、図６（ｄ）の側面
図によって示されているように、疑似ＣＰＷ構造として
形成されている。信号線１１とグラウンド面１２との間
の隙間は狭いので、電場は、図６（ｄ）の短い電気線Ｅ
によって指標されているように、該隙間の中に殆ど全部
閉じ込められている。従って、裏側からの影響は無視で
きる。
けるパッケージの性能を劣化させるその他の高インピー
ダンス素子は、該構造の２つの側の信号線を接続するた
めのバイアホールであり、これは純粋なインダクタと等
価である。このインダクタンスを補償してインピーダン
スを５０オームまで減ずるためには２つの方法がある。
一つの方法はインダクタンスを減ずることであり、もう
一つの方法は分布キャパシタンスを加えることである。
伝統的な円形バイアホールを使用する代わりに、本発明
は、図５に示されるような金属充填広幅スロット１５を
使用して、図６（ｃ）に示されるように、インダクタン
スを減ずると同時により大きな分布キャパシタンスを加
える。更に、該構造は、グラウンドホール１６中の２つ
の補償形グラウンドホール１４を使用する。グラウンド
ホール１６は、２つのグラウンド面１２，２２を短絡さ
せるものであり、図５及び図６（ｃ）に示されるよう
に、スロットの両側及びその付近においてスロットに対
して等間隔で存在して、スロット１５の分布キャパシタ
ンスを増大させる。図５の部分IIIでは、該板の正面上
の５０オームのテーパー形ワイヤボンディングパッドが
使用されている。部分IIIは、また、図６（ｄ）の側面
図によって示されているように、疑似ＣＰＷ構造として
形成されている。信号線１１とグラウンド面１２との間
の隙間は狭いので、電場は、図６（ｄ）の短い電気線Ｅ
によって指標されているように、該隙間の中に殆ど全部
閉じ込められている。従って、裏側からの影響は無視で
きる。
【００１４】この分布補償形構造は信号線の３つの部分
全て（パッド１１，２１、金属充填バイアスロット１
５）が、殆どの従来技術において利用されていたような
通過フィルターを利用する代わりに、広い周波数にわた
って標準的な５０オーム送電線となる。
全て（パッド１１，２１、金属充填バイアスロット１
５）が、殆どの従来技術において利用されていたような
通過フィルターを利用する代わりに、広い周波数にわた
って標準的な５０オーム送電線となる。
【００１５】上述のように、本発明では、単一金属充填
バイアホールの代わりに基板上に埋め込まれた金属充填
スロットを採用して、Ｉ／Ｏ信号をはんだ付けパッドと
ワイヤボンディングパッドとの間に移送する。本発明の
別の実施態様では、複数の金属充填バイアホールを一列
にスロット１５の元々の位置において、金属充填スロッ
ト構造の代わりとする。図７は、金属充填ホール１４と
整列したダブル金属充填バイアホール１８を、図５の金
属充填構造の代わりに使用しているような実施態様に係
る単一ポート構造を示す。即ち、複数の整列した金属充
填バイアホールは金属充填バイアスロット構造の機能を
シミュレートできる。
バイアホールの代わりに基板上に埋め込まれた金属充填
スロットを採用して、Ｉ／Ｏ信号をはんだ付けパッドと
ワイヤボンディングパッドとの間に移送する。本発明の
別の実施態様では、複数の金属充填バイアホールを一列
にスロット１５の元々の位置において、金属充填スロッ
ト構造の代わりとする。図７は、金属充填ホール１４と
整列したダブル金属充填バイアホール１８を、図５の金
属充填構造の代わりに使用しているような実施態様に係
る単一ポート構造を示す。即ち、複数の整列した金属充
填バイアホールは金属充填バイアスロット構造の機能を
シミュレートできる。
【００１６】図８は、本発明の試験回路である。４５゜
斜線領域７１は正面側のレイアウトであり、１３５゜斜
線領域７２は裏面側のレイアウトである。パッケージと
試験取付具との間の違いは、試験取付具が２つのＩ／Ｏ
ポートを接続する余分の５０オーム線を有することであ
る。その他の２つのポートは使用されない。この測定結
果は図９に示されている。測定された周波数範囲は１６
ＧＨｚに限定される。システムとＳＭＡ接続の信頼性の
ためである。平均反射率（Ｓ１１）が−１５ｄＢ未満で
あり、平均伝達係数は１〜１６ＧＨｚの非常に広い帯域
にわたって−０．２ｄＢの範囲内である。換言すれば、
パッケージは殆ど損失がない。実際、損失には３つのタ
イプの損失がある。すなわち、 １．２つのＩ／Ｏポートからの損失 ２．余分の５０オーム線からの損失 ３．２つのＳＭＡコネクタからの損失（これは支配的な
損失である）
斜線領域７１は正面側のレイアウトであり、１３５゜斜
線領域７２は裏面側のレイアウトである。パッケージと
試験取付具との間の違いは、試験取付具が２つのＩ／Ｏ
ポートを接続する余分の５０オーム線を有することであ
る。その他の２つのポートは使用されない。この測定結
果は図９に示されている。測定された周波数範囲は１６
ＧＨｚに限定される。システムとＳＭＡ接続の信頼性の
ためである。平均反射率（Ｓ１１）が−１５ｄＢ未満で
あり、平均伝達係数は１〜１６ＧＨｚの非常に広い帯域
にわたって−０．２ｄＢの範囲内である。換言すれば、
パッケージは殆ど損失がない。実際、損失には３つのタ
イプの損失がある。すなわち、 １．２つのＩ／Ｏポートからの損失 ２．余分の５０オーム線からの損失 ３．２つのＳＭＡコネクタからの損失（これは支配的な
損失である）
【図１】本発明の前面側の配置を示す。
【図２】本発明の背面側の配置を示す。
【図３】前面側の配置と背面側の配置の重ね合わせを示
す。
す。
【図４】図４（ａ）は金属キャップの上面図を示し、図
４（ｂ）は金属キャップの側面図を示す。
４（ｂ）は金属キャップの側面図を示す。
【図５】本発明によってI、IIおよびIIIと分類された３
つのセクションを含む単一の口の構造を示す。
つのセクションを含む単一の口の構造を示す。
【図６】図６（ａ）は同一平面上の導波管の構造を示
す。図６（ｂ）から（ｄ）は図１中の入力口１の拡大図
である図５のセクションI、セクションIIおよびセクシ
ョンIIIの側面図である。図６（ｂ）は補整された疑似
（pseudo）−ＣＰＷ構造を示す。図６（ｃ）は補整され
たバイアスロット（via-slot）構造を示す。図６（ｄ）
は疑似−ＣＰＷ構造を示す。
す。図６（ｂ）から（ｄ）は図１中の入力口１の拡大図
である図５のセクションI、セクションIIおよびセクシ
ョンIIIの側面図である。図６（ｂ）は補整された疑似
（pseudo）−ＣＰＷ構造を示す。図６（ｃ）は補整され
たバイアスロット（via-slot）構造を示す。図６（ｄ）
は疑似−ＣＰＷ構造を示す。
【図７】本発明のもう一つ別の態様による図５に対応す
るもう一つ別の単一の口の構造を示す。
るもう一つ別の単一の口の構造を示す。
【図８】本発明の試験回路を示す。
【図９】この新規な構造の測定したＳ−パラメーターＳ
２１とＳ１１を示す。
２１とＳ１１を示す。
Claims (7)
- 【請求項１】誘電体プレート；前記プレートの正面側上
にプリントされた第１金属グラウンド面１２；前記プリ
ントの裏面側上にプリントされた第２金属グラウンド面
２２；前記プリント中にあり、金属で第１グラウンド面
１２から第２グラウンド面２２まで接続するバイアホー
ル１６；前記プレートの裏面側上に金属のはんだ付けパ
ッド２１を含む信号線を有する少なくとも１つの入力／
出力ポート、このとき、はんだ付けパッド２１は前記第
２グラウンド面からははんだ付けパッド２１の２つの両
側において等しい間隔だけ隔離されて前記プレートの裏
面側に共面の導波構造を形成しており；前記第１グラウ
ンド面１２は前記プレートの裏面側上の共面導波構造を
覆う拡張部を有しており、電気的不連続に起因する前記
はんだ付けパッド２１の特性インピーダンスの不整合を
補償するために、所定の金属の存在しない領域が前記は
んだ付けパッド２１上の前記プレートの正面側に残って
おり；前記信号線は前記プレートの正面側上にワイヤボ
ンディングパッド１１を更に含み、且つ、ワイヤボンデ
ィングパッド１１は金属製で前記第１グラウンド面１２
からは隔離されており；そして、 金属充填スロット１５が、ワイヤボンディングパッド１
１とはんだ付けパッド２１とを接続するために前記プレ
ート中に埋め込まれており、前記スロット１５は前記バ
イアホール１６の断面より大きな断面を有している；表
面取付可能なマイクロ波パッケージ。 - 【請求項２】 前記第１グラウンド面１２と第２グラウ
ンド面２２とを接続するために金属で充填され且つ前記
第１及び第２グラウンド面１２，２２の間に等しい間隔
を保ってスロット１５の２つの両側においてスロット１
５と物理的に整列して位置する２つの補償形バイアホー
ル１４を更に含んで、前記金属充填バイアスロット１５
のキャパシタンスを電気的不連続に起因する前記信号線
の特性インピーダンスの不整合を補償するために増大す
ることができることを特徴とする請求項１に記載の表面
取付可能なマイクロ波パッケージ。 - 【請求項３】 集積回路チップを前記第１グラウンド面
に取付け、前記ワイヤボンディングパッド１１にワイヤ
結合することを特徴とする請求項１に記載の表面取付可
能なマイクロ波パッケージ。 - 【請求項４】 前記ワイヤボンディングパッケージ１１
と前記第１グラウンド面１２との間の隙間をスロット１
５に近い幅のより広い間隔からスロット１５から離れた
幅のより狭い間隔までテーパー化していることを特徴と
する請求項１に記載の表面取付可能なマイクロ波パッケ
ージ。 - 【請求項５】 前記ワイヤボンディングパッケージ１１
の幅はスロット１５に近い幅のより広い部分からスロッ
ト１５から離れた幅のより狭い部分までテーパー化して
いることを特徴とする請求項４に記載の表面取付可能な
マイクロ波パッケージ。 - 【請求項６】誘電体プレート；前記プレートの正面側上
にプリントされた第１金属グラウンド面１２；前記プリ
ントの裏面側上にプリントされた第２金属グラウンド面
２２；前記プリント中にあり、金属で第１グラウンド面
１２から第２グラウンド面２２まで接続するバイアホー
ル１６；前記プレートの裏面側上に金属のはんだ付けパ
ッド２１、前記プレートの正面側上に金属のワイヤボン
ディングパッド１１、且つ、ワイヤボンディングパッド
１１とはんだ付けパッド２１とを接続するための前記プ
レート中に埋め込まれた金属充填バイアスロット１５を
含む信号線を有する少なくとも１つの入力／出力ポー
ト、このとき、前記スロット１５は前記バイアホール１
６の断面より大きな断面を有しており；前記ワイヤボン
ディングパッド１１、前記はんだ付けパッド２１及び前
記スロット１５に起因するインピーダンスの不整合は、
第１グラウンド面１２と第２グラウンド面２２を用いた
分布キャパシタンスによってそれぞれ補償されて直接的
に整合インピーダンスを生ずるものである；表面取付可
能なマイクロ波パッケージ。 - 【請求項７】誘電体プレート；前記プレートの正面側上
にプリントされた第１金属グラウンド面１２；前記プリ
ントの裏面側上にプリントされた第２金属グラウンド面
２２；前記プリント中にあり、金属で第１グラウンド面
１２から第２グラウンド面２２まで接続するバイアホー
ル１６；前記プレートの裏面側上に金属のはんだ付けパ
ッド２１、前記プレートの正面側上に金属のワイヤボン
ディングパッド１１、且つ、前記誘電体プレートの上面
から整列して配置され更にワイヤボンディングパッド１
１とはんだ付けパッド２１とを接続するための前記プレ
ート中に平行に埋め込まれた複数の金属充填バイアホー
ル１８を含む含む信号線を有する少なくとも１つの入力
／出力ポートを含み、 前記ワイヤボンディングパッド
１１、前記はんだ付けパッド２１及び前記複数の金属充
填バイアホール１８に起因するインピーダンスの不整合
は、第１グラウンド面１２と第２グラウンド面２２を用
いた分布キャパシタンスによってそれぞれ補償されて直
接的に整合インピーダンスを生ずるものである；表面取
付可能なマイクロ波パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31877594A JPH08186198A (ja) | 1994-12-21 | 1994-12-21 | 表面取付可能なマイクロ波パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31877594A JPH08186198A (ja) | 1994-12-21 | 1994-12-21 | 表面取付可能なマイクロ波パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08186198A true JPH08186198A (ja) | 1996-07-16 |
Family
ID=18102811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31877594A Pending JPH08186198A (ja) | 1994-12-21 | 1994-12-21 | 表面取付可能なマイクロ波パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08186198A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0936616A (ja) * | 1995-07-13 | 1997-02-07 | Mitsubishi Electric Corp | マイクロ波回路装置 |
-
1994
- 1994-12-21 JP JP31877594A patent/JPH08186198A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0936616A (ja) * | 1995-07-13 | 1997-02-07 | Mitsubishi Electric Corp | マイクロ波回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424693A (en) | Surface mountable microwave IC package | |
| US6057600A (en) | Structure for mounting a high-frequency package | |
| US4600907A (en) | Coplanar microstrap waveguide interconnector and method of interconnection | |
| US6483406B1 (en) | High-frequency module using slot coupling | |
| JPH10242716A (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| JPH0766949B2 (ja) | Ｉｃパッケージ | |
| US11937368B2 (en) | Structure for circuit interconnects | |
| JP3357435B2 (ja) | 半導体集積回路装置 | |
| JPWO2004075336A1 (ja) | 高周波回路 | |
| EP0718905A1 (en) | Surface mountable microwave IC package | |
| US6998292B2 (en) | Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier | |
| US6781488B2 (en) | Connected construction of a high-frequency package and a wiring board | |
| JP4616968B2 (ja) | インターポーザを使用した高周波用半導体装置 | |
| JPH08186198A (ja) | 表面取付可能なマイクロ波パッケージ | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3618046B2 (ja) | 高周波回路用パッケージ | |
| JPS5911652A (ja) | 著しく高い周波数で作動する集積論理回路を組込むためのマイクロパツケ−ジ | |
| JP3034672B2 (ja) | 半導体装置実装体 | |
| JPH02198158A (ja) | 半導体装置 | |
| JPH05199019A (ja) | 高周波回路パッケージ | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JPH0936617A (ja) | 高周波モジュール | |
| JP3395290B2 (ja) | 高周波用回路基板 | |
| JP3048992B2 (ja) | Ｍｍｉｃモジュール | |
| JPH06244602A (ja) | マイクロ波集積回路およびそのパッケージ |