JP3048992B2 - Ｍｍｉｃモジュール - Google Patents
ＭｍｉｃモジュールInfo
- Publication number
- JP3048992B2 JP3048992B2 JP9354820A JP35482097A JP3048992B2 JP 3048992 B2 JP3048992 B2 JP 3048992B2 JP 9354820 A JP9354820 A JP 9354820A JP 35482097 A JP35482097 A JP 35482097A JP 3048992 B2 JP3048992 B2 JP 3048992B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- mmic
- line
- connection
- strip line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Waveguide Connection Structure (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＭＩＣ(Microwa
ve Monolithic Integrated Circuit) モジュールに関
し、より詳細には、アルミナキャリア上にＭＭＩＣチッ
プを実装する際の実装構造に関する。
ve Monolithic Integrated Circuit) モジュールに関
し、より詳細には、アルミナキャリア上にＭＭＩＣチッ
プを実装する際の実装構造に関する。
【０００２】
【従来の技術】複数のＭＭＩＣチップを用いて送信機、
受信機及び送受信機を構成する場合、波長がミリ波帯の
範囲にあり、それに伴い、周波数が高くなると、ＭＭＩ
Ｃチップの接続部の損失が大きくなる。このため、損失
を大きくすることなく、ＭＭＩＣチップを実装すること
は重要な課題である。
受信機及び送受信機を構成する場合、波長がミリ波帯の
範囲にあり、それに伴い、周波数が高くなると、ＭＭＩ
Ｃチップの接続部の損失が大きくなる。このため、損失
を大きくすることなく、ＭＭＩＣチップを実装すること
は重要な課題である。
【０００３】従来は、ＭＭＩＣチップの接続部の損失を
減らし、かつ、ＭＭＩＣチップを搭載したＭＭＩＣモジ
ュールの小型化を図るため、一枚のアルミナキャリア上
に直接ＭＭＩＣチップを搭載し、さらに、アルミナキャ
リア上に入出力線路を設け、ＭＭＩＣチップと入出力線
路との間を金リボン又は金ワイヤで接続していた。図２
は従来のＭＭＩＣモジュールの一例を示す。図２（Ａ）
は上方から見た平面図、図２（Ｂ）は側面図、図２
（Ｃ）は図２（Ａ）のＡ−Ａ線における断面図である。
減らし、かつ、ＭＭＩＣチップを搭載したＭＭＩＣモジ
ュールの小型化を図るため、一枚のアルミナキャリア上
に直接ＭＭＩＣチップを搭載し、さらに、アルミナキャ
リア上に入出力線路を設け、ＭＭＩＣチップと入出力線
路との間を金リボン又は金ワイヤで接続していた。図２
は従来のＭＭＩＣモジュールの一例を示す。図２（Ａ）
は上方から見た平面図、図２（Ｂ）は側面図、図２
（Ｃ）は図２（Ａ）のＡ−Ａ線における断面図である。
【０００４】図２に示したＭＭＩＣモジュールは、表面
に矩形状の第一グランドパターン２を、裏面に第二グラ
ンドパターン（図示せず）をそれぞれ有するアルミナキ
ャリア１を備えている。アルミナキャリア１には６個の
ビアホール３が設けられており、このビアホール３を介
して、第一グランドパターン２と第二グランドパターン
とが接続されている。なお、ビアホール３の数は６個に
限定されるものではなく、熱的及び電気的に必要かつ十
分な数が選定される。
に矩形状の第一グランドパターン２を、裏面に第二グラ
ンドパターン（図示せず）をそれぞれ有するアルミナキ
ャリア１を備えている。アルミナキャリア１には６個の
ビアホール３が設けられており、このビアホール３を介
して、第一グランドパターン２と第二グランドパターン
とが接続されている。なお、ビアホール３の数は６個に
限定されるものではなく、熱的及び電気的に必要かつ十
分な数が選定される。
【０００５】アルミナキャリア１の第一グランドパター
ン２上にはその中央にＭＭＩＣチップ４が搭載されてい
る。ＭＭＩＣチップ４の両側縁部の付近には、各側縁に
つきそれぞれ２個ずつのグランド端子５が設けられてい
る。これらのグランド端子５はＭＭＩＣチップ４への信
号の入力端またはＭＭＩＣチップ４からの信号の出力端
をなしており、コプレーナ線路を形成している。プロバ
ーを使用する評価測定器を用いて、ＭＭＩＣチップ４の
評価を行う際には、グランド端子５を介して信号の入出
力が行われる。
ン２上にはその中央にＭＭＩＣチップ４が搭載されてい
る。ＭＭＩＣチップ４の両側縁部の付近には、各側縁に
つきそれぞれ２個ずつのグランド端子５が設けられてい
る。これらのグランド端子５はＭＭＩＣチップ４への信
号の入力端またはＭＭＩＣチップ４からの信号の出力端
をなしており、コプレーナ線路を形成している。プロバ
ーを使用する評価測定器を用いて、ＭＭＩＣチップ４の
評価を行う際には、グランド端子５を介して信号の入出
力が行われる。
【０００６】アルミナキャリア１上には、第一グランド
パターン２の両側にそれぞれストリップ線路６が水平方
向に延びるように形成されている。このストリップ線路
６は５０オームの特性インピーダンスを有している。ア
ルミナキャリア１上に搭載されるＭＭＩＣチップ４とス
トリップ線路６とは接続線路７を介して接続されてい
る。接続線路７は、通常、金ワイヤ又は金リボンからな
る。
パターン２の両側にそれぞれストリップ線路６が水平方
向に延びるように形成されている。このストリップ線路
６は５０オームの特性インピーダンスを有している。ア
ルミナキャリア１上に搭載されるＭＭＩＣチップ４とス
トリップ線路６とは接続線路７を介して接続されてい
る。接続線路７は、通常、金ワイヤ又は金リボンからな
る。
【０００７】
【発明が解決しようとする課題】この従来のＭＭＩＣモ
ジュールは以下のような問題点を有していた。第一の問
題点は、ストリップ線路６とＭＭＩＣチップ４とを接続
する接続線路７が、第一グランドパターン２とストリッ
プ線路６との間のギャップｗ及びＭＭＩＣチップ４の高
さｈの範囲において、電気的に５０オーム線路となって
いない点である。すなわち、ギャップｗ及びＭＭＩＣチ
ップ４の高さｈに起因して、接続線路７のインピーダン
スが非連続となる点である。このため、ストリップ線路
６とＭＭＩＣチップ４との接続部におけるｓパラメータ
（scattering parameter: 散乱行列）が劣化し、反射損
による接続損失が増加する。この接続損失はギャップｗ
及び高さｈに比例して増大し、ミリ波帯において周波数
が高くなるほど増大する。
ジュールは以下のような問題点を有していた。第一の問
題点は、ストリップ線路６とＭＭＩＣチップ４とを接続
する接続線路７が、第一グランドパターン２とストリッ
プ線路６との間のギャップｗ及びＭＭＩＣチップ４の高
さｈの範囲において、電気的に５０オーム線路となって
いない点である。すなわち、ギャップｗ及びＭＭＩＣチ
ップ４の高さｈに起因して、接続線路７のインピーダン
スが非連続となる点である。このため、ストリップ線路
６とＭＭＩＣチップ４との接続部におけるｓパラメータ
（scattering parameter: 散乱行列）が劣化し、反射損
による接続損失が増加する。この接続損失はギャップｗ
及び高さｈに比例して増大し、ミリ波帯において周波数
が高くなるほど増大する。
【０００８】これらのギャップｗは、実装技術的な見地
からも、小さくすることには限界があり、また、高さｈ
はチップの寸法で一義的に決まるため、接続損失の低減
には限界があった。第２の問題点は、ストリップ線路６
とＭＭＩＣチップ４とを接続する接続線路７は、図２で
明らかなように、アルミナキャリア１の表面に形成され
た第一グランドパターン２から遠いため、インピーダン
スが高くなり、放射損失が増大する。このため、第一の
問題点で示した反射損失と併せて、ストリップ線路６と
ＭＭＩＣチップ４との接続部の損失を増大させるという
問題があった。
からも、小さくすることには限界があり、また、高さｈ
はチップの寸法で一義的に決まるため、接続損失の低減
には限界があった。第２の問題点は、ストリップ線路６
とＭＭＩＣチップ４とを接続する接続線路７は、図２で
明らかなように、アルミナキャリア１の表面に形成され
た第一グランドパターン２から遠いため、インピーダン
スが高くなり、放射損失が増大する。このため、第一の
問題点で示した反射損失と併せて、ストリップ線路６と
ＭＭＩＣチップ４との接続部の損失を増大させるという
問題があった。
【０００９】また、特開昭６１−２３４０５５号公報に
開示されている半導体装置においては、パッケージに設
けられる信号端子の両側に所定の間隔でグランド端子を
設け、信号端子とグランド端子とでコプレーナ形伝送路
を形成し、信号端子に接続される信号線のインピーダン
スを整合するようになっている。特開平７−２４０４９
４号公報は、ワイヤのインダクタ成分を無視できる程度
にワイヤの長さを短くし、使用周波数の高いＭＭＩＣを
パッケージした場合における発振を防止するために、半
導体チップを固着するダイパッドと、このダイパッドの
両側に形成された複数本のリードとを有し、複数本のリ
ードの中の半導体チップグランド用リードがダイパッド
に直接接続されている半導体パッケージ用リードフレー
ムを提案している。
開示されている半導体装置においては、パッケージに設
けられる信号端子の両側に所定の間隔でグランド端子を
設け、信号端子とグランド端子とでコプレーナ形伝送路
を形成し、信号端子に接続される信号線のインピーダン
スを整合するようになっている。特開平７−２４０４９
４号公報は、ワイヤのインダクタ成分を無視できる程度
にワイヤの長さを短くし、使用周波数の高いＭＭＩＣを
パッケージした場合における発振を防止するために、半
導体チップを固着するダイパッドと、このダイパッドの
両側に形成された複数本のリードとを有し、複数本のリ
ードの中の半導体チップグランド用リードがダイパッド
に直接接続されている半導体パッケージ用リードフレー
ムを提案している。
【００１０】しかしながら、これらの公報に開示されて
いる半導体装置又はリードフレームによっても、上記の
問題点は解決されていない。本発明は、以上のような従
来のＭＭＩＣモジュールの問題点に鑑みてなされたもの
であり、アルミナキャリア上のＭＭＩＣチップとストリ
ップ線路とを接続する接続線路の反射損失及び放射損失
を低減し、接続線路の特性インピーダンスをほぼ５０オ
ームの値に維持することができるＭＭＩＣモジュールを
提供することを目的とする。
いる半導体装置又はリードフレームによっても、上記の
問題点は解決されていない。本発明は、以上のような従
来のＭＭＩＣモジュールの問題点に鑑みてなされたもの
であり、アルミナキャリア上のＭＭＩＣチップとストリ
ップ線路とを接続する接続線路の反射損失及び放射損失
を低減し、接続線路の特性インピーダンスをほぼ５０オ
ームの値に維持することができるＭＭＩＣモジュールを
提供することを目的とする。
【００１１】
【課題を解決するための手段】この目的を達成するた
め、本発明のうち、請求項１は、表面に第一グランドパ
ターン及び入出力ストリップ線路を、裏面に第二グラン
ドパターンをそれぞれ有し、前記第一グランドパターン
と前記第二グランドパターンとはビアホールを介して接
続されているアルミナキャリアと、前記アルミナキャリ
ア上に搭載されたＭＭＩＣチップと、前記入出力ストリ
ップ線路と前記ＭＭＩＣチップとの間を接続する第一の
接続部材と、を備えるＭＭＩＣモジュールにおいて、前
記第一グランドパターンには、前記入出力ストリップ線
路の両側において前記入出力ストリップ線路に向かって
延びるグランド突出部が形成されており、前記ＭＭＩＣ
チップは入出力端にコプレーナ線路用グランド端子を有
し、前記コプレーナ線路用グランド端子において前記第
一の接続部材と並べて両側に配置された第二の接続部材
を介して前記グランド突出部と接続されていることを特
徴とするＭＭＩＣモジュールを提供する。
め、本発明のうち、請求項１は、表面に第一グランドパ
ターン及び入出力ストリップ線路を、裏面に第二グラン
ドパターンをそれぞれ有し、前記第一グランドパターン
と前記第二グランドパターンとはビアホールを介して接
続されているアルミナキャリアと、前記アルミナキャリ
ア上に搭載されたＭＭＩＣチップと、前記入出力ストリ
ップ線路と前記ＭＭＩＣチップとの間を接続する第一の
接続部材と、を備えるＭＭＩＣモジュールにおいて、前
記第一グランドパターンには、前記入出力ストリップ線
路の両側において前記入出力ストリップ線路に向かって
延びるグランド突出部が形成されており、前記ＭＭＩＣ
チップは入出力端にコプレーナ線路用グランド端子を有
し、前記コプレーナ線路用グランド端子において前記第
一の接続部材と並べて両側に配置された第二の接続部材
を介して前記グランド突出部と接続されていることを特
徴とするＭＭＩＣモジュールを提供する。
【００１２】請求項１に係るＭＭＩＣモジュールによれ
ば、入出力ストリップ線路とＭＭＩＣチップとを接続す
る第一の接続部材と、ＭＭＩＣチップとグランド突出部
とを接続する第二の接続部材はコプレーナ線路接続を形
成する。すなわち、第一の接続部材の両側にはグランド
突出部が存在しているため、入出力ストリップ線路と第
一グランドパターンとの間のギャップｗに起因して生じ
る第一の接続部材のインピーダンスの非連続性は解消さ
れる。
ば、入出力ストリップ線路とＭＭＩＣチップとを接続す
る第一の接続部材と、ＭＭＩＣチップとグランド突出部
とを接続する第二の接続部材はコプレーナ線路接続を形
成する。すなわち、第一の接続部材の両側にはグランド
突出部が存在しているため、入出力ストリップ線路と第
一グランドパターンとの間のギャップｗに起因して生じ
る第一の接続部材のインピーダンスの非連続性は解消さ
れる。
【００１３】また、第一の接続部材の両側にグランド突
出部を設けることにより、両グランド突出部の間に平行
電界が形成される。このため、第一グランドパターンに
電流が流れることがなくなる。すなわち、ＭＭＩＣチッ
プの高さｈにかかわらず、第一の接続部材のインピーダ
ンスの非連続性は解消される。このように、ギャップｗ
及びＭＭＩＣチップの高さｈに関係なく、ＭＭＩＣチッ
プと入出力ストリップ線路との間の良好な接続を維持す
ることができる。
出部を設けることにより、両グランド突出部の間に平行
電界が形成される。このため、第一グランドパターンに
電流が流れることがなくなる。すなわち、ＭＭＩＣチッ
プの高さｈにかかわらず、第一の接続部材のインピーダ
ンスの非連続性は解消される。このように、ギャップｗ
及びＭＭＩＣチップの高さｈに関係なく、ＭＭＩＣチッ
プと入出力ストリップ線路との間の良好な接続を維持す
ることができる。
【００１４】さらに、請求項２に記載されているよう
に、前記第一及び第二の接続部材の特性インピーダンス
の総和は５０オームになるように各接続部材のインピー
ダンスを設定することが好ましい。第二の接続部材を設
ける場合、第一の接続部材の特性インピーダンスを５０
オームのままにしておくと、第一及び第二の接続部材の
インピーダンスの総和が５０オームを超過してしまうこ
とになるので、これを回避するため、インピーダンスの
総和を５０オームとするという条件の下に第一及び第二
の接続部材のインピーダンスを設定することが好まし
い。
に、前記第一及び第二の接続部材の特性インピーダンス
の総和は５０オームになるように各接続部材のインピー
ダンスを設定することが好ましい。第二の接続部材を設
ける場合、第一の接続部材の特性インピーダンスを５０
オームのままにしておくと、第一及び第二の接続部材の
インピーダンスの総和が５０オームを超過してしまうこ
とになるので、これを回避するため、インピーダンスの
総和を５０オームとするという条件の下に第一及び第二
の接続部材のインピーダンスを設定することが好まし
い。
【００１５】請求項３に記載されているように、前記グ
ランド突出部には、該グランド突出部を前記第二グラン
ドパターンと接続する少なくとも一つの第二のビアホー
ルが形成されていることが好ましい。第一のビアホール
のみならず、グランド突出部と第二グランドパターンと
を接続する第二のビアホールを設けることにより、第一
グランドパターンと第二グランドパターンとをより確実
に接続することができる。
ランド突出部には、該グランド突出部を前記第二グラン
ドパターンと接続する少なくとも一つの第二のビアホー
ルが形成されていることが好ましい。第一のビアホール
のみならず、グランド突出部と第二グランドパターンと
を接続する第二のビアホールを設けることにより、第一
グランドパターンと第二グランドパターンとをより確実
に接続することができる。
【００１６】なお、この第二のビアホールは各グランド
突出部について１個に限定されるものではなく、２個又
は３個以上の第二のビアホールを形成してもよい。ま
た、請求項４に記載されているように、前記グランド突
出部と前記入出力ストリップ線路との間の間隔は２０ミ
クロン以上かつ５０ミクロン以下とすることが好まし
い。
突出部について１個に限定されるものではなく、２個又
は３個以上の第二のビアホールを形成してもよい。ま
た、請求項４に記載されているように、前記グランド突
出部と前記入出力ストリップ線路との間の間隔は２０ミ
クロン以上かつ５０ミクロン以下とすることが好まし
い。
【００１７】グランド突出部と入出力ストリップ線路と
の間の間隔は、大きすぎると両グランド突出部の間に適
当な電界が形成されず、逆に、小さすぎると製造精度上
の問題が出てくるので、２０ミクロン以上であって、５
０ミクロン以下であることが好ましい。なお、最適値は
２０ミクロンである。
の間の間隔は、大きすぎると両グランド突出部の間に適
当な電界が形成されず、逆に、小さすぎると製造精度上
の問題が出てくるので、２０ミクロン以上であって、５
０ミクロン以下であることが好ましい。なお、最適値は
２０ミクロンである。
【００１８】
【発明の実施の形態】図１は本発明の一実施形態に係る
ＭＭＩＣモジュールの一例を示す。図１（Ａ）は上方か
ら見た平面図、図１（Ｂ）は側面図、図１（Ｃ）は図１
（Ａ）のＡ−Ａ線における断面図である。本実施形態に
係るＭＭＩＣモジュールは、表面に矩形状の第一グラン
ドパターン２０を、裏面に第二グランドパターン（図示
せず）をそれぞれ有するアルミナキャリア２１を備えて
いる。アルミナキャリア２１の長手方向に延びる端部
（図２の上下方向の端部）には各３個のビアホール２３
がそれぞれ設けられており、このビアホール２３を介し
て、第一グランドパターン２０と第二グランドパターン
とが接続されている。なお、ビアホール２３の数は６個
に限定されるものではなく、熱的及び電気的に必要かつ
十分な数が選定される。
ＭＭＩＣモジュールの一例を示す。図１（Ａ）は上方か
ら見た平面図、図１（Ｂ）は側面図、図１（Ｃ）は図１
（Ａ）のＡ−Ａ線における断面図である。本実施形態に
係るＭＭＩＣモジュールは、表面に矩形状の第一グラン
ドパターン２０を、裏面に第二グランドパターン（図示
せず）をそれぞれ有するアルミナキャリア２１を備えて
いる。アルミナキャリア２１の長手方向に延びる端部
（図２の上下方向の端部）には各３個のビアホール２３
がそれぞれ設けられており、このビアホール２３を介し
て、第一グランドパターン２０と第二グランドパターン
とが接続されている。なお、ビアホール２３の数は６個
に限定されるものではなく、熱的及び電気的に必要かつ
十分な数が選定される。
【００１９】アルミナキャリア２１上に形成されている
第一グランドパターン２０上にはその中央にＭＭＩＣチ
ップ２４が搭載されている。アルミナキャリア２１上に
は、第一グランドパターン２０の両側において、それぞ
れストリップ線路２６がアルミナキャリア２１の長手方
向に延びるように形成されている。このストリップ線路
２６はそれぞれ５０オームの特性インピーダンスを有し
ている。
第一グランドパターン２０上にはその中央にＭＭＩＣチ
ップ２４が搭載されている。アルミナキャリア２１上に
は、第一グランドパターン２０の両側において、それぞ
れストリップ線路２６がアルミナキャリア２１の長手方
向に延びるように形成されている。このストリップ線路
２６はそれぞれ５０オームの特性インピーダンスを有し
ている。
【００２０】アルミナキャリア２１上に搭載されている
ＭＭＩＣチップ２４とストリップ線路２６とは第一接続
線路２７を介して接続されている。本実施形態における
第一接続線路２７は金ワイヤからなる。本実施形態に係
るＭＭＩＣモジュールにおいては、第一グランドパター
ン２０には、ストリップ線路２６の両側において、スト
リップ線路２６に沿って延びるグランド突出部２８が形
成されている。各グランド突出部２８とストリップ線路
２６との間はギャップｇの間隔があくように設定されて
いる。本実施形態におけるギャップｇは２０μｍに設定
されている。なお、ギャップｇは２０μｍから５０μｍ
の範囲内で設定される。
ＭＭＩＣチップ２４とストリップ線路２６とは第一接続
線路２７を介して接続されている。本実施形態における
第一接続線路２７は金ワイヤからなる。本実施形態に係
るＭＭＩＣモジュールにおいては、第一グランドパター
ン２０には、ストリップ線路２６の両側において、スト
リップ線路２６に沿って延びるグランド突出部２８が形
成されている。各グランド突出部２８とストリップ線路
２６との間はギャップｇの間隔があくように設定されて
いる。本実施形態におけるギャップｇは２０μｍに設定
されている。なお、ギャップｇは２０μｍから５０μｍ
の範囲内で設定される。
【００２１】各グランド突出部２８には、各グランド突
出部２８をアルミナキャリア２１の裏面に形成されてい
る第二グランドパターンと接続するための第二のビアホ
ール２９が一つずつ形成されている。ＭＭＩＣチップ２
４は、そのグランド端子（図示せず）において、各グラ
ンド突出部２８と第二接続線路３０を介して接続されて
いる。第二接続線路３０は、第一接続線路２７と同様
に、金ワイヤからなっている。なお、第二接続線路３０
は第一接続線路２７とは異なる材質からなるものであっ
てもよい。
出部２８をアルミナキャリア２１の裏面に形成されてい
る第二グランドパターンと接続するための第二のビアホ
ール２９が一つずつ形成されている。ＭＭＩＣチップ２
４は、そのグランド端子（図示せず）において、各グラ
ンド突出部２８と第二接続線路３０を介して接続されて
いる。第二接続線路３０は、第一接続線路２７と同様
に、金ワイヤからなっている。なお、第二接続線路３０
は第一接続線路２７とは異なる材質からなるものであっ
てもよい。
【００２２】さらに、本実施形態においては、第一接続
線路２７と第二接続線路３０の各インピーダンスの総和
は５０オームになるように設定されている。本実施形態
に係るＭＭＩＣモジュールは、以上のように、１個の第
一接続線路２７と２個の第二接続線路３０が並んで配置
されており、第二接続線路３０は第一接続線路２７とあ
わせてコープレーナ線路を構成している。このため、ス
トリップ線路２６とＭＭＩＣチップ２４との接続部に形
成される電界は中央に位置する第一接続線路２７とその
両側の第二接続線路３０との間にのみ存在し、第一グラ
ンドパターン２０とストリップ線路２６との間のギャッ
プｗ及びＭＭＩＣチップ２４の高さｈは電界の形成位置
には関与しない。
線路２７と第二接続線路３０の各インピーダンスの総和
は５０オームになるように設定されている。本実施形態
に係るＭＭＩＣモジュールは、以上のように、１個の第
一接続線路２７と２個の第二接続線路３０が並んで配置
されており、第二接続線路３０は第一接続線路２７とあ
わせてコープレーナ線路を構成している。このため、ス
トリップ線路２６とＭＭＩＣチップ２４との接続部に形
成される電界は中央に位置する第一接続線路２７とその
両側の第二接続線路３０との間にのみ存在し、第一グラ
ンドパターン２０とストリップ線路２６との間のギャッ
プｗ及びＭＭＩＣチップ２４の高さｈは電界の形成位置
には関与しない。
【００２３】従って、従来のＭＭＩＣモジュールにおい
てギャップｗ及びＭＭＩＣチップの高さｈに起因して生
じていたストリップ線路２６のインピーダンスの非連続
性は解消される。また、本実施形態に係るＭＭＩＣモジ
ュールによれば、ストリップ線路２６とＭＭＩＣチップ
２４との間は総計で５０オームのインピーダンスを有す
る第一接続線路２７及び第二接続線路３０で段差なく接
続されているため、接続部の反射損失及び放射損失は生
じない。このため、ストリップ線路２６とＭＭＩＣチッ
プ２４との接続部の接続損失は低減され、接続部の入出
力線路ｓパラメータも良好となる。
てギャップｗ及びＭＭＩＣチップの高さｈに起因して生
じていたストリップ線路２６のインピーダンスの非連続
性は解消される。また、本実施形態に係るＭＭＩＣモジ
ュールによれば、ストリップ線路２６とＭＭＩＣチップ
２４との間は総計で５０オームのインピーダンスを有す
る第一接続線路２７及び第二接続線路３０で段差なく接
続されているため、接続部の反射損失及び放射損失は生
じない。このため、ストリップ線路２６とＭＭＩＣチッ
プ２４との接続部の接続損失は低減され、接続部の入出
力線路ｓパラメータも良好となる。
【００２４】
【実施例】次に本発明の一実施例に係るＭＭＩＣモジュ
ールについて説明する。図２において、アルミナキャリ
ア１は厚さが０．１５ｍｍのアルミナセラミック基板か
らなり、その上面にはストリップ線路２６として薄膜ス
トリップ線路導体が蒸着され、その裏面は全面導体（図
示せず）となっている。
ールについて説明する。図２において、アルミナキャリ
ア１は厚さが０．１５ｍｍのアルミナセラミック基板か
らなり、その上面にはストリップ線路２６として薄膜ス
トリップ線路導体が蒸着され、その裏面は全面導体（図
示せず）となっている。
【００２５】アルミナ基板１上には、ＭＭＩＣチップ２
４を搭載するための第一グランドパターンとしての導体
部２０が蒸着により形成されており、導体部２０は第二
グランドパターンとしてのアルミナ基板裏面の導体部と
はビアホール２３を介して接続されている。第一グラン
ドパターンとしての導体部２０とストリップ線路２６と
の間の間隔はｗである。
４を搭載するための第一グランドパターンとしての導体
部２０が蒸着により形成されており、導体部２０は第二
グランドパターンとしてのアルミナ基板裏面の導体部と
はビアホール２３を介して接続されている。第一グラン
ドパターンとしての導体部２０とストリップ線路２６と
の間の間隔はｗである。
【００２６】ビアホール２３は直径が約０．２ｍｍで、
ＭＭＩＣチップ２４の電気特性及び放熱特性に基づいて
決定される数だけ適宜設けられている。導体部２０はそ
の表面を厚さ約５μの金で金メッキされている。ＭＭＩ
Ｃチップ２４は、送信機能、受信機能又は送受信機能を
有するＭＭＩＣチップであり、アルミナ基板２１上の導
体部２０の上にA ｕ−S ｎ等のロー材でロー付けされて
いる。
ＭＭＩＣチップ２４の電気特性及び放熱特性に基づいて
決定される数だけ適宜設けられている。導体部２０はそ
の表面を厚さ約５μの金で金メッキされている。ＭＭＩ
Ｃチップ２４は、送信機能、受信機能又は送受信機能を
有するＭＭＩＣチップであり、アルミナ基板２１上の導
体部２０の上にA ｕ−S ｎ等のロー材でロー付けされて
いる。
【００２７】ＭＭＩＣチップ２４には、ＭＭＩＣチップ
２４の入出力端をプロバーで測定するためのコープレー
ナ線路用グランド端子（図示せず）が形成されており、
ＭＭＩＣチップ２４は、このグランド端子において、ス
トリップ線路２６と第一接続線路２７を介して接続され
ている。導体部２０には、ストリップ線路２６に沿って
ストリップ線路２６の両側においてグランド突出部２８
が形成されている。グランド突出部２８とストリップ線
路２６との間のギャップｇは２０μｍに設定されてい
る。グランド突出部２８は、その先端において、ビアホ
ール２９を介して、アルミナ基板１の裏面に形成されて
いる導体部を接続されている。
２４の入出力端をプロバーで測定するためのコープレー
ナ線路用グランド端子（図示せず）が形成されており、
ＭＭＩＣチップ２４は、このグランド端子において、ス
トリップ線路２６と第一接続線路２７を介して接続され
ている。導体部２０には、ストリップ線路２６に沿って
ストリップ線路２６の両側においてグランド突出部２８
が形成されている。グランド突出部２８とストリップ線
路２６との間のギャップｇは２０μｍに設定されてい
る。グランド突出部２８は、その先端において、ビアホ
ール２９を介して、アルミナ基板１の裏面に形成されて
いる導体部を接続されている。
【００２８】ＭＭＩＣチップ２４と各グランド突出部２
８とは第二接続線路３０としての金ワイヤで接続されて
おり、第二接続線路３０は第一接続線路２７とあわせて
コープレーナ線路を構成している。以上のように、スト
リップ線路２６は電気的にインピーダンスの不連続性な
くＭＭＩＣチップ２４と接続されるため，ＭＭＩＣチッ
プ２４とストリップ線路２６との間の接続損失が低減さ
れ、ｓパラメータも良好である。
８とは第二接続線路３０としての金ワイヤで接続されて
おり、第二接続線路３０は第一接続線路２７とあわせて
コープレーナ線路を構成している。以上のように、スト
リップ線路２６は電気的にインピーダンスの不連続性な
くＭＭＩＣチップ２４と接続されるため，ＭＭＩＣチッ
プ２４とストリップ線路２６との間の接続損失が低減さ
れ、ｓパラメータも良好である。
【００２９】
【発明の効果】以上のように、本発明に係るＭＭＩＣモ
ジュールによれば、ＭＭＩＣチップをアルミナキャリア
へ直接搭載することが可能となり、ＭＭＩＣチップの特
性を劣化させることなく、回路の大幅な簡素化とＭＭＩ
Ｃモジュールの小型化が可能となる。
ジュールによれば、ＭＭＩＣチップをアルミナキャリア
へ直接搭載することが可能となり、ＭＭＩＣチップの特
性を劣化させることなく、回路の大幅な簡素化とＭＭＩ
Ｃモジュールの小型化が可能となる。
【００３０】かかる効果が得られる理由は、入出力スト
リップ線路とＭＭＩＣチップとの間を第一の接続部材と
第二の接続部材とで構成されるコプレーナ線路で接続し
たためである。すなわち、第一の接続部材の片側又は両
側にはグランド突出部が存在しているため、入出力スト
リップ線路と第一グランドパターンとの間のギャップｗ
及びＭＭＩＣチップの高さｈに起因して生じる第一の接
続部材のインピーダンスの非連続性は解消される。この
ように、ギャップｗ及び高さｈに関係なく、ＭＭＩＣチ
ップと入出力ストリップ線路との間の良好な接続を維持
することができるため、ＭＭＩＣチップをアルミナキャ
リアへ直接搭載することが可能となり、ひいては、ＭＭ
ＩＣモジュール全体の小型化が可能となる。
リップ線路とＭＭＩＣチップとの間を第一の接続部材と
第二の接続部材とで構成されるコプレーナ線路で接続し
たためである。すなわち、第一の接続部材の片側又は両
側にはグランド突出部が存在しているため、入出力スト
リップ線路と第一グランドパターンとの間のギャップｗ
及びＭＭＩＣチップの高さｈに起因して生じる第一の接
続部材のインピーダンスの非連続性は解消される。この
ように、ギャップｗ及び高さｈに関係なく、ＭＭＩＣチ
ップと入出力ストリップ線路との間の良好な接続を維持
することができるため、ＭＭＩＣチップをアルミナキャ
リアへ直接搭載することが可能となり、ひいては、ＭＭ
ＩＣモジュール全体の小型化が可能となる。
【図１】従来のＭＭＩＣモジュールを示す図であり、図
１（Ａ）は上方から見た平面図、図１（Ｂ）は側面図、
図１（Ｃ）は図１（Ａ）のＡ−Ａ線における断面図であ
る。
１（Ａ）は上方から見た平面図、図１（Ｂ）は側面図、
図１（Ｃ）は図１（Ａ）のＡ−Ａ線における断面図であ
る。
【図２】本発明の一実施形態に係るＭＭＩＣモジュール
を示す図であり、図２（Ａ）は上方から見た平面図、図
２（Ｂ）は側面図、図２（Ｃ）は図２（Ａ）のＡ−Ａ線
における断面図である。
を示す図であり、図２（Ａ）は上方から見た平面図、図
２（Ｂ）は側面図、図２（Ｃ）は図２（Ａ）のＡ−Ａ線
における断面図である。
１ アルミナキャリア ２ 第一グランドパターン ３ ビアホール ４ ＭＭＩＣチップ ５ グランド端子 ６ ストリップ線路 ７ 接続線路 ２０ 第一グランドパターン ２１ アルミナキャリア ２３ ビアホール ２４ ＭＭＩＣチップ ２６ ストリップ線路 ２７ 第一接続線路 ２８ グランド突出部 ２９ ビアホール ３０ 第二接続線路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 東方 仁貴 東京都港区芝浦三丁目18番21号 日本電 気エンジニアリング株式会社内 (56)参考文献 特開 平９−321175（ＪＰ，Ａ) 特開 平10−303332（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12
Claims (4)
- 【請求項１】表面に第一グランドパターン及び入出力ス
トリップ線路を、裏面に第二グランドパターンをそれぞ
れ有し、前記第一グランドパターンと前記第二グランド
パターンとは第一のビアホールを介して接続されている
アルミナキャリアと、前記アルミナキャリア上に搭載さ
れたＭＭＩＣチップと、前記入出力ストリップ線路と前
記ＭＭＩＣチップとを接続する第一の接続部材と、を備
えるＭＭＩＣモジュールにおいて、 前記第一グランドパターンには、前記入出力ストリップ
線路の両側において前記入出力ストリップ線路に向かっ
て延びるグランド突出部が形成されており、前記ＭＭＩ
Ｃチップは入出力端にコプレーナ線路用グランド端子を
有し、前記コプレーナ線路用グランド端子において前記
第一の接続部材と並べて両側に配置された第二の接続部
材を介して前記グランド突出部と接続されていることを
特徴とするＭＭＩＣモジュール。 - 【請求項２】前記第一及び第二の接続部材の特性インピ
ーダンスの総和は５０オームであることを特徴とする請
求項１に記載のＭＭＩＣモジュール。 - 【請求項３】前記グランド突出部には、該グランド突出
部を前記第二グランドパターンと接続する少なくとも一
つの第二のビアホールが形成されていることを特徴とす
る請求項１又は２に記載のＭＭＩＣモジュール。 - 【請求項４】前記グランド突出部と前記入出力ストリッ
プ線路との間の間隔は２０ミクロン以上かつ５０ミクロ
ン以下であることを特徴とする請求項１乃至３の何れか
に記載のＭＭＩＣモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9354820A JP3048992B2 (ja) | 1997-12-24 | 1997-12-24 | Ｍｍｉｃモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9354820A JP3048992B2 (ja) | 1997-12-24 | 1997-12-24 | Ｍｍｉｃモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11186456A JPH11186456A (ja) | 1999-07-09 |
| JP3048992B2 true JP3048992B2 (ja) | 2000-06-05 |
Family
ID=18440127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9354820A Expired - Lifetime JP3048992B2 (ja) | 1997-12-24 | 1997-12-24 | Ｍｍｉｃモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3048992B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114373A (ja) * | 2009-11-24 | 2011-06-09 | Kyocera Corp | 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6617946B2 (en) * | 2000-01-13 | 2003-09-09 | Skyworks Solutions, Inc. | Microwave package |
| JP4989992B2 (ja) * | 2006-11-30 | 2012-08-01 | 京セラ株式会社 | 整合回路、送信器、受信器、送受信器およびレーダ装置 |
-
1997
- 1997-12-24 JP JP9354820A patent/JP3048992B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114373A (ja) * | 2009-11-24 | 2011-06-09 | Kyocera Corp | 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11186456A (ja) | 1999-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057805A (en) | Microwave semiconductor device | |
| EP0563969B1 (en) | High frequency signal transmission tape | |
| JP2978533B2 (ja) | 半導体集積回路装置 | |
| US6483406B1 (en) | High-frequency module using slot coupling | |
| JPH0637202A (ja) | マイクロ波ｉｃ用パッケージ | |
| JPH08222657A (ja) | 半導体集積回路装置 | |
| JP2003520436A (ja) | マイクロ波パッケージ | |
| EP0578028B1 (en) | High frequency semiconductor device | |
| JPH07147352A (ja) | 半導体集積回路装置 | |
| JP3058898B2 (ja) | 半導体装置及びその評価方法 | |
| JPH09172221A (ja) | 光半導体素子の実装構造 | |
| JP3048992B2 (ja) | Ｍｍｉｃモジュール | |
| US6624454B1 (en) | Semiconductor device having a flip-chip construction | |
| JP2001036309A (ja) | マルチチップモジュール接続構造 | |
| JP2000164970A (ja) | 光素子モジュール | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| EP0996155A2 (en) | Radio frequency integrated circuit apparatus | |
| US7105924B2 (en) | Integrated circuit housing | |
| JPH07122808A (ja) | 半導体レーザ変調回路装置 | |
| JP2565283B2 (ja) | モノリシックマイクロ波集積回路 | |
| JP2000307020A (ja) | 高周波デバイス用パッケージ | |
| JP3112253B2 (ja) | 高周波用半導体装置 | |
| JP3395290B2 (ja) | 高周波用回路基板 | |
| JP3776598B2 (ja) | 高周波パッケージ | |
| JP2001094189A (ja) | セラミックパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991102 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000307 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080324 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 13 |