CN103367349A - 堆叠模块 - Google Patents

堆叠模块 Download PDF

Info

Publication number
CN103367349A
CN103367349A CN2013100811492A CN201310081149A CN103367349A CN 103367349 A CN103367349 A CN 103367349A CN 2013100811492 A CN2013100811492 A CN 2013100811492A CN 201310081149 A CN201310081149 A CN 201310081149A CN 103367349 A CN103367349 A CN 103367349A
Authority
CN
China
Prior art keywords
grounding conductor
conductor layer
layer
substrate
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100811492A
Other languages
English (en)
Inventor
增田哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103367349A publication Critical patent/CN103367349A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种堆叠模块，包括：第一多层基底（6），包括具有阶梯形壁面（1Y）的开口（1X）以及包括第一接地导体层（17）的第一传输线（18）；第二多层基底（2），支撑在阶梯形壁面的阶梯状部分（1Z）上并且包括第二传输线（15），第二传输线（15）包括第二接地导体层（14）；第一芯片（3），安装在开口的底部上并且耦接至设置在第一多层基底上的第三传输线（10）；以及第二芯片（4），安装在第二多层基底的正面上并且耦接至第二传输线。暴露第二接地导体层或耦接至第二导体层的第四接地导体层的面接合至暴露第一接地导体层或耦接至第一接地导体层的第三接地导体层的阶梯状部分，并且第一接地导体层与第二接地导体层耦接。

Description

堆叠模块
技术领域
本文中所讨论的实施例涉及一种堆叠模块。
背景技术
近年来，随着宽带的发展，对大容量的高速无线通信的要求正在增长。例如，对于用于便携式电话机的基站的放大器，第三代放大器已经变得普遍并且看起来将来基站放大器进一步朝着容量增大的方向发展到第四代。此外，也估计到，将来，一种新的通信方法（WiMAX）被投入实际应用并且容量的增大进一步发展。因此，对于发送/接收模块，要求输出功率和效率的进一步增大、进一步小型化以及成本的进一步降低。
同时，例如，对于雷达模块（包括放大器的发送/接收模块），要求如下：增大输出功率和增大带宽以增强性能（诸如，增大探测距离或增强分辨率）以及增大效率以降低操作成本和使冷却器小型化。此外，例如，在相控阵列雷达中，在小空间中将包括放大器的发送/接收模块（雷达模块）布置成阵列是必要的，并且要求发送/接收模块的进一步小型化。
发明内容
顺便提及，例如，如图17所示，传统的发送/接收模块被配置成使得放大器和无源器件诸如，例如低噪声放大器100、控制电路101、前置放大器102、高输出放大器103、滤波器104以及发送/接收转换装置105容置在单独地独立的封装件中并且安装在金属壳体106中。因此，模块具有大的尺寸并且难以使模块小型化。
因此，可以想到通过使用将高温共烧陶瓷（HTCC）基底用作多层基底的HTCC技术或将低温共烧陶瓷（LTCC）基底用作多层基底的LTCC技术实现发送/接收模块来实现发送/接收模块的小型化。例如，可以想到形成如下部件：该部件将发送/接收模块配置成芯片并且将芯片安装在多层基底上以实现发送/接收模块的最小化。
此外，可以想到堆叠多个多层基底，其中，多个多层基底上安装有半导体芯片以产生堆叠模块，使得占有区域减小以实现进一步的小型化。
但是，随着频率变高，构成堆叠模块的一个多层基底与另一个多层基底之间的连接部分处的传输损失变高，并且难以实现损失的降低和带宽的增大。
因此，期望通过构成堆叠模块来实现损失的降低和带宽的增大以及实现小型化。
根据实施例的一方面，堆叠模块包括：第一多层基底，该第一多层基底包括开口和第一传输线，开口包括阶梯形壁面，第一传输线由设置在第一基底的正面侧的第一导线和设置在第一基底的背面侧的第一接地导体层构成；第二多层基底，该第二多层基底支撑在设置在开口的阶梯形壁面上的阶梯状部分上并且包括第二传输线，第二传输线由设置在第二基底的正面侧的第二导线和设置在第二基底的背面侧的第二接地导体层构成；第一半导体芯片，该第一半导体芯片安装在第一多层基底的开口的底面上并且电耦接至设置在第一多层基底上的第三传输线；以及第二半导体芯片，该第二半导体芯片安装在第二多层基底的正面上并且电耦接至第二传输线，其中，暴露第二接地导体层或电耦接至第二接地导体层的第四接地导体层的面接合至设置在第一接地导体层上的或穿过在第一接地导体层的下侧的基底设置在第一接地导体层的相对侧的并且暴露电耦接至所述第一接地导体层的第三接地导体层的阶梯状部分，并且第一接地导体层与第二接地导体层彼此电耦接。
附图说明
图1是描绘根据实施例的堆叠模块的配置的示意性截面图；
图2是描绘构成根据实施例的堆叠模块的第一多层基底的配置的示意性俯视图；
图3是描绘根据实施例的堆叠模块的配置的示意性俯视图；
图4是描绘对比例的堆叠模块的配置的示意性截面图；
图5是示出根据实施例的堆叠模块的电磁场仿真结果的视图；
图6是示出对比例的堆叠模块的电磁场仿真结果的视图；
图7是描绘根据第一修改例的堆叠模块的配置的示意性截面图；
图8是示出根据第一修改例的堆叠模块的电磁场仿真结果的视图；
图9是描绘根据第二修改例的堆叠模块的配置的示意性截面图；
图10是示出根据第二修改例的堆叠模块的电磁场仿真结果的视图；
图11是描绘根据第三修改例的堆叠模块的配置的示意性截面图；
图12是示出根据第三修改例的堆叠模块的电磁场仿真结果的视图；
图13是描绘根据第四修改例的堆叠模块的配置的示意性截面图；
图14是示出根据第四修改例的堆叠模块的电磁场仿真结果的视图；
图15是描绘根据第五修改例的堆叠模块的配置的示意性截面图；
图16是示出根据第五修改例的堆叠模块的电磁场仿真结果的视图；以及
图17是描绘传统的发送/接收模块的配置的示意透视图。
具体实施方式
在下文中，参照图1至图6对根据本发明的实施例的堆叠模块进行描述。
如图1所示，通过堆叠其上安装有半导体芯片3和4的多个（在此为两个）多层基底1和2来构成根据本实施例的堆叠模块。具体地，通过堆叠其上安装有第一半导体芯片3的第一多层基底1和其上安装有第二半导体芯片4的第二多层基底2来构成本实施例中的堆叠模块。
应当注意，多层基底有时被称作多层布线板或堆叠基底。此外，其上安装有第一半导体芯片3的第一多层基底1有时被称作第一模块、半导体电路模块或半导体电路封装件。同时，其上安装有第二半导体芯片4的第二多层基底2有时被称作第二模块、半导体电路模块或半导体电路封装件。此外，其上安装有半导体芯片3和4的多层基底1和2中的每个有时被称作多芯片模块。
下面，以发送/接收模块为例来对堆叠模块进行描述。
如图1所示，通过将其上安装有作为第二半导体芯片4的多个发送或接收半导体芯片的第二多层基底2堆叠在其上安装有作为第一半导体芯片3的多个发送或接收半导体芯片的第一多层基底1上来构成本实施例的发送/接收模块。从而，可以实现发送/接收模块的小型化。
在此，第一多层基底1是包括互连（布线）诸如，例如信号互连、接地互连和电源互连的互连基底（布线板），并且具有如下结构：在该结构中，使在其正面上具有互连（布线）的多个基底6堆叠，并且上部互连和下部互连通过通孔彼此连接。
具体地，第一多层基底1被构造成使得多层氧化铝基底具有如下结构：在该结构中，在其正面上具有互连的多个（在此为六个）氧化铝基底6堆叠在由金属材料（诸如，例如CuW）制成的金属基体5上。应当注意，氧化铝基底6有时被称作陶瓷基底、氧化铝陶瓷基底或介电基底。此外，金属基体5有时被称作金属板、热辐射构件或接地导体层。在此，从下侧起到第五层的氧化铝基底6的厚度是大约0.25mm，并且第六层的氧化铝基底6的厚度是大约0.38mm。以这种方式，在此，其中使用HTCC基底6的HTCC技术被用于第一多层基底1。
具体地，在本实施例中，为了如图1和图2所示将多个发送或接收半导体芯片3安装在第一多层基底1上并且进一步堆叠第二多层基底2，第一多层基底1在其中包括用于安装多个发送或接收半导体芯片3和第二多层基底2的开口1X。开口1X具有阶梯形壁面1Y。
具体地，构成第一多层基底1的多个（在此为六个）氧化铝基底6中的每个上设置有开口。从下侧起，设置在第二层至第四层的氧化铝基底6上的开口的尺寸大于设置在第一层的氧化铝基底6上的开口的尺寸。此外，设置在第五层的氧化铝基底6上的开口的尺寸大于设置在第二层至第四层的氧化铝基底6上的开口的尺寸。此外，设置在第六层的氧化铝基底6上的开口的尺寸大于设置在第五层的氧化铝基底6上的开口的尺寸。以这种方式，设置具有阶梯形壁面1Y的开口，作为用于在其中安装多个发送或接收半导体芯片3和第二多层基底2的开口1X。
此外，金属基体5的正面暴露在第一多层基底1的开口1X中的底面上，即，暴露在设置在从下侧起的第一层的氧化铝基底6上的开口中的底面上，并且多个发送或接收半导体芯片3安装在金属基体5上。换言之，作为第一半导体芯片3的多个发送或接收半导体芯片安装在第一多层基底1的开口1X中的底面上。在此，构成发送/接收模块的多个发送或接收半导体芯片3中的驱动放大器3A和高输出放大器3B被配置为MMIC（单片微波集成电路）芯片，并且放大器3A和3B安装在第一多层基底1的开口1X中的底面上。半导体芯片3A和3B通过焊料诸如例如AuSn接合至金属基体5。
半导体芯片3A和3B通过导线7（线接合）彼此电耦接。
此外，利用从下侧起的第二层的氧化铝基底6的开口的尺寸大于第一层的氧化铝基底6的开口的尺寸的事实，半导体芯片3A和3B通过导线9（线接合）电耦接至暴露在第一层的氧化铝基底6的开口侧的端部的上面上的高频信号互连8。在该实例中，金属基体5用作高频接地互连。半导体芯片3A和3B电耦接至传输线10，传输线10以如上所述的方式由设置在第一层的氧化铝基底6的正面上的高频信号互连8（线路导体）和由与第一层的氧化铝基底6的背面接触的金属基体5构成的高频接地互连（接地导体层）所构成，并且传输高频信号。简言之，作为第一半导体芯片3的半导体芯片3A和3B电耦接至设置在第一多层基底1上的传输线10，即，电耦接至设置在第一多层基底1的下部处的传输线10。应当注意，传输线10被称作第三传输线。
此外，如图1和图3所示，第二多层基底2支撑在利用从下侧起的第五层的氧化铝基底6的开口的尺寸大于第四层的氧化铝基底6的开口的尺寸的事实而设置的阶梯状部分1Z上，即，支撑在设置在第一多层基底1的开口1X的阶梯形壁面1Y上的阶梯状部分1Z上。以这种方式，第二多层基底2安装在第一多层基底1的开口1X中。
在此，第二多层基底2是被构造成使得在其正面上具有互连（电线）的多个（在此为五个）氧化铝基底11如图1所描绘地堆叠的多层氧化铝基底。应当注意，氧化铝基底11有时被称作陶瓷基底、氧化铝陶瓷基底或介电基底。在此，从下侧起到第四层的氧化铝基底11的厚度是大约0.125mm，第五层（最上层）的氧化铝基底11的厚度是大约0.25mm。在此，以这种方式，将使用HTCC基底11的HTCC技术用于第二多层基底2。
此外，如图1至图3所示，第二多层基底2的正面上安装有多个发送或接收半导体芯片4。具体地，作为第二半导体芯片4的发送或接收半导体芯片安装在第二多层基底2的正面上。在此，构成发送/接收模块的发送或接收半导体芯片中的低噪声放大器4A、高增益放大器4B、前置放大器4C以及控制电路4D被配置为MMIC芯片，并且刚刚描述的放大器安装在第二多层基底2的正面上。具体地，用作低噪声放大器4A、前置放大器4C以及控制电路4D的半导体芯片4安装在构成第二多层基底2的最上层的氧化铝基底11的正面上，并且用作高增益放大器4B的半导体芯片4安装在从下侧起的第四层的氧化铝基底11的正面上。
半导体芯片4A至4D通过导线13（线接合）电耦接至暴露在第二多层基底2的正面上的高频信号互连12。具体地，半导体芯片4A至4D通过导线13电耦接至设置在构成第二多层基底2的最上层的氧化铝基底11的正面上的高频信号互连12。
在此，在构成第二多层基底2的最上层的氧化铝基底11的背面上，即，在最上层的氧化铝基底11与从下侧起的第四层的氧化铝基底11之间，设置有高频接地互连14。用作低噪声放大器4A、前置放大器4C和控制电路4D的半导体芯片4通过通孔15连接至高频接地互连14。此外，用作高增益放大器4B的半导体芯片4直接连接至高频接地互连14。
以这种方式，半导体芯片4A至4D电耦接至传输线15，该传输线15由设置在构成第二多层基底2的最上层的氧化铝基底11的正面侧的高频信号互连12（导线）和设置在最上层的氧化铝基底11的背面侧的高频接地互连14（接地导体层）所构成，并且传输高频信号。简言之，作为第二半导体芯片4的半导体芯片4A至4D电耦接至设置在第二多层基底2上的传输线15。应当注意，传输线15被称作第二传输线。此外，导线12被称作第二导线。此外，接地导体层14被称作第二接地导体层。此外，最上层的氧化铝基底11被称作第二基底。
此外，在第二多层基底2中，如图1所示，最上层的氧化铝基底11的尺寸大于从下侧起到第四层的氧化铝基底11的尺寸，并且最上层的氧化铝基底11的外围部分比从下侧起到第四层的氧化铝基底11突出至更外侧。具体地，从下侧起到第四层的氧化铝基底11设置在最上层的氧化铝基底11的下面的内侧部分上。因此，第二多层基底2具有朝下凸起的形状。以这种方式，在本实施例中，第二多层基底2的外围部分处的层的数量较小，并且第二多层基底2包括由比背面侧部分（在此为从下侧起到第四层的氧化铝基底11）突出到更外侧的正面侧部分（在此为最上层的氧化铝基底11）形成的突出部分2X。因此，高频接地互连14（接地导体层）暴露在突出部分2X的背面上，即，暴露在最上层的氧化铝基底11的外围部分的背面上。简言之，高频接地互连14暴露在第二多层基底2的正面与背面之间的中间部分上。
顺便提及，利用从第一多层基底1的下侧起的第六层的氧化铝基底6的开口的尺寸大于第五层的氧化铝基底6的开口的尺寸的事实，设置在第五层的氧化铝基底6的正面侧的高频信号互连6（导线）暴露在第五层的氧化铝基底6的开口侧的端部处的顶面上。
此外，利用从第一多层基底1的下侧起的第五层的氧化铝基底6的开口的尺寸大于第四层的氧化铝基底6的开口的尺寸的事实，设置在第四层的氧化铝基底6的正面侧（即，设置在第五层的氧化铝基底6的背面侧）的高频接地互连17（接地导体层）暴露在第四层的氧化铝基底6的开口侧的端部处的顶面上。具体地，高频接地互连17暴露在通过从第一多层基底1的下侧起的第五层的氧化铝基底6的开口的尺寸大于第四层的氧化铝基底6的开口的尺寸的事实而设置的阶梯状部分1Z的表面上，即，暴露在设置在第一多层基底1的开口1X的阶梯形壁面1Y上的阶梯状部分的表面上。
以如上所述的这样的方式，用于传输高频信号的传输线18由高频信号互连16和高频接地互连17所构成，其中，高频信号互连16设置在从第一多层基底1的下侧起的第五层的氧化铝基底6的正面侧并且暴露在第五层的氧化铝基底6的开口侧的端部处的顶面上，并且高频接地互连17设置在第五层的氧化铝基底6的背面侧并且暴露在第四层的氧化铝基底6的开口侧的端部处的顶面上。传输线18设置在第一多层基底1的上部处。应当注意，传输线18被称作第一传输线。此外，导线16被称作第一导线。此外，接地导体层17被称作第一接地导体层。此外，从下侧起的第五层的氧化铝基底6被称作第一基底。
暴露在第二多层基底2的正面上的高频信号互连12和用作控制电路4D的半导体芯片4通过导线19（线接合）电耦接至暴露在从第一多层基底1的下侧起的第五层的氧化铝基底6的开口侧的端部处的顶面上的高频信号互连16。
此外，如上所述，第二多层基底2支撑在设置在第一多层基底1的开口1X的阶梯形壁面1Y上的阶梯状部分1Z上。突出部分2X的暴露设置在第二多层基底2上的第二接地导体层14的背面接合至暴露设置在第一多层基底1上的第一接地导体层17的阶梯状部分1Z，并且第一接地导体层17和第二接地导体层14彼此电耦合。在此，暴露在设置在第一多层基底1的开口1X的阶梯形壁面1Y上的阶梯状部分1Z的表面上的第一接地导体层17和暴露在第二多层基底2的突出部分2X的背面上的第二接地导体层14彼此焊接接合。
以这种方式，在本实施例中，构成设置在第一多层基底1上的第一传输线18的第一接地导体层17和构成设置在第二多层基底2上的第二传输线15的第二接地导体层14彼此直接接合并且电耦接。因此，可以消除设置在第一多层基底1上的第一传输线18与设置在第二多层基底2上的第二传输线15之间的连接部分20（连接外围部分）处的接合不连续性（接地故障），并且可以保障接地连续性。因此，可以降低传输损失并且可以实现带宽的增大。换言之，可以实现传输线的损失的降低和带宽的增大（传输特性），即，可以实现宽带且低损失的传输线。通过以该方式将第二多层基底2安装在第一多层基底1上来构成堆叠模块，可以预料到降低损失和增大带宽，并且可以实现高输出且小尺寸的堆叠模块。
此外，在本实施例中，暴露在设置在第一多层基底1的开口1X的阶梯形壁面1Y上的阶梯状部分1Z的表面上的第一接地导体层17和暴露在第二多层基底2的突出部分2X的背面上的第二接地导体层14通过例如AuSn的焊料而焊接接合。在该实例中，暴露在焊接接合部分处的接地导体层17和14的范围限于阶梯状部分1Z的表面和突出部分2X的背面。因此，焊料在宽的范围内一点也不流出，并且可以执行均匀的和良好的接合。因此，可以提高成品率。具体地，可以提高当第二多层基底2安装在第一多层基底1上时的安装成品率，并且可以确保良好的安装性能（制造性能）。
另一方面，可以想到，例如，为了将第二多层基底2安装在第一多层基底1的开口1X中，如图4所示，基于第一多层基底1的开口1X中的第二多层基底2的厚度，将阶梯状部分1Z设置在深度方向的位置处，并且第二多层基底2由阶梯状部分1Z所支撑。此外，可以想到在不在第二多层基底2上设置突出部分的情况下，使用例如AuSn的焊料对设置在第二多层基底2的背面的整个区域上的接地导体层21和暴露在阶梯状部分1Z的表面上的接地导体层50进行焊接接合。刚刚描述的配置在下文中被称作对比例的堆叠模块。
在该实例中，暴露在第一多层基底1的阶梯状部分1Z的表面上的接地导体层50通过通孔51电耦接至构成设置在第一多层基底1的正面侧以传输高频信号的传输线18的接地导体层17。此外，设置在第二多层基底2的背面上的接地导体层21通过通孔52电耦接至构成设置在第二多层基底2的正面侧以传输高频信号的传输线15的接地导体层14。因此，用于连接构成设置在第一多层基底1上的传输线18的接地导体层17和构成设置在第二多层基底2上的传输线15的接地导体层14的互连的长度变长，并且如图4中的箭头标记X所示出现接地不连续性。因此，在设置在第一多层基底1的传输线18与设置在第二多层基底2上的传输线15之间的连接部分20处，随着频率增大，传输损失增大。因此，难以实现高性能的堆叠模块，即，低损失宽带堆叠模块。
此外，在该实例中，当设置在第二多层基底2的背面上的接地导体层21的外围部分被焊接接合时，接地导体层21设置在第二多层基底2的背面的整个区域上。因此，一旦进行焊接接合，则焊料在宽的范围内流动。因此，在图4的附图标记Y所示的连接部分处，焊料量发生变化，从而难以实现均匀的和良好的接合并且成品率下降。简言之，难以确保当将第二多层基底2安装在第一多层基底1上时的安装成品率，并且难以确保良好的安装性能（制造性能）。
此外，在本实施例中，如图1所示，接地导体层21设置在第二多层基底2的背面上。因此，可以抑制从安装在第一多层基底1的开口1X中的第二多层基底2之下的第一半导体芯片3、互连等所生成的电磁辐射耦接至设置在第二多层基底2上的电源互连22或信号互连的情况。因此，可以实现稳定的模块操作。
此外，在本实施例中，多个发送或接收半导体芯片3和在其中安装有第二多层基底2的第一多层基底1的开口1X由金属腔23所密封。具体地，如图1和图2所示，构成第一多层基底1的第六层的氧化铝基底6上设置有用于密封的金属框24，并且与金属框24具有相等的尺寸的金属盖25接合至金属框24以实现上述密封。在此，在大约300℃的氮气氛中通过例如AuSn的焊料来接合具有大约0.3mm的厚度的盖25，以实现气密密封。应当注意，以如上所述的这样的方式密封的内部和外部通过馈通结构连接。此外，在图2和图3中，附图标记26表示电源互连，并且附图标记27表示高频信号互连。
应当注意，因为本发送/接收模块是如上所述地发送及接收高频信号的模块，所以它有时也称作高频电路设备、高频电路封装件、高频封装件或宽带高输出微波电路封装件。
因此，采用根据本实施例的堆叠模块，存在如下优点：可以实现损失的降低和带宽的增大而同时实现小型化。
在此，图5示出了本实施例的堆叠模块的电磁场仿真结果。另一方面，图6示出了上文描述的对比例（参照图4）的堆叠模块的电磁场仿真结果。
应当注意，在仿真中，使用在上面给出的实施例中所描述的堆叠模块的尺寸来计算反射特性S11和通过特性S21作为第一多层基底1与第二多层基底2之间的连接部分20的传输特性。在图5和图6中，通过绘有圆形标记的实线来表示反射特性S11，通过绘有方形标记的实线来表示通过特性S21。此外，刚刚描述的特性是基于以下假设而计算的：使用具有大约25μm的直径的导线19通过线接合将第一多层基底1的高频信号互连16与第二多层基底2的高频信号互连12彼此连接，并且第一多层基底1的高频接地互连17（接地导体层）与第二多层基底2的高频接地互连14（接地导体层）彼此理想地电耦接。
因此，如图6所示，因为在上述对比例（参照图4）的堆叠模块中，在第一多层基底1与第二多层基底2之间的连接部分20处出现了传输线的接地不连续性，所以在其中获得良好的传输特性的带宽是大约5GHz。
具体地，反射特性S11表示通过反射所返回的信号与输入信号的比例，并且，如果比例的值（dB）接近0dB，则通过反射所返回的信号增加并且传输特性劣化。此外，通过特性S21表示增益（或损失），并且，如果增益的值（dB）接近0dB，则维持了良好的传输特性。然后，当传输特性的劣化的参考值被确定为-18dB的反射特性时，在上述对比例（参照图4）的堆叠模块中，如图6中所示，在其中获得良好的传输特性的带宽是大约5GHz。此外，当超过大约5GHz时，通过特性S21的值偏离0dB并且损失增大。以这种方式，在上述对比例（参照图4）的堆叠模块中，在其中获得良好的传输特性的带宽是大约5GHz。
另一方面，如图5所示，因为在本实施例的堆叠模块中，确保了在第一多层基底1与第二多层基底2之间的连接部分20处的传输线的接地连续性，所以在其中获得良好的传输特性的带宽是大约27GHz。
具体地，采用本实施例的堆叠模块，证实了如果传输特性的劣化的参考值被确定为-18dB的反射特性，则如图5所示，在其中获得良好的传输特性的带宽增加至大约27GHz。此外，证实了在带宽达到大约27GHz之前，通过特性S21的值接近0dB并且损失较低。以这种方式，在本实施例中，证实了在其中获得良好的传输特性的带宽增加至大约27GHz，并且实现了损失的降低。
应当注意，本发明不限于上面具体描述的实施例，并可以在不背离本发明的范围的情况下做出变化和修改。
例如，虽然在上述实施例中，以堆叠有其上安装有半导体芯片3和4的两个多层基底1和2的堆叠模块为例描述了本发明，但是本发明不限于此。例如，本发明也可以应用于堆叠有其上安装有半导体芯片的三个或更多个多层基底的堆叠模块。
此外，虽然在所描述的实施例中，突出部分2X的暴露构成设置在第二多层基底2上的第二传输线15的第二接地导体层14的的背面接合至暴露构成设置在第一多层基底1上的第一传输线18的第一接地导体层17的阶梯状部分1Z，并且第一接地导体层17和第二接地导体层14彼此直接连接，使得确保接地连续性并且实现损失的降低和带宽的增大，但是本发明不限于此。
具体地，在其上暴露第二接地导体层或电耦接至第二接地导体层的第四接地导体层的面可以接合至暴露第一接地导体层或第三接地导体层的阶状部分，其中，第三接地导体层穿过在第一接地导体层的下侧的基底设置在第一接地导体层的相对侧并且电耦接至第一接地导体层，使得第一接地导体层与第二接地导体层彼此电耦接。
例如，本发明的堆叠模块可以被构成为具有如下文中描述的第一修改例至第五修改例的这样的结构中的任意结构的堆叠模块。
首先，参照图7和图8描述第一修改例。
在第一修改例中，如图7所示，突出部分2X的暴露第四接地导体层30的背面接合至暴露构成设置在第一多层基底1上的第一传输线18的第一接地导体层17的阶梯状部分1Z，并且第一接地导体层17和第二接地导体层14彼此电耦接，其中，第四接地导体层30电耦接至构成设置在第二多层基底2上的第二传输线15的第二接地导体层14。
在该实例中，仅仅第二多层基底2的突出部分2X和暴露在突出部分2X的背面上的接地导体层与上述实施例中的不同，第一修改例的其它部分的配置与上述实施例中的配置类似。
具体地，在第二多层基底2中，从上侧起的三个氧化铝基底11的尺寸大于从下侧起的两个氧化铝基底11的尺寸，并且从上侧起的三个氧化铝基底11的外围部分比从下侧起的两个氧化铝基底11的外围部分突出到更外侧。具体地，从下侧起的两个氧化铝基底11设置在从上侧起的三个氧化铝基底11的下面的内侧区域中。因此，第二多层基底2具有朝下凸起的形状。以这种方式，在第二多层基底2中，在外围部分处的层的数量较小，并且设置了正面侧部分（在此为从上侧起的三个氧化铝基底11）比背面侧部分（在此为从下侧起的两个氧化铝基底11）突出到更外侧的突出部分2X。此外，通过通孔31电耦接至高频接地互连14（第二接地导体层）的接地互连30（第四接地导体层）暴露在突出部分2X的背面上，即，暴露在从下侧起的三个氧化铝基底11的外围部分的背面上。应当注意，第四接地导体层30是与构成传输线的接地导体层不同的接地导体层。在此，第四接地导体层30设置在相对于第二接地导体层14低两个氧化铝基底的下侧处。
此外，暴露在设置在第一多层基底1的开口1X的阶梯形壁面1Y上的阶梯状部分1Z的表面上的第一接地导体层17与暴露在第二多层基底2的突出部分2X的背面上的第四接地导体层30彼此焊接接合。以这种方式，突出部分2X的暴露设置在第二多层基底2上的第四接地导体层30的背面接合至设置在第一多层基底1的开口1X的阶梯形壁面1Y上的并且暴露第一接地导体层17的阶梯状部分1Z，并且第一接地导体层17与第二接地导体层14彼此电耦接。
作为与上述实施例的情况类似地针对第一修改例的堆叠模块所执行的电磁仿真的结果，如图8所示，因为确保了第一多层基底1与第二多层基底2之间的连接部分处的传输线的接地连续性，所以，在其中获得良好的传输特性的带宽是大约14GHz。应当注意，在图8中，通过绘有圆形标记的实线来表示反射特性S11，而通过绘有方形标记的另一实线来表示通过特性S21。
具体地，在第一修改例的堆叠模块中，当传输特性的劣化的参考值被确定为-18dB的反射特性时，则证实了在其中获得良好的传输特性的带宽增加到大约14GHz。此外，证实了在带宽达到大约14GHz之前，通过特性S21的值接近0dB并且损失被抑制得很低。以这种方式，采用第一修改例的堆叠模块，证实了在其中获得良好的传输特性的带宽增加到大约14GHz，并且实现了损失的降低。
现在，参照图9和图10描述第二修改例。
在第二修改例中，如图9所示，与上述第一修改例中类似，突出部分2X的暴露第四接地导体层30的背面接合至暴露构成设置在第一多层基底1上的第一传输线18的第一接地导体层17的阶梯状部分1Z，并且第一接地导体层17和第二接地导体层14彼此电耦接，其中，第四接地导体层30电耦接至构成设置在第二多层基底2上的第二传输线15的第二接地导体层14。
但是，在第二修改例中，第二多层基底2的突出部分2X与上述第一修改例的突出部分2X不同。应当注意，第二多层基底2的突出部分2X和暴露在突出部分2X的背面上的接地导体层与上述实施例中不同，而第二修改例的其它部分的配置与上述实施例中的配置类似。
具体地，第二多层基底2被构成为使得具有大约0.125mm的厚度的六个氧化铝基底11堆叠。具体地，在上述实施例和第一修改例中，第五层（最上层）的氧化铝基底11的厚度是大约0.25nm，而在第二修改例中，第五层的氧化铝基底11被分成两层以形成具有大约0.125nm的厚度的第五层和第六层（最上层）的氧化铝基底11。因此，设置在第二多层基底2上的传输线15（第二传输线）由设置在第六层（最上层）的氧化铝基底11（第二基底）的正面侧的高频信号互连12（第二导线）和设置在第六层的氧化铝基底11的背面侧的高频接地互连14（第二接地导体层）所构成。在该实例中，设置在第一多层基底1上的传输线18（第一传输线）与上述实施例中的类似。因此，在其正面和背面上设置在第二多层基底2上所设置的传输线15的氧化铝基底11（第二基底）的厚度小于在其正面和背面上设置在第一多层基底1上所设置的传输线18的氧化铝基底6（第一基底）的厚度。此外，与构成传输线的接地互连不同的接地互连30（第四接地导体层）通过通孔31电耦接至第六层的氧化铝基底11的背面侧，即，电耦接至设置在第五层的氧化铝基底11的正面侧的高频接地互连14（第二接地导体层）。换言之，与构成传输线的接地互连不同的接地导线30（第四接地导体层）穿过在高频接地互连14（第二接地导体层）的下侧的第五层的氧化铝基底11设置在高频接地互连14的相对侧，其中高频接地互连14（第二接地导体层）构成设置在第二多层基底2上的传输线15（第二传输线）。以这种方式，第四接地导体层30穿过在第二接地导体层14的下侧、具有比第一基底6小的厚度的基底11设置在第二接地导体层14的相对侧。以这种方式，通过降低构成第二多层基底2的第五层和第六层的氧化铝基底11的厚度以设置第二传输线15和第四接地导体层，能够强化接地。因此，第四接地导体层30设置在相对于第二接地导体层14低一个氧化铝基底的下侧。
此外，在第二多层基底2中，从上侧起的两个氧化铝基底11的尺寸大于从下侧起的四个氧化铝基底11的尺寸，并且从上侧起的两个氧化铝基底11的外围部分比从下侧起的四个氧化铝基底11突出到更外侧。具体地，从下侧起的四个氧化铝基底11设置在从上侧起的两个氧化铝基底11的下面的内侧区域处。因此，第二多层基底2具有朝下凸起的形状。以这种方式，在第二多层基底2中，在外围部分处的层的数量较小，并且设置了正面侧部分（在此为从上侧起的两个氧化铝基底11）比背面侧部分（在此为从下侧起的四个氧化铝基底11）突出到更外侧的突出部分2X。此外，通过通孔31电耦接至高频接地互连14（第二接地导体层）的接地互连30（第四接地导体层）暴露在突出部分2X的背面上，即，暴露在从上侧起的两个氧化铝基底11的外围部分的背面上。
此外，暴露在设置在第一多层基底1的开口1X的阶梯形壁面1Y上的阶梯状部分1Z的表面上的第一接地导体层17与暴露在第二多层基底2的突出部分2X的背面上的第四接地导体层30彼此焊接接合。以这种方式，突出部分2X的暴露设置在第二多层基底2上的第四接地导体层30的背面接合至设置在第一多层基底1的开口1X的阶梯形壁面1Y上的并且暴露第一接地导体层17的阶梯状部分1Z，并且第一接地导体层17与第二接地导体层14彼此电耦接。
作为与上述实施例的情况类似地针对第二修改例的堆叠模块所执行的电磁仿真的结果，如图10所示，因为确保了第一多层基底1与第二多层基底2之间的连接部分处的传输线的接地连续性，所以在其中获得良好的传输特性的带宽是大约27GHz。应当注意，在图10中，通过绘有圆形标记的实线来表示反射特性S11，而通过绘有方形标记的另一实线来表示通过特性S21。
具体地，在第二修改例的堆叠模块中，当传输特性的劣化的参考值被确定为-18dB的反射特性时，证实了在其中获得良好的传输特性的带宽增加到大约27GHz。此外，证实了在带宽达到大约27GHz之前，通过特性S21的值接近0dB并且损失被抑制得很低。以这种方式，采用第二修改例的堆叠模块，证实了在其中获得良好的传输特性的带宽增加到大约27GHz，并且实现了损失的降低。
现在，参照图11和图12描述第三修改例。
在第三修改例中，如图11所示，突出部分2X的暴露构成设置在第二多层基底2上的第二传输线15的第二接地导体层14的背面接合至阶梯状部分1Z并且第一接地导体层17和第二接地导体层14彼此电耦接，其中阶梯状部分1Z穿过在构成设置在第一多层基底1上的第一传输线18的第一接地导体层17的下侧的基底6设置在第一接地导体层17的相对侧，并且暴露电耦接至第一接地导体层17的第三接地导体层32，。
在该实例中，第一多层基底1的阶梯状部分1Z以及暴露在阶梯状部分1Z的表面上的接地导体层与上述实施例中的不同，而第三修改例的其它部分的配置与上述实施例中的配置类似。
具体地，第一多层基底1被构造成使得设置具有如下结构的多层氧化铝基底：多个（在此为七个）氧化铝基底6堆叠在金属基体5上，并且，从下侧起到第六层的氧化铝基底6的厚度是大约0.25mm并且第七层的氧化铝基底6的厚度是大约0.38mm。
此外，在构成第一多层基底1的多个（在此为七个）氧化铝基底6上单独地设置开口。从下侧起，设置在第二层至第四层的氧化铝基底6上的开口的尺寸大于设置在第一层的氧化铝基底6上的开口的尺寸。此外，设置在第五层和第六层的氧化铝基底6上的开口的尺寸大于设置在第二层至第四层的氧化铝基底6上的开口的尺寸。此外，设置在第七层的氧化铝基底6上的开口的尺寸大于设置在第五层和第六层的氧化铝基底6上的开口的尺寸。以这种方式，设置具有阶梯形壁面1Y的开口1X，作为用于在其中安装多个发送或接收半导体芯片3和第二多层基底2的开口1X。
此外，因为从第一多层基底1的下侧起的第七层的氧化铝基底6的开口的尺寸大于第六层的的氧化铝基底6的开口的尺寸，所以设置在第六层的氧化铝基底6的正面侧的高频信号互连16（第一导线）暴露在第六层的氧化铝基底的开口侧的端部处的顶面上。此外，高频接地互连17（第一接地导体层）设置在从第一多层基底1的下侧起的第五层的氧化铝基底6的正面侧，即，设置在第六层的氧化铝基底6的背面侧。以这种方式，用于沿着其传输高频信号的传输线18（第一传输线）由设置在第六层的氧化铝基底6（第一基底）的正面侧并且暴露在第六层的氧化铝基底6的开口侧的端部处的顶面上的高频信号互连16（第一导线）和设置在第六层的氧化铝基底6的背面上的高频接地互连17（第一接地导体层）所构成。
此外，通过通孔32电耦接至高频接地互连17（第一接地导体层）的接地互连32（第三接地导体层）设置在从第一多层基底1的下侧起的第四层的氧化铝基底6的正面侧，即，设置在第五层的氧化铝基底6的背面侧。具体地，电耦接至高频接地互连17（第一接地导体层）的接地互连32（第三接地导体层）穿过在高频接地互连17（第一接地导体层）的下侧的第五层的氧化铝基底6设置在高频接地互连17的相对侧。因此，因为从第一多层基底1的下侧起的第五层的氧化铝基底6的开口的尺寸大于第四层的氧化铝基底6的开口的尺寸，所以设置在第四层的氧化铝基底6的正面侧——即，设置在第五层的氧化铝基底6的背面侧——的接地互连32（第三接地导体层）暴露在第四层的氧化铝基底6的开口侧的端部处的顶面上。具体地，电耦接至高频接地互连17（第一接地导体层）的接地互连32（第三接地导体层）暴露在利用从第一多层基底1的下侧起的第五层的氧化铝基底6的开口的尺寸大于第四层的氧化铝基底6的开口的尺寸而设置的阶梯状部分1Z的表面上，即，暴露在设置在第一多层基底1的开口1X的阶梯形壁面1Y上的阶梯状部分1Z的表面上。应当注意，第三接地导体层32是与构成传输线的接地导体层不同的接地导体层。在此，第三接地导体层32设置在相对于第一接地导体层17低一个氧化铝基底的下侧。
此外，暴露在设置在第一多层基底1的开口1X的阶梯形壁面1Y上的阶梯状部分1Z的表面上的第三接地导体层32与暴露在第二多层基底2的突出部分2X的背面上的第二接地导体层14彼此焊接接合。以这种方式，突出部分2X的暴露设置在第二多层基底2上的第二接地导体层14的背面接合至设置在第一多层基底1的开口1X的阶梯形壁面1Y上的并且暴露第三接地导体层32的阶梯状部分1Z，并且第一接地导体层17与第二接地导体层14彼此电耦接。
作为与上述实施例的情况类似地针对第三修改例的堆叠模块所执行的电磁仿真的结果，如图12所示，因为确保了第一多层基底1与第二多层基底2之间的连接部分处的传输线的接地连续性，所以在其中获得良好的传输特性的带宽是大约18GHz。应当注意，在图12中，通过绘有圆形标记的实线来表示反射特性S11，而通过绘有方形标记的另一实线来表示通过特性S21。
具体地，在第三修改例的堆叠模块中，当传输特性的劣化的参考值被确定为-18dB的反射特性时，证实了在其中获得良好的传输特性的带宽增加到大约18GHz。此外，证实了在带宽达到大约18GHz之前，通过特性S21的值接近0dB并且损失被抑制得很低。以这种方式，采用第三修改例的堆叠模块，证实了在其中获得良好的传输特性的带宽增加到大约18GHz，并且实现了损失的降低。
现在，参考图13和图14描述第四修改例。
在第四修改例中，如图13所示，突出部分2X的暴露第四接地导体层30的背面接合至暴露第三接地导体层32的阶梯状部分1Z，并且第一接地导体层17和第二接地导体层14彼此电耦接，其中第四接地导体层30电耦接至构成设置在第二多层基底2上的第二传输线15的第二接地导体层14，而第三接地导体层32电耦接至构成设置在第一多层基底1上的第一传输线18的第一接地导体层17。
具体地，在第四修改例中，通过堆叠第三修改例的第一多层基底1和第一修改例的第二多层基底2来构成堆叠模块。因此，第一多层基底1的配置与上文中描述的第三修改例的配置类似，并且第二多层基底2的配置与上文中描述的第一修改例的配置类似。
因此，穿过在高频接地互连17（第一接地导体层）的下侧的第五层的氧化铝基底6设置在高频接地互连17的相对侧并且通过通孔32电耦接至高频接地互连17（第一接地导体层）的接地互连32（第三接地导体层）暴露在利用从第一多层基底1的下侧起的第五层的氧化铝基底6的开口的尺寸大于第四层的氧化铝基底6的开口的尺寸而设置的阶梯状部分1Z的表面上，即，暴露在设置在第一多层基底1的开口1X的阶梯形壁面1Y上的阶梯状部分1Z的表面上。应当注意，第三接地导体层32是与构成传输线的接地导体层不同的接地导体层。在此，第三接地导体层32设置在相对于第一接地导体层17低一个氧化铝基底的下侧。
此外，通过通孔31电耦接至高频接地互连14（第二接地导体层）的接地互连30（第四接地导体层）暴露在第二多层基底2的突出部分2X的背面上，即，暴露在从下侧起的第三层的氧化铝基底11的外围部分的背面上。应当注意，第四接地导体层30是与构成传输线的接地导体层不同的接地导体层。在此，第四接地导体层30设置在相对于第二接地导体层14低两个氧化铝基底的下侧。
此外，暴露在设置在第一多层基底1的开口1X的阶梯形壁面1Y上的阶梯状部分1Z的表面上的第三接地导体层32与暴露在第二多层基底2的突出部分2X的背面上的第四接地导体层30彼此焊接接合。以这种方式，突出部分2X的暴露设置在第二多层基底2上的第四接地导体层30的背面接合至设置在第一多层基底1的开口1X的阶梯形壁面1Y上的并且暴露第三接地导体层32的阶梯状部分1Z，并且第一接地导体层17与第二接地导体层14彼此电耦接。
作为与上述实施例的情况类似地针对第四修改例的堆叠模块所执行的电磁仿真的结果，如图14所示，因为确保了第一多层基底1与第二多层基底2之间的连接部分处的传输线的接地连续性，所以在其中获得良好的传输特性的带宽是大约12GHz。应当注意，在图14中，通过绘有圆形标记的实线来表示反射特性S11，而通过绘有方形标记的另一实线来表示通过特性S21。
具体地，在第四修改例的堆叠模块中，当传输特性的劣化的参考值被确定为-18dB的反射特性时，证实了在其中获得良好的传输特性的带宽增加到大约12GHz。此外，证实了在带宽达到大约12GHz之前，通过特性S21的值接近0dB并且损失被抑制得很低。以这种方式，采用第四修改例的堆叠模块，证实了在其中获得良好的传输特性的带宽增加到大约12GHz，并且实现了损失的降低。
现在，参考图15和图16描述第五修改例。
在第五修改例中，如图15所示，第二多层基底2的暴露接地导体层21（第四接地导体层）的背面接合至暴露构成设置在第一多层基底1上的第一传输线18的第一接地导体层17的阶梯状部分1Z，并且第一接地导体层17与第二接地导体层14彼此电耦接，其中，接地导体层21（第四接地导体层）电耦接至构成设置在第二多层基底2上的第二传输线15的第二接地导体层14。
具体地，在上述第一修改例至第四修改例中，暴露第二接地导体层或第四接地导体层30的面是突出部分2X的背面，而在第五修改例中，暴露作为第四接地导体层的接地导体层21的面是第二多层基底2的背面。
此外，该修改例与实施例不同之处在于突出部分未设置在第二多层基底2上，而其它部分的配置与上述实施例中的配置相同。
具体地，第二多层基底2被构造成使得五个氧化铝基底11被堆叠并且没有设置突出部分。此外，接地导体层21（第四接地导体层）设置在第二多层基底2的背面的整个区域上，即，设置在从下侧起的第一层（最下层）的氧化铝基底11的背面的整个区域上。此外，接地导体层21通过通孔34电耦接至构成设置在第二多层基底2上的传输线15（第二传输线）的高频接地互连14（第二接地导体层）。应当注意，作为第四接地导体层的接地导体层21是与构成传输线的接地导体层不同的接地导体层。在此，作为第四接地导体层的接地导体层21设置在相对于第二接地导体层14低四个氧化铝基底的下侧。
此外，暴露在设置在第一多层基底1的开口1X的阶梯形壁面1Y上的阶梯状部分1Z的表面上的第一接地导体层17与暴露在第二多层基底2的的背面上的作为第四接地导体层的接地导体层21彼此焊接接合。以这种方式，第二多层基底2的暴露作为第四接地导体层的接地导体层21的背面接合至设置在第一多层基底1的开口1X的阶梯形壁面1Y上的并且暴露第一接地导体层17的阶梯状部分1Z，并且第一接地导体层17与第二接地导体层14彼此电耦接。
作为与上述实施例的情况类似地针对第五修改例的堆叠模块所执行的电磁仿真的结果，如图16所示，因为确保了第一多层基底1与第二多层基底2之间的连接部分处的传输线的接地连续性，所以在其中获得良好的传输特性的带宽是大约7GHz。应当注意，在图16中，通过绘有圆形标记的实线来表示反射特性S11，而通过绘有方形标记的另一实线来表示通过特性S21。
具体地，在第五修改例的堆叠模块中，当传输特性的劣化的参考值被确定为-18dB的反射特性时，证实了在其中获得良好的传输特性的带宽增加到大约7GHz。此外，证实了在带宽达到大约7GHz之前，通过特性S21的值接近0dB并且损失被抑制得很低。以这种方式，采用第五修改例的堆叠模块，证实了在其中获得良好的传输特性的带宽增加到大约7GHz，并且实现了损失的降低。
以这种方式，通过构成具有上述第一修改例至第五修改例的这样的结构中的任意结构的堆叠模块，与上述实施例中的类似，与上文中描述的对比例（参考图4）的堆叠模块相比，用于连接构成设置在第一多层基底1上的第一传输线18的第一接地导体层17和构成设置在第二多层基底2上的第二传输线15的第二接地导体层14的互连的长度可以变短。因此，可以确保接地连续性，并且可以实现损失的降低和带宽的增大。
此外，虽然例如在上文中描述的实施例中，第一多层基底1和第二多层基底2被构成为在其中堆叠氧化铝基底的多层氧化铝基底（多层陶瓷基底），但是本发明不限于此，并且可以将第一多层基底1和第二多层基底2被构成为例如在其中堆叠玻璃基底的多层玻璃基底（多层陶瓷基底）。简言之，虽然在上述实施例中，使用采用HTCC基底的HTCC技术，但是本发明不限于此，并且例如可以使用采用LTCC基底的LTCC技术。
此外，虽然例如在上文中描述的实施例中，以MMIC芯片（功能器件）安装在第一多层基底1和第二多层基底2上的情况为例进行了描述，但是本发明不限于此。具体地，仅仅必须将半导体芯片安装在第一多层基底和第二多层基底上。例如，可以安装不同的集成芯片，例如，由晶体管芯片和匹配电路板构成的混合IC芯片，作为半导体芯片。
此外，虽然例如在上文中描述的实施例中，以使用CuW作为金属基体5的材料的情况为例进行了描述，但是本发明不限于此。具体地，可以使用具有良好的热辐射特性的材料（热辐射材料）。例如，可以使用Cu、CuMo、金刚石与Cu、Ag、Al等的混合材料以及类似的材料作为金属基体的材料。
此外，虽然例如在上文中的实施例中，以使用例如AuSn的焊料来在其中安装例如半导体芯片或第二多层基底的安装部件的基体为例进行了描述，但是本发明不限于此。具体地，可以使用例如导电粘合剂以其它方式来安装安装部件。

Claims (11)

1.一种堆叠模块，包括：
第一多层基底，所述第一多层基底包括开口和第一传输线，所述开口具有阶梯形壁面，所述第一传输线由设置在第一基底的正面侧的第一导线和设置在所述第一基底的背面侧的第一接地导体层所构成；
第二多层基底，所述第二多层基底支撑在设置在所述开口的所述阶梯形壁面上的阶梯状部分上并且包括第二传输线，所述第二传输线由设置在第二基底的正面侧的第二导线和设置在所述第二基底的背面侧的第二接地导体层所构成；
第一半导体芯片，所述第一半导体芯片安装在所述第一多层基底的所述开口的底面上并且电耦接至设置在所述第一多层基底上的第三传输线；以及
第二半导体芯片，所述第二半导体芯片安装在所述第二多层基底的正面上并且电耦接至所述第二传输线；其中，
暴露所述第二接地导体层或电耦接至所述第二接地导体层的第四接地导体层的面接合至设置在所述第一接地导体层上的或穿过在所述第一接地导体层的下侧的基底设置在所述第一接地导体层的相对侧的并且暴露电耦接至所述第一接地导体层的第三接地导体层的所述阶梯状部分，并且所述第一接地导体层与所述第二接地导体层彼此电耦接。
2.根据权利要求1所述的堆叠模块，其中，所述第二多层基底包括突出部分，所述突出部分在所述突出部分的外侧部分处具有较少数量的堆叠层并且在所述突出部分的正面侧部分处相对于所述突出部分的背面部分突出到外侧，以及
暴露所述第二接地导体层或所述第四接地导体层的所述面是所述突出部分的背面。
3.根据权利要求2所述的堆叠模块，其中，所述突出部分的暴露所述第二接地导体层的背面接合至暴露所述第一接地导体层的所述阶梯状部分，并且所述第一接地导体层与所述第二接地导体层彼此电耦接。
4.根据权利要求2所述的堆叠模块，其中，所述突出部分的暴露所述第四接地导体层的背面接合至暴露所述第一接地导体层的所述阶梯状部分，并且所述第一接地导体层与所述第二接地导体层彼此电耦接。
5.根据权利要求4所述的堆叠模块，其中，所述第二基底具有小于所述第一基底的厚度；以及
所述第四接地导体层穿过在所述第二接地导体层的下侧的具有小于所述第一基底的厚度的基底设置在所述第二接地导体层的相对侧。
6.根据权利要求2所述的堆叠模块，其中，所述突出部分的暴露所述第二接地导体层的背面接合至暴露所述第三接地导体层的所述阶梯状部分，并且所述第一接地导体层与所述第二接地导体层彼此电耦接。
7.根据权利要求2所述的堆叠模块，其中，所述突出部分的暴露所述第四接地导体层的背面接合至暴露所述第三接地导体层的所述阶梯状部分，并且所述第一接地导体层与所述第二接地导体层彼此电耦接。
8.根据权利要求1所述的堆叠模块，其中，所述第二多层基底的暴露所述第四接地导体层的底面接合至暴露所述第一接地导体层的所述阶梯状部分，并且所述第一接地导体层与所述第二接地导体层彼此电耦接。
9.根据权利要求1至8中任一项所述的堆叠模块，其中，暴露所述第二接地导体层或所述第四接地导体层的所述面通过焊接接合至暴露所述第一接地导体层或所述第三接地导体层的所述阶梯状部分，并且所述第一接地导体层与所述第二接地导体层彼此电耦接。
10.根据权利要求1至8中任一项所述的堆叠模块，其中，所述第二多层基底的背面上形成有接地导体层。
11.根据权利要求1至8中任一项所述的堆叠模块，其中，设置有发送或接收半导体芯片作为所述第一半导体芯片；以及
设置有接收或发送半导体芯片作为所述第二半导体芯片。
CN2013100811492A 2012-03-28 2013-03-14 堆叠模块 Pending CN103367349A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-073958 2012-03-28
JP2012073958A JP5870808B2 (ja) 2012-03-28 2012-03-28 積層モジュール

Publications (1)

Publication Number Publication Date
CN103367349A true CN103367349A (zh) 2013-10-23

Family

ID=48128062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100811492A Pending CN103367349A (zh) 2012-03-28 2013-03-14 堆叠模块

Country Status (4)

Country Link
US (1) US8981881B2 (zh)
EP (1) EP2645416A1 (zh)
JP (1) JP5870808B2 (zh)
CN (1) CN103367349A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549002A (zh) * 2015-09-21 2017-03-29 阿尔特拉公司 传输线桥接互连
CN111937138A (zh) * 2018-04-12 2020-11-13 三菱电机株式会社 半导体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6015508B2 (ja) 2013-03-18 2016-10-26 富士通株式会社 高周波モジュール
US9583811B2 (en) * 2014-08-07 2017-02-28 Infineon Technologies Ag Transition between a plastic waveguide and a semiconductor chip, where the semiconductor chip is embedded and encapsulated within a mold compound
US10502987B2 (en) * 2015-04-07 2019-12-10 Lumentum Operations Llc High bandwidth RF or microwave interconnects for optical modulators
WO2017098741A1 (ja) 2015-12-07 2017-06-15 三菱電機株式会社 マイクロ波モジュール
KR102542594B1 (ko) * 2016-12-16 2023-06-14 삼성전자 주식회사 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치
WO2018186154A1 (ja) * 2017-04-04 2018-10-11 株式会社村田製作所 高周波モジュール及び通信装置
US10321555B1 (en) * 2018-09-04 2019-06-11 Raytheon Company Printed circuit board based RF circuit module
JP2021164017A (ja) * 2020-03-31 2021-10-11 株式会社村田製作所 高周波モジュール及び通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633530A (en) * 1995-10-24 1997-05-27 United Microelectronics Corporation Multichip module having a multi-level configuration
US5657203A (en) * 1991-05-31 1997-08-12 Nippondenso Co., Ltd. Electronic device having a plurality of circuit boards arranged therein
JPH11312751A (ja) * 1998-04-27 1999-11-09 Kyocera Corp 高周波回路用パッケージ
CN1296642A (zh) * 1998-12-09 2001-05-23 三菱电机株式会社 射频电路模块

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4338706A1 (de) 1993-08-24 1995-05-04 Schulz Harder Juergen Mehrschicht-Substrat
US5650662A (en) 1993-08-17 1997-07-22 Edwards; Steven F. Direct bonded heat spreader
JP3725983B2 (ja) 1998-12-17 2005-12-14 京セラ株式会社 高周波回路用パッケージ
JP3854095B2 (ja) * 2001-05-31 2006-12-06 京セラ株式会社 多層回路基板
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
CN1765162B (zh) 2003-12-26 2011-06-15 株式会社村田制作所 多层陶瓷基板
WO2005076351A1 (ja) 2004-02-09 2005-08-18 Murata Manufacturing Co., Ltd. 部品内蔵モジュールおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657203A (en) * 1991-05-31 1997-08-12 Nippondenso Co., Ltd. Electronic device having a plurality of circuit boards arranged therein
US5633530A (en) * 1995-10-24 1997-05-27 United Microelectronics Corporation Multichip module having a multi-level configuration
JPH11312751A (ja) * 1998-04-27 1999-11-09 Kyocera Corp 高周波回路用パッケージ
CN1296642A (zh) * 1998-12-09 2001-05-23 三菱电机株式会社 射频电路模块

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549002A (zh) * 2015-09-21 2017-03-29 阿尔特拉公司 传输线桥接互连
CN111937138A (zh) * 2018-04-12 2020-11-13 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP5870808B2 (ja) 2016-03-01
JP2013207070A (ja) 2013-10-07
EP2645416A1 (en) 2013-10-02
US20130257565A1 (en) 2013-10-03
US8981881B2 (en) 2015-03-17

Similar Documents

Publication Publication Date Title
CN103367349A (zh) 堆叠模块
CN112051551B (zh) 基于硅基三维集成的微小型雷达高频大功率有源子阵
CN103329349B (zh) 用于封装应用的叠层天线结构
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
US8256685B2 (en) Compact millimeter wave packages with integrated antennas
US8269671B2 (en) Simple radio frequency integrated circuit (RFIC) packages with integrated antennas
TWI506863B (zh) 具適用於量產之特徵的射頻積體電路封裝
CN107534023B (zh) 半导体元件封装件、半导体装置以及安装构造体
CN113838845B (zh) 一种基于三维堆叠气密封装的tr组件及组装方法
JP5736716B2 (ja) 電子装置及びその製造方法、送受信装置
JP4504204B2 (ja) 接続要素を有する高周波チップパッケージ
CN105047648A (zh) 一种系统级封装结构及封装方法
WO2015129731A1 (ja) 電子部品収納用パッケージおよび電子装置
JP6923431B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
JP6633656B2 (ja) 配線基板、光半導体素子パッケージおよび光半導体装置
CN101728369B (zh) 表面可安装的集成电路封装方法
CN115020979A (zh) 多波束相控阵天线
EP2178119B1 (en) Surface mountable integrated circuit package
JP2007294829A (ja) 高周波回路モジュール及びその製造方法
CN103426844A (zh) 宽带全密封微波器件封装
CN109904128B (zh) 基于硅基载板的三维集成t/r组件封装结构及封装方法
CN210489608U (zh) 一种满足Ka波段TR组件封装的陶瓷外壳
JP2020047688A (ja) 積層回路基板、積層モジュールおよび携帯表示機器
CN117497532B (zh) 一种aip三维堆叠tr气密封装组件
JP2013110434A (ja) 表面実装可能な集積回路のパッケージ化機構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131023