JP2013207070A - 積層モジュール - Google Patents

積層モジュール Download PDF

Info

Publication number
JP2013207070A
JP2013207070A JP2012073958A JP2012073958A JP2013207070A JP 2013207070 A JP2013207070 A JP 2013207070A JP 2012073958 A JP2012073958 A JP 2012073958A JP 2012073958 A JP2012073958 A JP 2012073958A JP 2013207070 A JP2013207070 A JP 2013207070A
Authority
JP
Japan
Prior art keywords
conductor layer
ground conductor
substrate
multilayer substrate
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012073958A
Other languages
English (en)
Other versions
JP5870808B2 (ja
Inventor
Satoru Masuda
哲 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012073958A priority Critical patent/JP5870808B2/ja
Priority to US13/741,730 priority patent/US8981881B2/en
Priority to EP13158337.9A priority patent/EP2645416A1/en
Priority to CN2013100811492A priority patent/CN103367349A/zh
Publication of JP2013207070A publication Critical patent/JP2013207070A/ja
Application granted granted Critical
Publication of JP5870808B2 publication Critical patent/JP5870808B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6644Packaging aspects of high-frequency amplifiers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6683High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/021Components thermally connected to metal substrates or heat-sinks by insert mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0215Grounding of printed circuits by connection to external grounding means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/1056Metal over component, i.e. metal plate over component mounted on or embedded in PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】積層モジュールとすることで小型化を実現しながら、低損失化、広帯域化を実現する。
【解決手段】積層モジュールが、階段状壁面1Yを有する開口部1Xと、第1基板6の表面側の第1線路導体16及び裏面側の第1接地導体層17で構成される第1伝送線路18とを備える第1多層基板1と、階段状壁面の段部1Z上に支持され、第2基板11の表面側の第2線路導体12及び裏面側の第2接地導体層14で構成される第2伝送線路15を備える第2多層基板2と、開口部底面に実装され、第1多層基板に備えられる第3伝送線路10に接続された第1半導体チップ3と、第2多層基板に表面実装され、第2伝送線路に接続された第2半導体チップ4とを備え、第1接地導体層又はこれに接続された第3接地導体層が露出している段部上に第2接地導体層又はこれに接続された第4接地導体層が露出している面が接合され、第1接地導体層と第2接地導体層が接続されている。
【選択図】図1

Description

本発明は、積層モジュールに関する。
近年のブロードバンドの進展により、大容量の高速無線通信の要求が高まっている。大容量化に向けて、例えば携帯電話の基地局用増幅器は第3世代が普及し、今後、さらに第4世代へと進展していくと思われる。また、新通信方式(WiMAX)も実用化され、今後、さらに大容量化が進むものと思われる。このため、送受信モジュールには、より一層の高出力、高効率、小型化、低コスト化が求められている。
また、例えばレーダーモジュール(増幅器を含む送受信モジュール)では、検知距離の拡大や分解能向上などの高性能化に向けた高出力化、広帯域化、さらに運用コスト削減や冷却器の小型化に向けた高効率化が求められている。また、例えばフェーズドアレーレーダでは、増幅器を含む送受信モジュール(レーダーモジュール)を狭い空間にアレー状に配置する必要があり、送受信モジュールの一層の小型化が要求されている。
特開2000−183230号公報 特開平11−312751号公報
ところで、従来の送受信モジュールは、例えば図17に示すように、増幅器やパッシブ素子、例えば低雑音増幅器100、制御回路101、前段増幅器102、高出力増幅器103、フィルター104、送受切替器105などが、それぞれ別個のパッケージに収められ、メタル筐体106内に実装されて構成される。このため、サイズが大きくなってしまい、小型化が難しかった。
そこで、多層基板として、高温同時焼成セラミクス(HTCC;High Temperature Co-fired Ceramics)基板を用いたHTCC技術、又は、低温同時焼成セラミクス(LTCC;Low Temperature Co-fired Ceramics)基板を用いたLTCC技術によって、送受信モジュールを実現することで、送受信モジュールの小型化を図ることが考えられる。例えば、送受信モジュールを構成する各コンポーネンツをチップ化し、それらを多層基板上に実装することで、送受信モジュールの小型化を実現することが考えられる。
さらに、半導体チップが実装された複数の多層基板を積層させて積層モジュールとすることで、占有面積を低減し、さらなる小型化を実現することが考えられる。
しかしながら、高周波化に伴い、積層モジュールを構成する一の多層基板と他の多層基板との接続部分の伝送損失が大きくなり、低損失化、広帯域化を実現することが困難であった。
そこで、積層モジュールとすることで小型化を実現しながら、低損失化、広帯域化を実現したい。
本積層モジュールは、階段状の壁面を有する開口部と、第1基板の表面側に設けられた第1線路導体及び第1基板の裏面側に設けられた第1接地導体層によって構成される第1伝送線路とを備える第1多層基板と、開口部の階段状の壁面に設けられた段部上に支持されており、第2基板の表面側に設けられた第2線路導体及び第2基板の裏面側に設けられた第2接地導体層によって構成される第2伝送線路を備える第2多層基板と、第1多層基板の開口部の底面に実装され、第1多層基板に備えられる第3伝送線路に電気的に接続された第1半導体チップと、第2多層基板の表面に実装され、第2伝送線路に電気的に接続された第2半導体チップとを備え、第1接地導体層、又は、第1接地導体層の下側の基板を挟んで第1接地導体層の反対側に設けられ、第1接地導体層に電気的に接続された第3接地導体層が露出している段部上に、第2接地導体層、又は、第2接地導体層に電気的に接続された第4接地導体層が露出している面が接合され、第1接地導体層と第2接地導体層とが電気的に接続されていることを要件とする。
したがって、本積層モジュールによれば、小型化を実現しながら、低損失化、広帯域化を実現することができるという利点がある。
本実施形態にかかる積層モジュールの構成を示す模式的断面図である。 本実施形態にかかる積層モジュールを構成する第1多層基板の構成を示す模式的平面図である。 本実施形態にかかる積層モジュールの構成を示す模式的平面図である。 比較例の積層モジュールの構成を示す模式的断面図である。 本実施形態にかかる積層モジュールにおける電磁界シミュレーションの結果を示す図である。 比較例の積層モジュールにおける電磁界シミュレーションの結果を示す図である。 第1変形例にかかる積層モジュールの構成を示す模式的断面図である。 第1変形例の積層モジュールにおける電磁界シミュレーションの結果を示す図である。 第2変形例にかかる積層モジュールの構成を示す模式的断面図である。 第2変形例の積層モジュールにおける電磁界シミュレーションの結果を示す図である。 第3変形例にかかる積層モジュールの構成を示す模式的断面図である。 第3変形例の積層モジュールにおける電磁界シミュレーションの結果を示す図である。 第4変形例にかかる積層モジュールの構成を示す模式的断面図である。 第4変形例の積層モジュールにおける電磁界シミュレーションの結果を示す図である。 第5変形例にかかる積層モジュールの構成を示す模式的断面図である。 第5変形例の積層モジュールにおける電磁界シミュレーションの結果を示す図である。 従来の送受信モジュールの構成を示す模式的斜視図である。
以下、図面により、本発明の実施の形態にかかる積層モジュールについて、図1〜図6を参照しながら説明する。
本実施形態にかかる積層モジュールは、図1に示すように、半導体チップ3、4が実装された複数(ここでは2つ)の多層基板1、2を積層させたものである。つまり、第1半導体チップ3が実装された第1多層基板1と、第2半導体チップ4が実装された第2多層基板2とを積層させた積層モジュールである。
なお、多層基板を、多層配線基板、又は、積層基板ともいう。また、第1半導体チップ3が実装された第1多層基板1を、第1モジュール、半導体回路モジュール又は半導体回路パッケージともいう。また、第2半導体チップ4が実装された第2多層基板2を、第2モジュール、半導体回路モジュール又は半導体回路パッケージともいう。また、複数の半導体チップ3、4が実装された多層基板1、2を、マルチチップモジュールともいう。
以下、積層モジュールとして、送受信モジュールを例に挙げて説明する。
本実施形態の送受信モジュールは、図1に示すように、第1半導体チップ3として複数の送信用又は受信用半導体チップが実装された第1多層基板1上に、第2半導体チップ4として複数の送信用又は受信用半導体チップが実装された第2多層基板2を積層させたものである。これにより、送受信モジュールの小型化を実現することができる。
ここで、第1多層基板1は、例えば信号配線、接地配線、電源配線などの配線を含む配線基板であり、表面に配線を有する複数の基板6を積層させ、上下の配線がビアを介して接続された構造になっている。
具体的には、第1多層基板1は、例えばCuWなどの金属材料からなる金属ベース5上に、表面に配線を有する複数(ここでは6層)のアルミナ基板6を積層させた構造を有する多層アルミナ基板を備えた構造になっている。なお、アルミナ基板6を、セラミクス基板、アルミナセラミクス基板、あるいは、誘電体基板ともいう。また、金属ベース5を、金属板、放熱部材又は接地導体層ともいう。ここでは、下側から5層目までのアルミナ基板6の厚さを約0.25mmとし、6層目のアルミナ基板6の厚さを約0.38mmとしている。このように、ここでは、第1多層基板1には、HTCC基板6を用いたHTCC技術を採用している。
特に、本実施形態では、図1、図2に示すように、第1多層基板1上に、複数の送信用又は受信用半導体チップ3を実装し、さらに第2多層基板2を積層させるために、第1多層基板1は、複数の送信用又は受信用半導体チップ3、及び、第2多層基板2を実装するための開口部1Xを備える。そして、この開口部1Xは、階段状の壁面1Yを有する。
具体的には、第1多層基板1を構成する複数(ここでは6層)のアルミナ基板6のそれぞれに開口部が設けられている。そして、下側から1層目のアルミナ基板6に設けられた開口部のサイズよりも2層目〜4層目のアルミナ基板6に設けられた開口部のサイズが大きくなっている。また、2層目〜4層目のアルミナ基板6に設けられた開口部のサイズよりも5層目のアルミナ基板6に設けられた開口部のサイズが大きくなっている。また、5層目のアルミナ基板6に設けられた開口部のサイズよりも6層目のアルミナ基板6に設けられた開口部のサイズが大きくなっている。このようにして、複数の送信用又は受信用半導体チップ3、及び、第2多層基板2を実装するための開口部1Xとして、階段状の壁面1Yを有する開口部が設けられている。
また、第1多層基板1の開口部1Xの底面、即ち、下側から1層目のアルミナ基板6に設けられた開口部の底面には、金属ベース5の表面が露出しており、この金属ベース5上に、複数の送信用又は受信用半導体チップ3が実装されている。つまり、第1多層基板1の開口部1Xの底面に、第1半導体チップ3としての複数の送信用又は受信用半導体チップが実装されている。ここでは、送受信モジュールを構成する複数の送信用又は受信用半導体チップ3のうち、ドライバー増幅器3A、高出力増幅器3BのそれぞれをMMIC(Monolithic microwave integrated circuit)チップ化して、第1多層基板1の開口部1Xの底面上に実装している。これらの半導体チップ3A、3Bは、金属ベース5上に、例えばAuSnなどのはんだによって接合されている。
そして、これらの半導体チップ3A、3Bは、互いにワイヤ7(ワイヤボンディング)によって電気的に接続されている。
また、これらの半導体チップ3A、3Bは、下側から1層目のアルミナ基板6の開口部のサイズよりも2層目のアルミナ基板6の開口部のサイズが大きくなっていることによって、1層目のアルミナ基板6の開口部側の端部の上面に露出している高周波信号配線8に、それぞれ、ワイヤ9(ワイヤボンディング)によって電気的に接続されている。この場合、金属ベース5が高周波接地配線として機能する。このように、1層目のアルミナ基板6の表面に設けられた高周波信号配線8(線路導体)と、1層目のアルミナ基板6の裏面に接する金属ベース5によって構成される高周波接地配線(接地導体層)とによって構成される、高周波信号を伝送する伝送線路10に、これらの半導体チップ3A、3Bが電気的に接続されている。つまり、第1多層基板1に備えられる伝送線路10、即ち、第1多層基板1の下方に備えられる伝送線路10に、第1半導体チップ3としての半導体チップ3A、3Bが電気的に接続されている。なお、この伝送線路10を、第3伝送線路という。
また、図1、図3に示すように、下側から4層目のアルミナ基板6の開口部のサイズよりも5層目のアルミナ基板6の開口部のサイズが大きくなっていることによって設けられた段部1Z、即ち、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられた段部1Z上に、第2多層基板2が支持されている。このようにして、第1多層基板1の開口部1Xに第2多層基板2が実装されている。
ここで、第2多層基板2は、図1に示すように、表面に配線を有する複数(ここでは5層)のアルミナ基板11を積層させた構造を有する多層アルミナ基板である。なお、アルミナ基板11を、セラミクス基板、アルミナセラミクス基板、あるいは、誘電体基板ともいう。ここでは、下側から4層目までのアルミナ基板11の厚さを約0.125mmとし、5層目(最上層)のアルミナ基板11の厚さを約0.25mmとしている。このように、ここでは、第2多層基板2には、HTCC基板11を用いたHTCC技術を採用している。
また、第2多層基板2の表面には、図1、図3に示すように、複数の送信用又は受信用半導体チップ4が実装されている。つまり、第2多層基板2の表面に、第2半導体チップ4としての複数の送信用又は受信用半導体チップが実装されている。ここでは、送受信モジュールを構成する複数の送信用又は受信用半導体チップのうち、低雑音増幅器4A、高利得増幅器4B、前置増幅器4C、制御回路4DのそれぞれをMMICチップ化して、第2多層基板2の表面に実装している。具体的には、第2多層基板2を構成する最上層のアルミナ基板11の表面に、低雑音増幅器4A、前置増幅器4C、制御回路4Dとして機能する半導体チップ4が実装されており、下側から4層目のアルミナ基板11の表面に、高利得増幅器4Bとして機能する半導体チップ4が実装されている。
そして、これらの半導体チップ4A〜4Dは、第2多層基板2の表面に露出している高周波信号配線12に、それぞれ、ワイヤ13(ワイヤボンディング)によって電気的に接続されている。つまり、これらの半導体チップ4A〜4Dは、第2多層基板2を構成する最上層のアルミナ基板11の表面に設けられている高周波信号配線12に、それぞれ、ワイヤ13によって電気的に接続されている。
ここでは、第2多層基板2を構成する最上層のアルミナ基板11の裏面、即ち、最上層のアルミナ基板11と下側から4層目のアルミナ基板11との間には、高周波接地配線14が設けられている。そして、低雑音増幅器4A、前置増幅器4C、制御回路4Dとして機能する半導体チップ4は、ビア15を介して、この高周波接地配線14に接続されている。また、高利得増幅器4Bとして機能する半導体チップ4は、この高周波接地配線14に直接接続されている。
このように、第2多層基板2を構成する最上層のアルミナ基板11の表面側に設けられた高周波信号配線12(線路導体)と、最上層のアルミナ基板11の裏面側に設けられた高周波接地配線14(接地導体層)とによって構成される、高周波信号を伝送する伝送線路15に、これらの半導体チップ4A〜4Dが電気的に接続されている。つまり、第2多層基板2に備えられる伝送線路15に、第2半導体チップ4としての半導体チップ4A〜4Dが電気的に接続されている。なお、この伝送線路15を、第2伝送線路という。また、線路導体12を、第2線路導体という。また、接地導体層14を、第2接地導体層という。また、最上層のアルミナ基板11を、第2基板という。
また、第2多層基板2は、図1に示すように、下側4層のアルミナ基板11のサイズよりも最上層のアルミナ基板11のサイズが大きくなっており、最上層のアルミナ基板11の外周部が下側4層のアルミナ基板よりも外側へ突出している。つまり、下側4層のアルミナ基板11は、最上層のアルミナ基板11の下面の内側部分に設けられている。このため、第2多層基板2は、下に凸の形状になっている。このように、本実施形態では、第2多層基板2は、外周部の積層数が少なくなっており、表面側部分(ここでは最上層のアルミナ基板11)が裏面側部分(ここでは下側4層のアルミナ基板11)よりも外側へ突出した突出部2Xを備える。そして、この突出部2Xの裏面、即ち、最上層のアルミナ基板11の外周部の裏面には、高周波接地配線14(接地導体層)が露出している。つまり、第2多層基板2の表面と裏面との間の中間部分に、高周波接地配線14が露出している。
ところで、第1多層基板1の下側から5層目のアルミナ基板6の開口部のサイズよりも6層目のアルミナ基板6の開口部のサイズが大きくなっていることによって、5層目のアルミナ基板6の表面側に設けられた高周波信号配線16(線路導体)が、5層目のアルミナ基板6の開口部側の端部の上面で露出している。
また、第1多層基板1の下側から4層目のアルミナ基板6の開口部のサイズよりも5層目のアルミナ基板6の開口部のサイズが大きくなっていることによって、4層目のアルミナ基板6の表面側、即ち、5層目のアルミナ基板6の裏面側に設けられた高周波接地配線17(接地導体層)が、4層目のアルミナ基板6の開口部側の端部の上面で露出している。つまり、第1多層基板1の下側から4層目のアルミナ基板6の開口部のサイズよりも5層目のアルミナ基板6の開口部のサイズが大きくなっていることによって設けられた段部1Z、即ち、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられた段部1Zの表面に、高周波接地配線17が露出している。
このように、第1多層基板1の下側から5層目のアルミナ基板6の表面側に設けられ、5層目のアルミナ基板6の開口部側の端部の上面で露出している高周波信号配線16と、5層目のアルミナ基板6の裏面側に設けられ、4層目のアルミナ基板6の開口部側の端部の上面で露出している高周波接地配線17とによって、高周波信号を伝送する伝送線路18が構成される。この伝送線路18は、第1多層基板の上方に備えられる。なお、この伝送線路18を、第1伝送線路という。また、線路導体16を、第1線路導体という。また、接地導体層17を、第1接地導体層という。また、下側から5層目のアルミナ基板6を、第1基板という。
そして、第2多層基板2の表面に露出している高周波信号配線12、及び、制御回路4Dとして機能する半導体チップ4は、第1多層基板1の下側から5層目のアルミナ基板6の開口部側の端部の上面に露出している高周波信号配線16に、それぞれ、ワイヤ19(ワイヤボンディング)によって電気的に接続されている。
また、上述のように、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられた段部1Z上に、第2多層基板2が支持されている。そして、第1多層基板1に備えられる第1接地導体層17が露出している段部1Z上に、第2多層基板2に備えられる第2接地導体層14が露出している突出部2Xの裏面が接合され、第1接地導体層17と第2接地導体層14とが電気的に接続されている。ここでは、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられた段部1Zの表面に露出している第1接地導体層17と、第2多層基板2の突出部2Xの裏面に露出している第2接地導体層14とがはんだ接合されている。
このように、本実施形態では、第1多層基板1に備えられる第1伝送線路18を構成する第1接地導体層17と、第2多層基板2に備えられる第2伝送線路15を構成する第2接地導体層14とが、直接接合され、電気的に直接接続されている。これにより、第1多層基板1に備えられる第1伝送線路18と第2多層基板2に備えられる第2伝送線路15との接続部20(接続周辺部)における接地不連続(接地不良)を解消し、接地連続性を確保することができる。この結果、伝送損失を低減することでき、広帯域化を実現することが可能となる。つまり、伝送線路(伝送特性)の低損失化と広帯域化、即ち、広帯域で低損失な伝送線路を実現することが可能となる。このようにして、第1多層基板1上に第2多層基板2を実装して積層モジュールを構成することで、低損失化及び広帯域化を図り、高出力で小型な積層モジュールを実現することが可能となる。
また、本実施形態では、上述のように、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられた段部1Zの表面に露出した第1接地導体層17と、第2多層基板2の突出部2Xの裏面に露出した第2接地導体層14とが、例えばAuSnなどのはんだによってはんだ接合されている。この場合、はんだ接合部において露出する接地導体層17、14の範囲は、段部1Zの表面及び突出部2Xの裏面に限定される。このため、広い範囲にわたってはんだが流れてしまうことがなく、均一で良好な接合を行なうことが可能となる。これにより、歩留まりを向上させることができる。つまり、第1多層基板1上に第2多層基板2を実装する際の実装歩留まりを向上させることができ、良好な実装性(製造性)を確保することが可能となる。
これに対し、例えば図4に示すように、第1多層基板1の開口部1Xに第2多層基板2を実装するために、第1多層基板1の開口部1Xにおいて第2多層基板2の厚さに応じた深さ位置に段部1Zを設け、この段部1Zで第2多層基板2を支持する構造にすることが考えられる。そして、第2多層基板2に突出部を設けることなく、第2多層基板2の裏面の全面に設けられた接地導体層21と、段部1Zの表面に露出している接地導体層50とを、例えばAuSnなどのはんだによってはんだ接合することが考えられる。以下、これを比較例の積層モジュールという。
この場合、第1多層基板1の段部1Zの表面に露出している接地導体層50は、第1多層基板1の表面側に備えられる高周波信号を伝送する伝送線路18を構成する接地導体層17に、ビア51を介して、電気的に接続されることになる。また、第2多層基板2の裏面に設けられた接地導体層21は、第2多層基板2の表面側に備えられる高周波信号を伝送する伝送線路15を構成する接地導体層14に、ビア52を介して、電気的に接続されることになる。このため、図4中、矢印Xで示すように、第1多層基板1に備えられる伝送線路18を構成する接地導体層17と、第2多層基板2に備えられる伝送線路15を構成する接地導体層14とを接続する配線の長さが長くなり、接地不連続が生じる。これにより、高周波化に伴い、第1多層基板1に備えられる伝送線路18と、第2多層基板2に備えられる伝送線路15との接続部20において伝送損失が大きくなり、高性能な積層モジュール、即ち、低損失で広帯域な積層モジュールを実現するのが困難である。
また、この場合、第2多層基板2の裏面に設けられた接地導体層21の外周部がはんだ接合されることになるが、第2多層基板2の裏面の全面に接地導体層21が設けられているため、はんだ接合の際に、広い範囲にわたってはんだが流れてしまう。これにより、図4中、符号Yで示す接合部のはんだ量にばらつきが生じてしまい、均一で良好な接合を行なうのが難しく、歩留まりが低下してしまう。つまり、第1多層基板1上に第2多層基板2を実装する際の実装歩留まりを確保するのが難しく、良好な実装性(製造性)を確保するのが困難である。
また、本実施形態では、図1に示すように、第2多層基板2の裏面に接地導体層21が設けられている。これにより、第1多層基板1の開口部1Xにおいて第2多層基板2の下方に実装される第1半導体チップ3や配線などから発生する電磁放射が、第2多層基板2に備えられる電源配線22や信号配線に結合してしまうのを抑制し、安定したモジュール動作を実現することが可能となる。
また、本実施形態では、複数の送信用又は受信用半導体チップ3、及び、第2多層基板2が実装された第1多層基板1の開口部1Xは、金属キャビティ23によって封止されている。つまり、図1、図2に示すように、第1多層基板1を構成する6層目のアルミナ基板6上に封止用のメタルフレーム24が設けられており、このメタルフレーム24上に、メタルフレーム24と同等の大きさの金属製のフタ25を接合することで封止している。ここでは、厚さ約0.3mmのフタ25を、約300℃の窒素雰囲気中で、例えばAuSnなどのはんだによって接合することで、気密封止している。なお、このようにして封止された内部と外部とは、フィードスルー構造で接続されている。また、図2、図3中、符号26は、電源配線を示しており、符号27は、高周波信号配線を示している。
なお、上述のように、本送受信モジュールは、高周波信号を送受信するモジュールであるため、高周波回路装置、高周波回路用パッケージ、高周波パッケージ、あるいは、広帯域高出力マイクロ波回路パッケージともいう。
したがって、本実施形態にかかる積層モジュールによれば、小型化を実現しながら、低損失化、広帯域化を実現することができるという利点がある。
ここで、図5は、本実施形態の積層モジュールにおける電磁界シミュレーションの結果を示している。これに対し、図6は、上述の比較例(図4参照)の積層モジュールにおける電磁界シミュレーションの結果を示している。
なお、このシミュレーションでは、上述の実施形態において示した積層モジュールの寸法を用いて、第1多層基板1と第2多層基板2の接続部20の伝送特性として、反射特性S11及び通過特性S21を計算した。図5、図6では、反射特性S11は丸でプロットした実線で示しており、通過特性S21は四角でプロットした実線で示している。また、第1多層基板1の高周波信号配線16と第2多層基板2の高周波信号配線12との間は、直径約25μmのワイヤ19を用いたワイヤボンディングによって接続し、第1多層基板1の高周波接地配線17(接地導体層)と第2多層基板2の高周波接地配線14(接地導体層)との間は、理想的に電気的に接続されていると仮定して計算した。
この結果、上述の比較例(図4参照)の積層モジュールでは、図6に示すように、第1多層基板1と第2多層基板2の接続部20で伝送線路の接地不連続が生じているため、良好な伝送特性が得られる帯域は約5GHz程度であった。
つまり、反射特性S11は、入力信号に対して反射して戻ってきた信号の割合であり、その値(dB)が0dBに近くなると反射して戻ってきた信号が多く、伝送特性が劣化していることになる。また、通過特性S21は、利得(又は損失)を表しており、その値(dB)が0dBに近くなるほど、良好な伝送特性を維持していることになる。そして、上述の比較例(図4参照)の積層モジュールでは、伝送特性の劣化の基準を反射特性−18dBとしたところ、図6に示すように、良好な伝送特性が得られる帯域は約5GHz程度であった。また、約5GHzを超えると、通過特性S21の値が0dBから遠くなり、損失が大きくなった。このように、上述の比較例(図4参照)の積層モジュールでは、良好な伝送特性が得られる帯域は約5GHz程度であった。
これに対し、本実施形態の積層モジュールでは、図5に示すように、第1多層基板1と第2多層基板2の接続部20で伝送線路の接地連続性が確保されているため、良好な伝送特性が得られる帯域は約27GHz程度であった。
つまり、本実施形態の積層モジュールでは、伝送特性の劣化の基準を反射特性−18dBとしたところ、図5に示すように、良好な伝送特性が得られる帯域は約27GHz程度まで広帯域化することを確認できた。また、約27GHz程度までは、通過特性S21の値が0dBに近く、低損失であることを確認できた。このように、本実施形態の積層モジュールでは、良好な伝送特性が得られる帯域は約27GHz程度まで広帯域化し、低損失化を図ることができることを確認できた。
なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の実施形態では、半導体チップ3、4が実装された2つの多層基板1、2を積層した積層モジュールを例に挙げて説明しているが、これに限られるものではなく、例えば半導体チップが実装された3つ以上の多層基板を積層した積層モジュールに本発明を適用することもできる。
また、例えば、上述の実施形態では、第1多層基板1に備えられる第1伝送線路18を構成する第1接地導体層17が露出している段部1Z上に、第2多層基板2に備えられる第2伝送線路15を構成する第2接地導体層14が露出している突出部2Xの裏面を接合し、第1接地導体層17と第2接地導体層14とを直接接続することで、接地連続性を確保し、低損失化及び広帯域化を実現しているが、これに限られるものではない。
つまり、第1接地導体層、又は、第1接地導体層の下側の基板を挟んで第1接地導体層の反対側に設けられ、第1接地導体層に電気的に接続された第3接地導体層が露出している段部上に、第2接地導体層、又は、第2接地導体層に電気的に接続された第4接地導体層が露出している面が接合され、第1接地導体層と第2接地導体層とが電気的に接続されていれば良い。
例えば、以下の第1〜第5変形例のような構造を有する積層モジュールとして構成しても良い。
まず、第1変形例について、図7、図8を参照しながら説明する。
第1変形例では、図7に示すように、第1多層基板1に備えられる第1伝送線路18を構成する第1接地導体層17が露出している段部1Z上に、第2多層基板2に備えられる第2伝送線路15を構成する第2接地導体層14に電気的に接続された第4接地導体層30が露出している突出部2Xの裏面が接合され、第1接地導体層17と第2接地導体層14とが電気的に接続されている。
この場合、第2多層基板2の突出部2X及び突出部2Xの裏面に露出している接地導体層が異なるだけで、その他の構成は上述の実施形態の場合と同様である。
つまり、第2多層基板2は、下側2層のアルミナ基板11のサイズよりも上側3層のアルミナ基板11のサイズが大きくなっており、上側3層のアルミナ基板11の外周部が下側2層のアルミナ基板11よりも外側へ突出している。つまり、下側2層のアルミナ基板11は、上側3層のアルミナ基板11の下面の内側部分に設けられている。このため、第2多層基板2は、下に凸の形状になっている。このように、第2多層基板2は、外周部の積層数が少なくなっており、表面側部分(ここでは上側3層のアルミナ基板11)が裏面側部分(ここでは下側2層のアルミナ基板11)よりも外側へ突出した突出部2Xを備える。そして、この突出部2Xの裏面、即ち、下側から3層目のアルミナ基板11の外周部の裏面には、高周波接地配線14(第2接地導体層)にビア31を介して電気的に接続されている接地配線30(第4接地導体層)が露出している。なお、第4接地導体層30は、伝送線路を構成する接地導体層以外の接地導体層である。ここでは、第4接地導体層30は、第2接地導体層14に対してアルミナ基板2層分下側に設けられている。
そして、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられた段部1Zの表面に露出している第1接地導体層17と、第2多層基板2の突出部2Xの裏面に露出している第4接地導体層30とがはんだ接合される。このようにして、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられ、第1接地導体層17が露出している段部1Z上に、第2多層基板2に備えられる第4接地導体層30が露出している突出部2Xの裏面が接合され、第1接地導体層17と第2接地導体層14とが電気的に接続される。
この第1変形例の積層モジュールについて、上述の実施形態の場合と同様に電磁界シミュレーションを行なった結果、図8に示すように、第1多層基板1と第2多層基板2の接続部で伝送線路の接地連続性が確保されているため、良好な伝送特性が得られる帯域は約14GHz程度であった。なお、図8では、反射特性S11は丸でプロットした実線で示しており、通過特性S21は四角でプロットした実線で示している。
つまり、第1変形例の積層モジュールでは、伝送特性の劣化の基準を反射特性−18dBとしたところ、良好な伝送特性が得られる帯域は約14GHz程度まで広帯域化することを確認できた。また、約14GHz程度までは、通過特性S21の値が0dBに近く、低損失であることを確認できた。このように、第1変形例の積層モジュールでは、良好な伝送特性が得られる帯域は約14GHz程度まで広帯域化し、低損失化を図ることができることを確認できた。
次に、第2変形例について、図9、図10を参照しながら説明する。
第2変形例では、図9に示すように、上述の第1変形例の場合と同様に、第1多層基板1に備えられる第1伝送線路18を構成する第1接地導体層17が露出している段部1Z上に、第2多層基板2に備えられる第2伝送線路15を構成する第2接地導体層14に電気的に接続された第4接地導体層30が露出している突出部2Xの裏面が接合され、第1接地導体層17と第2接地導体層14とが電気的に接続されている。
但し、この第2変形例は、上述の第1変形例のものに対して、第2多層基板2の突出部2Xが異なる。なお、上述の実施形態のものに対しては、第2多層基板2の突出部2X及び突出部2Xの裏面に露出している接地導体層が異なるたけで、その他の構成は上述の実施形態の場合と同様である。
つまり、第2多層基板2は、厚さ約0.125mmのアルミナ基板11を6層積層した構造になっている。つまり、上述の実施形態及び第1変形例では、5層目(最上層)のアルミナ基板11の厚さを約0.25mmとしていたのに対し、第2変形例では、これを2層に分割して5層目、6層目(最上層)のアルミナ基板11とし、これらの厚さを約0.125mmとしている。このため、第2多層基板2に備えられる伝送線路15(第2伝送線路)は、6層目(最上層)のアルミナ基板11(第2基板)の表面側に設けられた高周波信号配線12(第2線路導体)及び6層目のアルミナ基板11の裏面側に設けられた高周波接地配線14(第2接地導体層)によって構成される。この場合、第1多層基板1に備えられる伝送線路18(第1伝送線路)は、上述の実施形態と同様である。このため、第2多層基板2に備えられる伝送線路15を表面及び裏面に備えるアルミナ基板11(第2基板)の厚さは、第1多層基板1に備えられる伝送線路18を表面及び裏面に備えるアルミナ基板6(第1基板)の厚さよりも薄くなっている。また、ここでは、6層目のアルミナ基板11の裏面側、即ち、5層目のアルミナ基板11の表面側に設けられた高周波接地配線14(第2接地導体層)には、ビア31を介して、伝送線路を構成する接地配線以外の接地配線30(第4接地導体層)が電気的に接続されている。つまり、第2多層基板2に備えられる伝送線路15(第2伝送線路)を構成する高周波接地配線14(第2接地導体層)の下側の5層目のアルミナ基板11を挟んで高周波接地配線14の反対側に、伝送線路を構成する接地配線以外の接地配線30(第4接地導体層)が設けられている。このように、第4接地導体層30は、第2接地導体層14の下側の第1基板6よりも薄い基板11を挟んで第2接地導体層14の反対側に設けられている。このように、第2多層基板2を構成する5層目、6層目のアルミナ基板11の厚さを薄くして、第2伝送線路15及び第4接地導体層を設けることで、グランドを強化することが可能となる。このため、第4接地導体層30は、第2接地導体層14に対してアルミナ基板1層分下側に設けられている。
また、第2多層基板2は、下側4層のアルミナ基板11のサイズよりも上側2層のアルミナ基板11のサイズが大きくなっており、上側2層のアルミナ基板11の外周部が下側4層のアルミナ基板11よりも外側へ突出している。つまり、下側4層のアルミナ基板11は、上側2層のアルミナ基板11の下面の内側部分に設けられている。このため、第2多層基板2は、下に凸の形状になっている。このように、第2多層基板2は、外周部の積層数が少なくなっており、表面側部分(ここでは上側2層のアルミナ基板11)が裏面側部分(ここでは下側4層のアルミナ基板11)よりも外側へ突出した突出部2Xを備える。そして、この突出部2Xの裏面、即ち、上側から2層目のアルミナ基板11の外周部の裏面には、高周波接地配線14(第2接地導体層)にビア31を介して電気的に接続されている接地配線30(第4接地導体層)が露出している。
そして、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられた段部1Zの表面に露出している第1接地導体層17と、第2多層基板2の突出部2Xの裏面に露出している第4接地導体層30とがはんだ接合される。このようにして、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられ、第1接地導体層17が露出している段部1Z上に、第2多層基板2に備えられる第4接地導体層30が露出している突出部2Xの裏面が接合され、第1接地導体層17と第2接地導体層14とが電気的に接続される。
この第2変形例の積層モジュールについて、上述の実施形態の場合と同様に電磁界シミュレーションを行なった結果、図10に示すように、第1多層基板1と第2多層基板2の接続部で伝送線路の接地連続性が確保されているため、良好な伝送特性が得られる帯域は約27GHz程度であった。なお、図10では、反射特性S11は丸でプロットした実線で示しており、通過特性S21は四角でプロットした実線で示している。
つまり、第2変形例の積層モジュールでは、伝送特性の劣化の基準を反射特性−18dBとしたところ、良好な伝送特性が得られる帯域は約27GHz程度まで広帯域化することを確認できた。また、約27GHz程度までは、通過特性S21の値が0dBに近く、低損失であることを確認できた。このように、第2変形例の積層モジュールでは、良好な伝送特性が得られる帯域は約27GHz程度まで広帯域化し、低損失化を図ることができることを確認できた。
次に、第3変形例について、図11、図12を参照しながら説明する。
第3変形例では、図11に示すように、第1多層基板1に備えられる第1伝送線路18を構成する第1接地導体層17の下側の基板6を挟んで第1接地導体層17の反対側に設けられ、第1接地導体層17に電気的に接続された第3接地導体層32が露出している段部1Z上に、第2多層基板2に備えられる第2伝送線路15を構成する第2接地導体層14が露出している突出部2Xの裏面が接合され、第1接地導体層17と第2接地導体層14とが電気的に接続されている。
この場合、第1多層基板1の段部1Z及び段部1Zの表面に露出している接地導体層が異なるだけで、その他の構成は上述の実施形態の場合と同様である。
つまり、第1多層基板1は、金属ベース5上に、複数(ここでは7層)のアルミナ基板6を積層させた構造を有する多層アルミナ基板を備えた構造になっており、下側から6層目までのアルミナ基板6の厚さを約0.25mmとし、7層目のアルミナ基板6の厚さを約0.38mmとしている。
また、第1多層基板1を構成する複数(ここでは7層)のアルミナ基板6のそれぞれに開口部が設けられている。そして、下側から1層目のアルミナ基板6に設けられた開口部のサイズよりも2層目〜4層目のアルミナ基板6に設けられた開口部のサイズが大きくなっている。また、2層目〜4層目のアルミナ基板6に設けられた開口部のサイズよりも5層目、6層目のアルミナ基板6に設けられた開口部のサイズが大きくなっている。また、5層目、6層目のアルミナ基板6に設けられた開口部のサイズよりも7層目のアルミナ基板6に設けられた開口部のサイズが大きくなっている。このようにして、複数の送信用又は受信用半導体チップ3、及び、第2多層基板2を実装するための開口部として、階段状の壁面1Yを有する開口部1Xが設けられている。
また、第1多層基板1の下側から6層目のアルミナ基板6の開口部のサイズよりも7層目のアルミナ基板6の開口部のサイズが大きくなっていることによって、6層目のアルミナ基板6の表面側に設けられた高周波信号配線16(第1線路導体)が、6層目のアルミナ基板の開口部側の端部の上面で露出している。また、第1多層基板1の下側から5層目のアルミナ基板6の表面側、即ち、6層目のアルミナ基板6の裏面側に高周波接地配線17(第1接地導体層)が設けられている。このように、6層目のアルミナ基板6(第1基板)の表面側に設けられ、6層目のアルミナ基板6の開口部側の端部の上面で露出している高周波信号配線16(第1線路導体)と、6層目のアルミナ基板6の裏面側に設けられた高周波接地配線17(第1接地導体層)とによって、高周波信号を伝送する伝送線路18(第1伝送線路)が構成される。
また、第1多層基板1の下側から4層目のアルミナ基板6の表面側、即ち、5層目のアルミナ基板6の裏面側に、高周波接地配線17(第1接地導体層)にビア33を介して電気的に接続された接地配線32(第3接地導体層)が設けられている。つまり、高周波接地配線17(第1接地導体層)の下側の5層目のアルミナ基板6を挟んで高周波接地配線17の反対側に、高周波接地配線17に電気的に接続された接地配線32(第3接地導体層)が設けられている。そして、第1多層基板1の下側から4層目のアルミナ基板6の開口部のサイズよりも5層目のアルミナ基板6の開口部のサイズが大きくなっていることによって、4層目のアルミナ基板6の表面側、即ち、5層目のアルミナ基板6の裏面側に設けられた接地配線32(第3接地導体層)が、4層目のアルミナ基板6の開口部側の端部の上面で露出している。つまり、第1多層基板1の下側から4層目のアルミナ基板6の開口部のサイズよりも5層目のアルミナ基板6の開口部のサイズが大きくなっていることによって設けられた段部1Z、即ち、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられた段部1Zの表面に、高周波接地配線17(第1接地導体層)に電気的に接続された接地配線32(第3接地導体層)が露出している。なお、第3接地導体層32は、伝送線路を構成する接地導体層以外の接地導体層である。ここでは、第3接地導体層32は、第1接地導体層17に対してアルミナ基板1層分下側に設けられている。
そして、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられた段部1Zの表面に露出している第3接地導体層32と、第2多層基板2の突出部2Xの裏面に露出している第2接地導体層14とがはんだ接合される。このようにして、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられ、第3接地導体層32が露出している段部1Z上に、第2多層基板2に備えられる第2接地導体層14が露出している突出部2Xの裏面が接合され、第1接地導体層17と第2接地導体層14とが電気的に接続される。
この第3変形例の積層モジュールについて、上述の実施形態の場合と同様に電磁界シミュレーションを行なった結果、図12に示すように、第1多層基板1と第2多層基板2の接続部で伝送線路の接地連続性が確保されているため、良好な伝送特性が得られる帯域は約18GHz程度であった。なお、図12では、反射特性S11は丸でプロットした実線で示しており、通過特性S21は四角でプロットした実線で示している。
つまり、第3変形例の積層モジュールでは、伝送特性の劣化の基準を反射特性−18dBとしたところ、良好な伝送特性が得られる帯域は約18GHz程度まで広帯域化することを確認できた。また、約18GHz程度までは、通過特性S21の値が0dBに近く、低損失であることを確認できた。このように、第3変形例の積層モジュールでは、良好な伝送特性が得られる帯域は約18GHz程度まで広帯域化し、低損失化を図ることができることを確認できた。
次に、第4変形例について、図13、図14を参照しながら説明する。
第4変形例では、図13に示すように、第1多層基板1に備えられる第1伝送線路18を構成する第1接地導体層17に電気的に接続された第3接地導体層32が露出している段部1Z上に、第2多層基板2に備えられる第2伝送線路15を構成する第2接地導体層14に電気的に接続された第4接地導体層30が露出している突出部2Xの裏面が接合され、第1接地導体層17と第2接地導体層14とが電気的に接続されている。
つまり、第4変形例では、第3変形例の第1多層基板1と、第1変形例の第2多層基板2とを積層させて積層モジュールを構成している。このため、第1多層基板1の構成は、上述の第3変形例の場合と同じであり、第2多層基板2の構成は、上述の第1変形例の場合と同じである。
このため、第1多層基板1の下側から4層目のアルミナ基板6の開口部のサイズよりも5層目のアルミナ基板6の開口部のサイズが大きくなっていることによって設けられた段部1Z、即ち、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられた段部1Zの表面に、高周波接地配線17(第1接地導体層)の下側の5層目のアルミナ基板6を挟んで高周波接地配線17の反対側に設けられ、高周波接地配線17(第1接地導体層)にビア33を介して電気的に接続された接地配線32(第3接地導体層)が露出している。なお、第3接地導体層32は、伝送線路を構成する接地導体層以外の接地導体層である。ここでは、第3接地導体層32は、第1接地導体層17に対してアルミナ基板1層分下側に設けられている。
また、第2多層基板2の突出部2Xの裏面、即ち、下側から3層目のアルミナ基板11の外周部の裏面には、高周波接地配線14(第2接地導体層)にビア31を介して電気的に接続されている接地配線30(第4接地導体層)が露出している。なお、第4接地導体層30は、伝送線路を構成する接地導体層以外の接地導体層である。ここでは、第4接地導体層30は、第2接地導体層14に対してアルミナ基板2層分下側に設けられている。
そして、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられた段部1Zの表面に露出している第3接地導体層32と、第2多層基板2の突出部2Xの裏面に露出している第4接地導体層30とがはんだ接合される。このようにして、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられ、第3接地導体層32が露出している段部1Z上に、第2多層基板2に備えられる第4接地導体層30が露出している突出部2Xの裏面が接合され、第1接地導体層17と第2接地導体層14とが電気的に接続される。
この第4変形例の積層モジュールについて、上述の実施形態の場合と同様に電磁界シミュレーションを行なった結果、図14に示すように、第1多層基板1と第2多層基板2の接続部で伝送線路の接地連続性が確保されているため、良好な伝送特性が得られる帯域は約12GHz程度であった。なお、図14では、反射特性S11は丸でプロットした実線で示しており、通過特性S21は四角でプロットした実線で示している。
つまり、第4変形例の積層モジュールでは、伝送特性の劣化の基準を反射特性−18dBとしたところ、良好な伝送特性が得られる帯域は約12GHz程度まで広帯域化することを確認できた。また、約12GHz程度までは、通過特性S21の値が0dBに近く、低損失であることを確認できた。このように、第4変形例の積層モジュールでは、良好な伝送特性が得られる帯域は約12GHz程度まで広帯域化し、低損失化を図ることができることを確認できた。
次に、第5変形例について、図15、図16を参照しながら説明する。
第5変形例では、図15に示すように、第1多層基板1に備えられる第1伝送線路18を構成する第1接地導体層17が露出している段部1Z上に、第2多層基板2に備えられる第2伝送線路15を構成する第2接地導体層14に電気的に接続された接地導体層(第4接地導体層)21が露出している第2多層基板2の裏面が接合され、第1接地導体層17と第2接地導体層14とが電気的に接続されている。
つまり、上述の第1〜第4変形例では、第2接地導体層14又は第4接地導体層30が露出している面が、突出部2Xの裏面であるのに対し、第5変形例では、第4接地導体層としての接地導体層21が露出している面が、第2多層基板2の裏面である。
また、第2多層基板2に突出部が設けられていない点が異なるだけで、その他の構成は上述の実施形態の場合と同様である。
つまり、第2多層基板2は、5層のアルミナ基板11が積層された構造になっており、突出部は設けられていない。また、第2多層基板2の裏面、即ち、下側から1層目(最下層)のアルミナ基板11の裏面の全面に接地導体層21(第4接地導体層)が設けられている。そして、この接地導体層21は、ビア34を介して、第2多層基板2に備えられる伝送線路15(第2伝送線路)を構成する高周波接地配線14(第2接地導体層)に電気的に接続されている。なお、第4接地導体層としての接地導体層21は、伝送線路を構成する接地導体層以外の接地導体層である。ここでは、第4接地導体層としての接地導体層21は、第2接地導体層14に対してアルミナ基板4層分下側に設けられている。
そして、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられた段部1Zの表面に露出している第1接地導体層17と、第2多層基板2の裏面に露出している第4接地導体層としての接地導体層21とがはんだ接合される。このようにして、第1多層基板1の開口部1Xの階段状の壁面1Yに設けられ、第1接地導体層17が露出している段部1Z上に、第4接地導体層としての接地導体層21が露出している第2多層基板2の裏面が接合され、第1接地導体層17と第2接地導体層14とが電気的に接続される。
この第5変形例の積層モジュールについて、上述の実施形態の場合と同様に電磁界シミュレーションを行なった結果、図16に示すように、第1多層基板1と第2多層基板2の接続部で伝送線路の接地連続性が確保されているため、良好な伝送特性が得られる帯域は約7GHz程度であった。なお、図16では、反射特性S11は丸でプロットした実線で示しており、通過特性S21は四角でプロットした実線で示している。
つまり、第5変形例の積層モジュールでは、伝送特性の劣化の基準を反射特性−18dBとしたところ、良好な伝送特性が得られる帯域は約7GHz程度まで広帯域化することを確認できた。また、約7GHz程度までは、通過特性S21の値が0dBに近く、低損失であることを確認できた。このように、第5変形例の積層モジュールでは、良好な伝送特性が得られる帯域は約7GHz程度まで広帯域化し、低損失化を図ることができることを確認できた。
このように、第1〜第5変形例のような構造を有する積層モジュールとすることで、上述の実施形態の場合と同様に、上述の比較例(図4参照)の積層モジュールと比較して、第1多層基板1に備えられる第1伝送線路18を構成する第1接地導体層17と、第2多層基板2に備えられる第2伝送線路15を構成する第2接地導体層14とを接続する配線の長さを短くすることができる。これにより、接地連続性を確保し、低損失化及び広帯域化を実現することが可能である。
また、例えば、上述の実施形態では、第1多層基板1及び第2多層基板2を、アルミナ基板を積層した多層アルミナ基板(多層セラミクス基板)としているが、これに限られるものではなく、例えばガラス基板を積層した多層ガラス基板(多層セラミクス基板)としても良い。つまり、上述の実施形態では、HTCC基板を用いたHTCC技術を用いているが、これに限られるものではなく、例えば、LTCC基板を用いたLTCC技術を用いても良い。
また、例えば、上述の実施形態では、第1多層基板1及び第2多層基板2にMMICチップ(機能素子)を実装する場合を例に挙げて説明しているが、これに限られるものではなく、第1多層基板及び第2多層基板には半導体チップが実装されていれば良い。例えば、半導体チップとして、他の集積回路チップ、例えばトランジスタチップと整合回路基板とによって構成されるハイブリッドICチップが実装されていても良い。
また、例えば、上述の実施形態では、金属ベース5の材料としてCuWを用いる場合を例に挙げて説明しているが、これに限られるものではなく、放熱性の良い材料(放熱材料)を用いれば良い。例えば、金属ベースの材料としては、Cu、CuMo、ダイヤモンドとCu、Ag、Al等とを混合した材料などを用いることができる。
また、例えば、上述の実施形態では、半導体チップや第2多層基板などの実装部品を、例えばAuSnなどのはんだを用いて実装する場合を例に挙げて説明しているが、これに限られるものではなく、例えば導電性接着剤などを用いて実装しても良い。
以下、上述の実施形態及び各変形例に関し、更に、付記を開示する。
(付記1)
階段状の壁面を有する開口部と、第1基板の表面側に設けられた第1線路導体及び前記第1基板の裏面側に設けられた第1接地導体層によって構成される第1伝送線路とを備える第1多層基板と、
前記開口部の階段状の壁面に設けられた段部上に支持されており、第2基板の表面側に設けられた第2線路導体及び前記第2基板の裏面側に設けられた第2接地導体層によって構成される第2伝送線路を備える第2多層基板と、
前記第1多層基板の前記開口部の底面に実装され、前記第1多層基板に備えられる第3伝送線路に電気的に接続された第1半導体チップと、
前記第2多層基板の表面に実装され、前記第2伝送線路に電気的に接続された第2半導体チップとを備え、
前記第1接地導体層、又は、前記第1接地導体層の下側の基板を挟んで前記第1接地導体層の反対側に設けられ、前記第1接地導体層に電気的に接続された第3接地導体層が露出している前記段部上に、前記第2接地導体層、又は、前記第2接地導体層に電気的に接続された第4接地導体層が露出している面が接合され、前記第1接地導体層と前記第2接地導体層とが電気的に接続されていることを特徴とする積層モジュール。
(付記2)
前記第2多層基板は、外側部分の積層数が少なくなっており、表面側部分が裏面側部分よりも外側へ突出した突出部を備え、
前記第2接地導体層又は前記第4接地導体層が露出している面が、前記突出部の裏面であることを特徴とする、付記1に記載の積層モジュール。
(付記3)
前記第1接地導体層が露出している前記段部上に、前記第2接地導体層が露出している前記突出部の裏面が接合され、前記第1接地導体層と前記第2接地導体層とが電気的に接続されていることを特徴とする、付記2に記載の積層モジュール。
(付記4)
前記第1接地導体層が露出している前記段部上に、前記第4接地導体層が露出している前記突出部の裏面が接合され、前記第1接地導体層と前記第2接地導体層とが電気的に接続されていることを特徴とする、付記2に記載の積層モジュール。
(付記5)
前記第2基板の厚さは、前記第1基板の厚さよりも薄く、
前記第4接地導体層は、前記第2接地導体層の下側の前記第1基板よりも薄い基板を挟んで前記第2接地導体層の反対側に設けられていることを特徴とする、付記4に記載の積層モジュール。
(付記6)
前記第3接地導体層が露出している前記段部上に、前記第2接地導体層が露出している前記突出部の裏面が接合され、前記第1接地導体層と前記第2接地導体層とが電気的に接続されていることを特徴とする、付記2に記載の積層モジュール。
(付記7)
前記第3接地導体層が露出している前記段部上に、前記第4接地導体層が露出している前記突出部の裏面が接合され、前記第1接地導体層と前記第2接地導体層とが電気的に接続されていることを特徴とする、付記2に記載の積層モジュール。
(付記8)
前記第1接地導体層が露出している前記段部上に、前記第4接地導体層が露出している前記第2多層基板の底面が接合され、前記第1接地導体層と前記第2接地導体層とが電気的に接続されていることを特徴とする、付記1に記載の積層モジュール。
(付記9)
前記第1接地導体層又は前記第3接地導体層が露出している前記段部上に、前記第2接地導体層又は前記第4接地導体層が露出している面がはんだ接合され、前記第1接地導体層と前記第2接地導体層とが電気的に接続されていることを特徴とする、付記1〜8のいずれか1項に記載の積層モジュール。
(付記10)
前記第2多層基板の裏面に接地導体層が形成されていることを特徴とする、付記1〜9のいずれか1項に記載の積層モジュール。
(付記11)
前記第1半導体チップとして、送信用又は受信用半導体チップを備え、
前記第2半導体チップとして、送信用又は受信用半導体チップを備えることを特徴とする、付記1〜10のいずれか1項に記載の積層モジュール。
1 第1多層基板
1X 開口部
1Y 壁面
1Z 段部
2 第2多層基板
2X 突出部
3 第1半導体チップ(送信用又は受信用半導体チップ)
3A ドライバー増幅器(送信用又は受信用半導体チップ)
3B 高出力増幅器(送信用又は受信用半導体チップ)
4 第2半導体チップ(送信用又は受信用半導体チップ)
4A 低雑音増幅器(送信用又は受信用半導体チップ)
4B 高利得増幅器(送信用又は受信用半導体チップ)
4C 前置増幅器(送信用又は受信用半導体チップ)
4D 制御回路(送信用又は受信用半導体チップ)
5 金属ベース(接地導体層)
6 アルミナ基板(第1基板)
7、9 ワイヤ
8 高周波信号配線(線路導体)
10 伝送線路(第3伝送線路)
11 アルミナ基板(第2基板)
12 高周波信号配線(線路導体;第2線路導体)
13 ワイヤ
14 高周波接地配線(接地導体層;第2接地導体層)
15 伝送線路(第2伝送線路)
16 高周波信号配線(線路導体;第1線路導体)
17 高周波接地配線(接地導体層;第1接地導体層)
18 伝送線路(第1伝送線路)
19 ワイヤ
20 接続部
21 接地導体層(第4接地導体層)
22 電源配線
23 金属キャビティ
24 メタルフレーム
25 フタ
26 電源配線
27 高周波信号配線
30 接地配線(第4接地導体層)
31 ビア
32 接地配線(第3接地導体層)
33、34 ビア
50 接地導体層
51、52 ビア

Claims (10)

  1. 階段状の壁面を有する開口部と、第1基板の表面側に設けられた第1線路導体及び前記第1基板の裏面側に設けられた第1接地導体層によって構成される第1伝送線路とを備える第1多層基板と、
    前記開口部の階段状の壁面に設けられた段部上に支持されており、第2基板の表面側に設けられた第2線路導体及び前記第2基板の裏面側に設けられた第2接地導体層によって構成される第2伝送線路を備える第2多層基板と、
    前記第1多層基板の前記開口部の底面に実装され、前記第1多層基板に備えられる第3伝送線路に電気的に接続された第1半導体チップと、
    前記第2多層基板の表面に実装され、前記第2伝送線路に電気的に接続された第2半導体チップとを備え、
    前記第1接地導体層、又は、前記第1接地導体層の下側の基板を挟んで前記第1接地導体層の反対側に設けられ、前記第1接地導体層に電気的に接続された第3接地導体層が露出している前記段部上に、前記第2接地導体層、又は、前記第2接地導体層に電気的に接続された第4接地導体層が露出している面が接合され、前記第1接地導体層と前記第2接地導体層とが電気的に接続されていることを特徴とする積層モジュール。
  2. 前記第2多層基板は、外側部分の積層数が少なくなっており、表面側部分が裏面側部分よりも外側へ突出した突出部を備え、
    前記第2接地導体層又は前記第4接地導体層が露出している面が、前記突出部の裏面であることを特徴とする、請求項1に記載の積層モジュール。
  3. 前記第1接地導体層が露出している前記段部上に、前記第2接地導体層が露出している前記突出部の裏面が接合され、前記第1接地導体層と前記第2接地導体層とが電気的に接続されていることを特徴とする、請求項2に記載の積層モジュール。
  4. 前記第1接地導体層が露出している前記段部上に、前記第4接地導体層が露出している前記突出部の裏面が接合され、前記第1接地導体層と前記第2接地導体層とが電気的に接続されていることを特徴とする、請求項2に記載の積層モジュール。
  5. 前記第3接地導体層が露出している前記段部上に、前記第2接地導体層が露出している前記突出部の裏面が接合され、前記第1接地導体層と前記第2接地導体層とが電気的に接続されていることを特徴とする、請求項2に記載の積層モジュール。
  6. 前記第3接地導体層が露出している前記段部上に、前記第4接地導体層が露出している前記突出部の裏面が接合され、前記第1接地導体層と前記第2接地導体層とが電気的に接続されていることを特徴とする、請求項2に記載の積層モジュール。
  7. 前記第1接地導体層が露出している前記段部上に、前記第4接地導体層が露出している前記第2多層基板の底面が接合され、前記第1接地導体層と前記第2接地導体層とが電気的に接続されていることを特徴とする、請求項1に記載の積層モジュール。
  8. 前記第1接地導体層又は前記第3接地導体層が露出している前記段部上に、前記第2接地導体層又は前記第4接地導体層が露出している面がはんだ接合され、前記第1接地導体層と前記第2接地導体層とが電気的に接続されていることを特徴とする、請求項1〜7のいずれか1項に記載の積層モジュール。
  9. 前記第2多層基板の裏面に接地導体層が形成されていることを特徴とする、請求項1〜8のいずれか1項に記載の積層モジュール。
  10. 前記第1半導体チップとして、送信用又は受信用半導体チップを備え、
    前記第2半導体チップとして、送信用又は受信用半導体チップを備えることを特徴とする、請求項1〜9のいずれか1項に記載の積層モジュール。
JP2012073958A 2012-03-28 2012-03-28 積層モジュール Active JP5870808B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012073958A JP5870808B2 (ja) 2012-03-28 2012-03-28 積層モジュール
US13/741,730 US8981881B2 (en) 2012-03-28 2013-01-15 Stacked module
EP13158337.9A EP2645416A1 (en) 2012-03-28 2013-03-08 Stacked module
CN2013100811492A CN103367349A (zh) 2012-03-28 2013-03-14 堆叠模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012073958A JP5870808B2 (ja) 2012-03-28 2012-03-28 積層モジュール

Publications (2)

Publication Number Publication Date
JP2013207070A true JP2013207070A (ja) 2013-10-07
JP5870808B2 JP5870808B2 (ja) 2016-03-01

Family

ID=48128062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012073958A Active JP5870808B2 (ja) 2012-03-28 2012-03-28 積層モジュール

Country Status (4)

Country Link
US (1) US8981881B2 (ja)
EP (1) EP2645416A1 (ja)
JP (1) JP5870808B2 (ja)
CN (1) CN103367349A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508646B2 (en) 2018-04-12 2022-11-22 Mitsubishi Electric Corporation Semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6015508B2 (ja) 2013-03-18 2016-10-26 富士通株式会社 高周波モジュール
US9583811B2 (en) * 2014-08-07 2017-02-28 Infineon Technologies Ag Transition between a plastic waveguide and a semiconductor chip, where the semiconductor chip is embedded and encapsulated within a mold compound
US10502987B2 (en) * 2015-04-07 2019-12-10 Lumentum Operations Llc High bandwidth RF or microwave interconnects for optical modulators
US9842813B2 (en) * 2015-09-21 2017-12-12 Altera Corporation Tranmission line bridge interconnects
WO2017098741A1 (ja) 2015-12-07 2017-06-15 三菱電機株式会社 マイクロ波モジュール
KR102542594B1 (ko) * 2016-12-16 2023-06-14 삼성전자 주식회사 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치
WO2018186154A1 (ja) * 2017-04-04 2018-10-11 株式会社村田製作所 高周波モジュール及び通信装置
US10321555B1 (en) * 2018-09-04 2019-06-11 Raytheon Company Printed circuit board based RF circuit module
JP2021164017A (ja) * 2020-03-31 2021-10-11 株式会社村田製作所 高周波モジュール及び通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174204A (ja) * 1998-12-09 2000-06-23 Mitsubishi Electric Corp Rf回路モジュール
JP2002359340A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 多層回路基板
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705368B2 (ja) * 1991-05-31 1998-01-28 株式会社デンソー 電子装置
DE4338706A1 (de) 1993-08-24 1995-05-04 Schulz Harder Juergen Mehrschicht-Substrat
US5650662A (en) 1993-08-17 1997-07-22 Edwards; Steven F. Direct bonded heat spreader
US5633530A (en) * 1995-10-24 1997-05-27 United Microelectronics Corporation Multichip module having a multi-level configuration
JP3618046B2 (ja) 1998-04-27 2005-02-09 京セラ株式会社 高周波回路用パッケージ
JP3725983B2 (ja) 1998-12-17 2005-12-14 京セラ株式会社 高周波回路用パッケージ
EP1699277A4 (en) 2003-12-26 2007-08-15 Murata Manufacturing Co CERAMIC MULTILAYER SUBSTRATE
WO2005076351A1 (ja) 2004-02-09 2005-08-18 Murata Manufacturing Co., Ltd. 部品内蔵モジュールおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174204A (ja) * 1998-12-09 2000-06-23 Mitsubishi Electric Corp Rf回路モジュール
JP2002359340A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 多層回路基板
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508646B2 (en) 2018-04-12 2022-11-22 Mitsubishi Electric Corporation Semiconductor device
DE112018007457B4 (de) 2018-04-12 2024-02-08 Mitsubishi Electric Corporation Halbleitervorrichtung

Also Published As

Publication number Publication date
US8981881B2 (en) 2015-03-17
EP2645416A1 (en) 2013-10-02
CN103367349A (zh) 2013-10-23
US20130257565A1 (en) 2013-10-03
JP5870808B2 (ja) 2016-03-01

Similar Documents

Publication Publication Date Title
JP5870808B2 (ja) 積層モジュール
KR100674793B1 (ko) 세라믹 적층 소자
US9351404B2 (en) Electronic device
WO2020022180A1 (ja) 高周波モジュール
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
JP5736716B2 (ja) 電子装置及びその製造方法、送受信装置
KR101222257B1 (ko) 다층 기판
JP6015508B2 (ja) 高周波モジュール
US20110133860A1 (en) Bandpass filter, high-frequency device and communications apparatus
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2007110202A (ja) 複合フィルタチップ
JP2005277579A (ja) 高周波モジュールおよびそれを用いた通信機器
US8552304B2 (en) High-frequency circuit package and high-frequency circuit device
JP5630697B2 (ja) 電子部品
JP2011211347A (ja) 圧電デバイスおよびこれを用いた集積化分波器、集積化フィルタ
JP3515854B2 (ja) 高周波電力増幅回路装置
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
WO2022260015A1 (ja) 高周波モジュール及び通信装置
WO2011104774A1 (ja) 半導体装置
JP2012222491A (ja) モジュール
CN115166641A (zh) 一种基于sip的小型化表贴收发组件
WO2021192429A1 (ja) 高周波モジュール及び通信装置
JP2005005664A (ja) セラミックパッケージ及びその製造方法
JP4692254B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP5267913B2 (ja) 高周波部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151228

R150 Certificate of patent or registration of utility model

Ref document number: 5870808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250