JP2013207070A - 積層モジュール - Google Patents

積層モジュール Download PDF

Info

Publication number
JP2013207070A
JP2013207070A JP2012073958A JP2012073958A JP2013207070A JP 2013207070 A JP2013207070 A JP 2013207070A JP 2012073958 A JP2012073958 A JP 2012073958A JP 2012073958 A JP2012073958 A JP 2012073958A JP 2013207070 A JP2013207070 A JP 2013207070A
Authority
JP
Japan
Prior art keywords
conductor layer
ground conductor
substrate
multilayer substrate
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012073958A
Other languages
English (en)
Other versions
JP5870808B2 (ja
Inventor
Satoru Masuda
哲 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012073958A priority Critical patent/JP5870808B2/ja
Priority to US13/741,730 priority patent/US8981881B2/en
Priority to EP13158337.9A priority patent/EP2645416A1/en
Priority to CN2013100811492A priority patent/CN103367349A/zh
Publication of JP2013207070A publication Critical patent/JP2013207070A/ja
Application granted granted Critical
Publication of JP5870808B2 publication Critical patent/JP5870808B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】積層モジュールとすることで小型化を実現しながら、低損失化、広帯域化を実現する。
【解決手段】積層モジュールが、階段状壁面１Ｙを有する開口部１Ｘと、第１基板６の表面側の第１線路導体１６及び裏面側の第１接地導体層１７で構成される第１伝送線路１８とを備える第１多層基板１と、階段状壁面の段部１Ｚ上に支持され、第２基板１１の表面側の第２線路導体１２及び裏面側の第２接地導体層１４で構成される第２伝送線路１５を備える第２多層基板２と、開口部底面に実装され、第１多層基板に備えられる第３伝送線路１０に接続された第１半導体チップ３と、第２多層基板に表面実装され、第２伝送線路に接続された第２半導体チップ４とを備え、第１接地導体層又はこれに接続された第３接地導体層が露出している段部上に第２接地導体層又はこれに接続された第４接地導体層が露出している面が接合され、第１接地導体層と第２接地導体層が接続されている。
【選択図】図１

Description

本発明は、積層モジュールに関する。
近年のブロードバンドの進展により、大容量の高速無線通信の要求が高まっている。大容量化に向けて、例えば携帯電話の基地局用増幅器は第３世代が普及し、今後、さらに第４世代へと進展していくと思われる。また、新通信方式（ＷｉＭＡＸ）も実用化され、今後、さらに大容量化が進むものと思われる。このため、送受信モジュールには、より一層の高出力、高効率、小型化、低コスト化が求められている。
また、例えばレーダーモジュール（増幅器を含む送受信モジュール）では、検知距離の拡大や分解能向上などの高性能化に向けた高出力化、広帯域化、さらに運用コスト削減や冷却器の小型化に向けた高効率化が求められている。また、例えばフェーズドアレーレーダでは、増幅器を含む送受信モジュール（レーダーモジュール）を狭い空間にアレー状に配置する必要があり、送受信モジュールの一層の小型化が要求されている。
特開２０００−１８３２３０号公報 特開平１１−３１２７５１号公報
ところで、従来の送受信モジュールは、例えば図１７に示すように、増幅器やパッシブ素子、例えば低雑音増幅器１００、制御回路１０１、前段増幅器１０２、高出力増幅器１０３、フィルター１０４、送受切替器１０５などが、それぞれ別個のパッケージに収められ、メタル筐体１０６内に実装されて構成される。このため、サイズが大きくなってしまい、小型化が難しかった。
そこで、多層基板として、高温同時焼成セラミクス（ＨＴＣＣ；High Temperature Co-fired Ceramics）基板を用いたＨＴＣＣ技術、又は、低温同時焼成セラミクス（ＬＴＣＣ；Low Temperature Co-fired Ceramics）基板を用いたＬＴＣＣ技術によって、送受信モジュールを実現することで、送受信モジュールの小型化を図ることが考えられる。例えば、送受信モジュールを構成する各コンポーネンツをチップ化し、それらを多層基板上に実装することで、送受信モジュールの小型化を実現することが考えられる。
さらに、半導体チップが実装された複数の多層基板を積層させて積層モジュールとすることで、占有面積を低減し、さらなる小型化を実現することが考えられる。
しかしながら、高周波化に伴い、積層モジュールを構成する一の多層基板と他の多層基板との接続部分の伝送損失が大きくなり、低損失化、広帯域化を実現することが困難であった。
そこで、積層モジュールとすることで小型化を実現しながら、低損失化、広帯域化を実現したい。
本積層モジュールは、階段状の壁面を有する開口部と、第１基板の表面側に設けられた第１線路導体及び第１基板の裏面側に設けられた第１接地導体層によって構成される第１伝送線路とを備える第１多層基板と、開口部の階段状の壁面に設けられた段部上に支持されており、第２基板の表面側に設けられた第２線路導体及び第２基板の裏面側に設けられた第２接地導体層によって構成される第２伝送線路を備える第２多層基板と、第１多層基板の開口部の底面に実装され、第１多層基板に備えられる第３伝送線路に電気的に接続された第１半導体チップと、第２多層基板の表面に実装され、第２伝送線路に電気的に接続された第２半導体チップとを備え、第１接地導体層、又は、第１接地導体層の下側の基板を挟んで第１接地導体層の反対側に設けられ、第１接地導体層に電気的に接続された第３接地導体層が露出している段部上に、第２接地導体層、又は、第２接地導体層に電気的に接続された第４接地導体層が露出している面が接合され、第１接地導体層と第２接地導体層とが電気的に接続されていることを要件とする。
したがって、本積層モジュールによれば、小型化を実現しながら、低損失化、広帯域化を実現することができるという利点がある。
本実施形態にかかる積層モジュールの構成を示す模式的断面図である。 本実施形態にかかる積層モジュールを構成する第１多層基板の構成を示す模式的平面図である。 本実施形態にかかる積層モジュールの構成を示す模式的平面図である。 比較例の積層モジュールの構成を示す模式的断面図である。 本実施形態にかかる積層モジュールにおける電磁界シミュレーションの結果を示す図である。 比較例の積層モジュールにおける電磁界シミュレーションの結果を示す図である。 第１変形例にかかる積層モジュールの構成を示す模式的断面図である。 第１変形例の積層モジュールにおける電磁界シミュレーションの結果を示す図である。 第２変形例にかかる積層モジュールの構成を示す模式的断面図である。 第２変形例の積層モジュールにおける電磁界シミュレーションの結果を示す図である。 第３変形例にかかる積層モジュールの構成を示す模式的断面図である。 第３変形例の積層モジュールにおける電磁界シミュレーションの結果を示す図である。 第４変形例にかかる積層モジュールの構成を示す模式的断面図である。 第４変形例の積層モジュールにおける電磁界シミュレーションの結果を示す図である。 第５変形例にかかる積層モジュールの構成を示す模式的断面図である。 第５変形例の積層モジュールにおける電磁界シミュレーションの結果を示す図である。 従来の送受信モジュールの構成を示す模式的斜視図である。
以下、図面により、本発明の実施の形態にかかる積層モジュールについて、図１〜図６を参照しながら説明する。
本実施形態にかかる積層モジュールは、図１に示すように、半導体チップ３、４が実装された複数（ここでは２つ）の多層基板１、２を積層させたものである。つまり、第１半導体チップ３が実装された第１多層基板１と、第２半導体チップ４が実装された第２多層基板２とを積層させた積層モジュールである。
なお、多層基板を、多層配線基板、又は、積層基板ともいう。また、第１半導体チップ３が実装された第１多層基板１を、第１モジュール、半導体回路モジュール又は半導体回路パッケージともいう。また、第２半導体チップ４が実装された第２多層基板２を、第２モジュール、半導体回路モジュール又は半導体回路パッケージともいう。また、複数の半導体チップ３、４が実装された多層基板１、２を、マルチチップモジュールともいう。
以下、積層モジュールとして、送受信モジュールを例に挙げて説明する。
本実施形態の送受信モジュールは、図１に示すように、第１半導体チップ３として複数の送信用又は受信用半導体チップが実装された第１多層基板１上に、第２半導体チップ４として複数の送信用又は受信用半導体チップが実装された第２多層基板２を積層させたものである。これにより、送受信モジュールの小型化を実現することができる。
ここで、第１多層基板１は、例えば信号配線、接地配線、電源配線などの配線を含む配線基板であり、表面に配線を有する複数の基板６を積層させ、上下の配線がビアを介して接続された構造になっている。
具体的には、第１多層基板１は、例えばＣｕＷなどの金属材料からなる金属ベース５上に、表面に配線を有する複数（ここでは６層）のアルミナ基板６を積層させた構造を有する多層アルミナ基板を備えた構造になっている。なお、アルミナ基板６を、セラミクス基板、アルミナセラミクス基板、あるいは、誘電体基板ともいう。また、金属ベース５を、金属板、放熱部材又は接地導体層ともいう。ここでは、下側から５層目までのアルミナ基板６の厚さを約０．２５ｍｍとし、６層目のアルミナ基板６の厚さを約０．３８ｍｍとしている。このように、ここでは、第１多層基板１には、ＨＴＣＣ基板６を用いたＨＴＣＣ技術を採用している。
特に、本実施形態では、図１、図２に示すように、第１多層基板１上に、複数の送信用又は受信用半導体チップ３を実装し、さらに第２多層基板２を積層させるために、第１多層基板１は、複数の送信用又は受信用半導体チップ３、及び、第２多層基板２を実装するための開口部１Ｘを備える。そして、この開口部１Ｘは、階段状の壁面１Ｙを有する。
具体的には、第１多層基板１を構成する複数（ここでは６層）のアルミナ基板６のそれぞれに開口部が設けられている。そして、下側から１層目のアルミナ基板６に設けられた開口部のサイズよりも２層目〜４層目のアルミナ基板６に設けられた開口部のサイズが大きくなっている。また、２層目〜４層目のアルミナ基板６に設けられた開口部のサイズよりも５層目のアルミナ基板６に設けられた開口部のサイズが大きくなっている。また、５層目のアルミナ基板６に設けられた開口部のサイズよりも６層目のアルミナ基板６に設けられた開口部のサイズが大きくなっている。このようにして、複数の送信用又は受信用半導体チップ３、及び、第２多層基板２を実装するための開口部１Ｘとして、階段状の壁面１Ｙを有する開口部が設けられている。
また、第１多層基板１の開口部１Ｘの底面、即ち、下側から１層目のアルミナ基板６に設けられた開口部の底面には、金属ベース５の表面が露出しており、この金属ベース５上に、複数の送信用又は受信用半導体チップ３が実装されている。つまり、第１多層基板１の開口部１Ｘの底面に、第１半導体チップ３としての複数の送信用又は受信用半導体チップが実装されている。ここでは、送受信モジュールを構成する複数の送信用又は受信用半導体チップ３のうち、ドライバー増幅器３Ａ、高出力増幅器３ＢのそれぞれをＭＭＩＣ（Monolithic microwave integrated circuit）チップ化して、第１多層基板１の開口部１Ｘの底面上に実装している。これらの半導体チップ３Ａ、３Ｂは、金属ベース５上に、例えばＡｕＳｎなどのはんだによって接合されている。
そして、これらの半導体チップ３Ａ、３Ｂは、互いにワイヤ７（ワイヤボンディング）によって電気的に接続されている。
また、これらの半導体チップ３Ａ、３Ｂは、下側から１層目のアルミナ基板６の開口部のサイズよりも２層目のアルミナ基板６の開口部のサイズが大きくなっていることによって、１層目のアルミナ基板６の開口部側の端部の上面に露出している高周波信号配線８に、それぞれ、ワイヤ９（ワイヤボンディング）によって電気的に接続されている。この場合、金属ベース５が高周波接地配線として機能する。このように、１層目のアルミナ基板６の表面に設けられた高周波信号配線８（線路導体）と、１層目のアルミナ基板６の裏面に接する金属ベース５によって構成される高周波接地配線（接地導体層）とによって構成される、高周波信号を伝送する伝送線路１０に、これらの半導体チップ３Ａ、３Ｂが電気的に接続されている。つまり、第１多層基板１に備えられる伝送線路１０、即ち、第１多層基板１の下方に備えられる伝送線路１０に、第１半導体チップ３としての半導体チップ３Ａ、３Ｂが電気的に接続されている。なお、この伝送線路１０を、第３伝送線路という。
また、図１、図３に示すように、下側から４層目のアルミナ基板６の開口部のサイズよりも５層目のアルミナ基板６の開口部のサイズが大きくなっていることによって設けられた段部１Ｚ、即ち、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられた段部１Ｚ上に、第２多層基板２が支持されている。このようにして、第１多層基板１の開口部１Ｘに第２多層基板２が実装されている。
ここで、第２多層基板２は、図１に示すように、表面に配線を有する複数（ここでは５層）のアルミナ基板１１を積層させた構造を有する多層アルミナ基板である。なお、アルミナ基板１１を、セラミクス基板、アルミナセラミクス基板、あるいは、誘電体基板ともいう。ここでは、下側から４層目までのアルミナ基板１１の厚さを約０．１２５ｍｍとし、５層目（最上層）のアルミナ基板１１の厚さを約０．２５ｍｍとしている。このように、ここでは、第２多層基板２には、ＨＴＣＣ基板１１を用いたＨＴＣＣ技術を採用している。
また、第２多層基板２の表面には、図１、図３に示すように、複数の送信用又は受信用半導体チップ４が実装されている。つまり、第２多層基板２の表面に、第２半導体チップ４としての複数の送信用又は受信用半導体チップが実装されている。ここでは、送受信モジュールを構成する複数の送信用又は受信用半導体チップのうち、低雑音増幅器４Ａ、高利得増幅器４Ｂ、前置増幅器４Ｃ、制御回路４ＤのそれぞれをＭＭＩＣチップ化して、第２多層基板２の表面に実装している。具体的には、第２多層基板２を構成する最上層のアルミナ基板１１の表面に、低雑音増幅器４Ａ、前置増幅器４Ｃ、制御回路４Ｄとして機能する半導体チップ４が実装されており、下側から４層目のアルミナ基板１１の表面に、高利得増幅器４Ｂとして機能する半導体チップ４が実装されている。
そして、これらの半導体チップ４Ａ〜４Ｄは、第２多層基板２の表面に露出している高周波信号配線１２に、それぞれ、ワイヤ１３（ワイヤボンディング）によって電気的に接続されている。つまり、これらの半導体チップ４Ａ〜４Ｄは、第２多層基板２を構成する最上層のアルミナ基板１１の表面に設けられている高周波信号配線１２に、それぞれ、ワイヤ１３によって電気的に接続されている。
ここでは、第２多層基板２を構成する最上層のアルミナ基板１１の裏面、即ち、最上層のアルミナ基板１１と下側から４層目のアルミナ基板１１との間には、高周波接地配線１４が設けられている。そして、低雑音増幅器４Ａ、前置増幅器４Ｃ、制御回路４Ｄとして機能する半導体チップ４は、ビア１５を介して、この高周波接地配線１４に接続されている。また、高利得増幅器４Ｂとして機能する半導体チップ４は、この高周波接地配線１４に直接接続されている。
このように、第２多層基板２を構成する最上層のアルミナ基板１１の表面側に設けられた高周波信号配線１２（線路導体）と、最上層のアルミナ基板１１の裏面側に設けられた高周波接地配線１４（接地導体層）とによって構成される、高周波信号を伝送する伝送線路１５に、これらの半導体チップ４Ａ〜４Ｄが電気的に接続されている。つまり、第２多層基板２に備えられる伝送線路１５に、第２半導体チップ４としての半導体チップ４Ａ〜４Ｄが電気的に接続されている。なお、この伝送線路１５を、第２伝送線路という。また、線路導体１２を、第２線路導体という。また、接地導体層１４を、第２接地導体層という。また、最上層のアルミナ基板１１を、第２基板という。
また、第２多層基板２は、図１に示すように、下側４層のアルミナ基板１１のサイズよりも最上層のアルミナ基板１１のサイズが大きくなっており、最上層のアルミナ基板１１の外周部が下側４層のアルミナ基板よりも外側へ突出している。つまり、下側４層のアルミナ基板１１は、最上層のアルミナ基板１１の下面の内側部分に設けられている。このため、第２多層基板２は、下に凸の形状になっている。このように、本実施形態では、第２多層基板２は、外周部の積層数が少なくなっており、表面側部分（ここでは最上層のアルミナ基板１１）が裏面側部分（ここでは下側４層のアルミナ基板１１）よりも外側へ突出した突出部２Ｘを備える。そして、この突出部２Ｘの裏面、即ち、最上層のアルミナ基板１１の外周部の裏面には、高周波接地配線１４（接地導体層）が露出している。つまり、第２多層基板２の表面と裏面との間の中間部分に、高周波接地配線１４が露出している。
ところで、第１多層基板１の下側から５層目のアルミナ基板６の開口部のサイズよりも６層目のアルミナ基板６の開口部のサイズが大きくなっていることによって、５層目のアルミナ基板６の表面側に設けられた高周波信号配線１６（線路導体）が、５層目のアルミナ基板６の開口部側の端部の上面で露出している。
また、第１多層基板１の下側から４層目のアルミナ基板６の開口部のサイズよりも５層目のアルミナ基板６の開口部のサイズが大きくなっていることによって、４層目のアルミナ基板６の表面側、即ち、５層目のアルミナ基板６の裏面側に設けられた高周波接地配線１７（接地導体層）が、４層目のアルミナ基板６の開口部側の端部の上面で露出している。つまり、第１多層基板１の下側から４層目のアルミナ基板６の開口部のサイズよりも５層目のアルミナ基板６の開口部のサイズが大きくなっていることによって設けられた段部１Ｚ、即ち、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられた段部１Ｚの表面に、高周波接地配線１７が露出している。
このように、第１多層基板１の下側から５層目のアルミナ基板６の表面側に設けられ、５層目のアルミナ基板６の開口部側の端部の上面で露出している高周波信号配線１６と、５層目のアルミナ基板６の裏面側に設けられ、４層目のアルミナ基板６の開口部側の端部の上面で露出している高周波接地配線１７とによって、高周波信号を伝送する伝送線路１８が構成される。この伝送線路１８は、第１多層基板の上方に備えられる。なお、この伝送線路１８を、第１伝送線路という。また、線路導体１６を、第１線路導体という。また、接地導体層１７を、第１接地導体層という。また、下側から５層目のアルミナ基板６を、第１基板という。
そして、第２多層基板２の表面に露出している高周波信号配線１２、及び、制御回路４Ｄとして機能する半導体チップ４は、第１多層基板１の下側から５層目のアルミナ基板６の開口部側の端部の上面に露出している高周波信号配線１６に、それぞれ、ワイヤ１９（ワイヤボンディング）によって電気的に接続されている。
また、上述のように、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられた段部１Ｚ上に、第２多層基板２が支持されている。そして、第１多層基板１に備えられる第１接地導体層１７が露出している段部１Ｚ上に、第２多層基板２に備えられる第２接地導体層１４が露出している突出部２Ｘの裏面が接合され、第１接地導体層１７と第２接地導体層１４とが電気的に接続されている。ここでは、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられた段部１Ｚの表面に露出している第１接地導体層１７と、第２多層基板２の突出部２Ｘの裏面に露出している第２接地導体層１４とがはんだ接合されている。
このように、本実施形態では、第１多層基板１に備えられる第１伝送線路１８を構成する第１接地導体層１７と、第２多層基板２に備えられる第２伝送線路１５を構成する第２接地導体層１４とが、直接接合され、電気的に直接接続されている。これにより、第１多層基板１に備えられる第１伝送線路１８と第２多層基板２に備えられる第２伝送線路１５との接続部２０（接続周辺部）における接地不連続（接地不良）を解消し、接地連続性を確保することができる。この結果、伝送損失を低減することでき、広帯域化を実現することが可能となる。つまり、伝送線路（伝送特性）の低損失化と広帯域化、即ち、広帯域で低損失な伝送線路を実現することが可能となる。このようにして、第１多層基板１上に第２多層基板２を実装して積層モジュールを構成することで、低損失化及び広帯域化を図り、高出力で小型な積層モジュールを実現することが可能となる。
また、本実施形態では、上述のように、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられた段部１Ｚの表面に露出した第１接地導体層１７と、第２多層基板２の突出部２Ｘの裏面に露出した第２接地導体層１４とが、例えばＡｕＳｎなどのはんだによってはんだ接合されている。この場合、はんだ接合部において露出する接地導体層１７、１４の範囲は、段部１Ｚの表面及び突出部２Ｘの裏面に限定される。このため、広い範囲にわたってはんだが流れてしまうことがなく、均一で良好な接合を行なうことが可能となる。これにより、歩留まりを向上させることができる。つまり、第１多層基板１上に第２多層基板２を実装する際の実装歩留まりを向上させることができ、良好な実装性（製造性）を確保することが可能となる。
これに対し、例えば図４に示すように、第１多層基板１の開口部１Ｘに第２多層基板２を実装するために、第１多層基板１の開口部１Ｘにおいて第２多層基板２の厚さに応じた深さ位置に段部１Ｚを設け、この段部１Ｚで第２多層基板２を支持する構造にすることが考えられる。そして、第２多層基板２に突出部を設けることなく、第２多層基板２の裏面の全面に設けられた接地導体層２１と、段部１Ｚの表面に露出している接地導体層５０とを、例えばＡｕＳｎなどのはんだによってはんだ接合することが考えられる。以下、これを比較例の積層モジュールという。
この場合、第１多層基板１の段部１Ｚの表面に露出している接地導体層５０は、第１多層基板１の表面側に備えられる高周波信号を伝送する伝送線路１８を構成する接地導体層１７に、ビア５１を介して、電気的に接続されることになる。また、第２多層基板２の裏面に設けられた接地導体層２１は、第２多層基板２の表面側に備えられる高周波信号を伝送する伝送線路１５を構成する接地導体層１４に、ビア５２を介して、電気的に接続されることになる。このため、図４中、矢印Ｘで示すように、第１多層基板１に備えられる伝送線路１８を構成する接地導体層１７と、第２多層基板２に備えられる伝送線路１５を構成する接地導体層１４とを接続する配線の長さが長くなり、接地不連続が生じる。これにより、高周波化に伴い、第１多層基板１に備えられる伝送線路１８と、第２多層基板２に備えられる伝送線路１５との接続部２０において伝送損失が大きくなり、高性能な積層モジュール、即ち、低損失で広帯域な積層モジュールを実現するのが困難である。
また、この場合、第２多層基板２の裏面に設けられた接地導体層２１の外周部がはんだ接合されることになるが、第２多層基板２の裏面の全面に接地導体層２１が設けられているため、はんだ接合の際に、広い範囲にわたってはんだが流れてしまう。これにより、図４中、符号Ｙで示す接合部のはんだ量にばらつきが生じてしまい、均一で良好な接合を行なうのが難しく、歩留まりが低下してしまう。つまり、第１多層基板１上に第２多層基板２を実装する際の実装歩留まりを確保するのが難しく、良好な実装性（製造性）を確保するのが困難である。
また、本実施形態では、図１に示すように、第２多層基板２の裏面に接地導体層２１が設けられている。これにより、第１多層基板１の開口部１Ｘにおいて第２多層基板２の下方に実装される第１半導体チップ３や配線などから発生する電磁放射が、第２多層基板２に備えられる電源配線２２や信号配線に結合してしまうのを抑制し、安定したモジュール動作を実現することが可能となる。
また、本実施形態では、複数の送信用又は受信用半導体チップ３、及び、第２多層基板２が実装された第１多層基板１の開口部１Ｘは、金属キャビティ２３によって封止されている。つまり、図１、図２に示すように、第１多層基板１を構成する６層目のアルミナ基板６上に封止用のメタルフレーム２４が設けられており、このメタルフレーム２４上に、メタルフレーム２４と同等の大きさの金属製のフタ２５を接合することで封止している。ここでは、厚さ約０．３ｍｍのフタ２５を、約３００℃の窒素雰囲気中で、例えばＡｕＳｎなどのはんだによって接合することで、気密封止している。なお、このようにして封止された内部と外部とは、フィードスルー構造で接続されている。また、図２、図３中、符号２６は、電源配線を示しており、符号２７は、高周波信号配線を示している。
なお、上述のように、本送受信モジュールは、高周波信号を送受信するモジュールであるため、高周波回路装置、高周波回路用パッケージ、高周波パッケージ、あるいは、広帯域高出力マイクロ波回路パッケージともいう。
したがって、本実施形態にかかる積層モジュールによれば、小型化を実現しながら、低損失化、広帯域化を実現することができるという利点がある。
ここで、図５は、本実施形態の積層モジュールにおける電磁界シミュレーションの結果を示している。これに対し、図６は、上述の比較例（図４参照）の積層モジュールにおける電磁界シミュレーションの結果を示している。
なお、このシミュレーションでは、上述の実施形態において示した積層モジュールの寸法を用いて、第１多層基板１と第２多層基板２の接続部２０の伝送特性として、反射特性Ｓ１１及び通過特性Ｓ２１を計算した。図５、図６では、反射特性Ｓ１１は丸でプロットした実線で示しており、通過特性Ｓ２１は四角でプロットした実線で示している。また、第１多層基板１の高周波信号配線１６と第２多層基板２の高周波信号配線１２との間は、直径約２５μｍのワイヤ１９を用いたワイヤボンディングによって接続し、第１多層基板１の高周波接地配線１７（接地導体層）と第２多層基板２の高周波接地配線１４（接地導体層）との間は、理想的に電気的に接続されていると仮定して計算した。
この結果、上述の比較例（図４参照）の積層モジュールでは、図６に示すように、第１多層基板１と第２多層基板２の接続部２０で伝送線路の接地不連続が生じているため、良好な伝送特性が得られる帯域は約５ＧＨｚ程度であった。
つまり、反射特性Ｓ１１は、入力信号に対して反射して戻ってきた信号の割合であり、その値（ｄＢ）が０ｄＢに近くなると反射して戻ってきた信号が多く、伝送特性が劣化していることになる。また、通過特性Ｓ２１は、利得（又は損失）を表しており、その値（ｄＢ）が０ｄＢに近くなるほど、良好な伝送特性を維持していることになる。そして、上述の比較例（図４参照）の積層モジュールでは、伝送特性の劣化の基準を反射特性−１８ｄＢとしたところ、図６に示すように、良好な伝送特性が得られる帯域は約５ＧＨｚ程度であった。また、約５ＧＨｚを超えると、通過特性Ｓ２１の値が０ｄＢから遠くなり、損失が大きくなった。このように、上述の比較例（図４参照）の積層モジュールでは、良好な伝送特性が得られる帯域は約５ＧＨｚ程度であった。
これに対し、本実施形態の積層モジュールでは、図５に示すように、第１多層基板１と第２多層基板２の接続部２０で伝送線路の接地連続性が確保されているため、良好な伝送特性が得られる帯域は約２７ＧＨｚ程度であった。
つまり、本実施形態の積層モジュールでは、伝送特性の劣化の基準を反射特性−１８ｄＢとしたところ、図５に示すように、良好な伝送特性が得られる帯域は約２７ＧＨｚ程度まで広帯域化することを確認できた。また、約２７ＧＨｚ程度までは、通過特性Ｓ２１の値が０ｄＢに近く、低損失であることを確認できた。このように、本実施形態の積層モジュールでは、良好な伝送特性が得られる帯域は約２７ＧＨｚ程度まで広帯域化し、低損失化を図ることができることを確認できた。
なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の実施形態では、半導体チップ３、４が実装された２つの多層基板１、２を積層した積層モジュールを例に挙げて説明しているが、これに限られるものではなく、例えば半導体チップが実装された３つ以上の多層基板を積層した積層モジュールに本発明を適用することもできる。
また、例えば、上述の実施形態では、第１多層基板１に備えられる第１伝送線路１８を構成する第１接地導体層１７が露出している段部１Ｚ上に、第２多層基板２に備えられる第２伝送線路１５を構成する第２接地導体層１４が露出している突出部２Ｘの裏面を接合し、第１接地導体層１７と第２接地導体層１４とを直接接続することで、接地連続性を確保し、低損失化及び広帯域化を実現しているが、これに限られるものではない。
つまり、第１接地導体層、又は、第１接地導体層の下側の基板を挟んで第１接地導体層の反対側に設けられ、第１接地導体層に電気的に接続された第３接地導体層が露出している段部上に、第２接地導体層、又は、第２接地導体層に電気的に接続された第４接地導体層が露出している面が接合され、第１接地導体層と第２接地導体層とが電気的に接続されていれば良い。
例えば、以下の第１〜第５変形例のような構造を有する積層モジュールとして構成しても良い。
まず、第１変形例について、図７、図８を参照しながら説明する。
第１変形例では、図７に示すように、第１多層基板１に備えられる第１伝送線路１８を構成する第１接地導体層１７が露出している段部１Ｚ上に、第２多層基板２に備えられる第２伝送線路１５を構成する第２接地導体層１４に電気的に接続された第４接地導体層３０が露出している突出部２Ｘの裏面が接合され、第１接地導体層１７と第２接地導体層１４とが電気的に接続されている。
この場合、第２多層基板２の突出部２Ｘ及び突出部２Ｘの裏面に露出している接地導体層が異なるだけで、その他の構成は上述の実施形態の場合と同様である。
つまり、第２多層基板２は、下側２層のアルミナ基板１１のサイズよりも上側３層のアルミナ基板１１のサイズが大きくなっており、上側３層のアルミナ基板１１の外周部が下側２層のアルミナ基板１１よりも外側へ突出している。つまり、下側２層のアルミナ基板１１は、上側３層のアルミナ基板１１の下面の内側部分に設けられている。このため、第２多層基板２は、下に凸の形状になっている。このように、第２多層基板２は、外周部の積層数が少なくなっており、表面側部分（ここでは上側３層のアルミナ基板１１）が裏面側部分（ここでは下側２層のアルミナ基板１１）よりも外側へ突出した突出部２Ｘを備える。そして、この突出部２Ｘの裏面、即ち、下側から３層目のアルミナ基板１１の外周部の裏面には、高周波接地配線１４（第２接地導体層）にビア３１を介して電気的に接続されている接地配線３０（第４接地導体層）が露出している。なお、第４接地導体層３０は、伝送線路を構成する接地導体層以外の接地導体層である。ここでは、第４接地導体層３０は、第２接地導体層１４に対してアルミナ基板２層分下側に設けられている。
そして、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられた段部１Ｚの表面に露出している第１接地導体層１７と、第２多層基板２の突出部２Ｘの裏面に露出している第４接地導体層３０とがはんだ接合される。このようにして、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられ、第１接地導体層１７が露出している段部１Ｚ上に、第２多層基板２に備えられる第４接地導体層３０が露出している突出部２Ｘの裏面が接合され、第１接地導体層１７と第２接地導体層１４とが電気的に接続される。
この第１変形例の積層モジュールについて、上述の実施形態の場合と同様に電磁界シミュレーションを行なった結果、図８に示すように、第１多層基板１と第２多層基板２の接続部で伝送線路の接地連続性が確保されているため、良好な伝送特性が得られる帯域は約１４ＧＨｚ程度であった。なお、図８では、反射特性Ｓ１１は丸でプロットした実線で示しており、通過特性Ｓ２１は四角でプロットした実線で示している。
つまり、第１変形例の積層モジュールでは、伝送特性の劣化の基準を反射特性−１８ｄＢとしたところ、良好な伝送特性が得られる帯域は約１４ＧＨｚ程度まで広帯域化することを確認できた。また、約１４ＧＨｚ程度までは、通過特性Ｓ２１の値が０ｄＢに近く、低損失であることを確認できた。このように、第１変形例の積層モジュールでは、良好な伝送特性が得られる帯域は約１４ＧＨｚ程度まで広帯域化し、低損失化を図ることができることを確認できた。
次に、第２変形例について、図９、図１０を参照しながら説明する。
第２変形例では、図９に示すように、上述の第１変形例の場合と同様に、第１多層基板１に備えられる第１伝送線路１８を構成する第１接地導体層１７が露出している段部１Ｚ上に、第２多層基板２に備えられる第２伝送線路１５を構成する第２接地導体層１４に電気的に接続された第４接地導体層３０が露出している突出部２Ｘの裏面が接合され、第１接地導体層１７と第２接地導体層１４とが電気的に接続されている。
但し、この第２変形例は、上述の第１変形例のものに対して、第２多層基板２の突出部２Ｘが異なる。なお、上述の実施形態のものに対しては、第２多層基板２の突出部２Ｘ及び突出部２Ｘの裏面に露出している接地導体層が異なるたけで、その他の構成は上述の実施形態の場合と同様である。
つまり、第２多層基板２は、厚さ約０．１２５ｍｍのアルミナ基板１１を６層積層した構造になっている。つまり、上述の実施形態及び第１変形例では、５層目（最上層）のアルミナ基板１１の厚さを約０．２５ｍｍとしていたのに対し、第２変形例では、これを２層に分割して５層目、６層目（最上層）のアルミナ基板１１とし、これらの厚さを約０．１２５ｍｍとしている。このため、第２多層基板２に備えられる伝送線路１５（第２伝送線路）は、６層目（最上層）のアルミナ基板１１（第２基板）の表面側に設けられた高周波信号配線１２（第２線路導体）及び６層目のアルミナ基板１１の裏面側に設けられた高周波接地配線１４（第２接地導体層）によって構成される。この場合、第１多層基板１に備えられる伝送線路１８（第１伝送線路）は、上述の実施形態と同様である。このため、第２多層基板２に備えられる伝送線路１５を表面及び裏面に備えるアルミナ基板１１（第２基板）の厚さは、第１多層基板１に備えられる伝送線路１８を表面及び裏面に備えるアルミナ基板６（第１基板）の厚さよりも薄くなっている。また、ここでは、６層目のアルミナ基板１１の裏面側、即ち、５層目のアルミナ基板１１の表面側に設けられた高周波接地配線１４（第２接地導体層）には、ビア３１を介して、伝送線路を構成する接地配線以外の接地配線３０（第４接地導体層）が電気的に接続されている。つまり、第２多層基板２に備えられる伝送線路１５（第２伝送線路）を構成する高周波接地配線１４（第２接地導体層）の下側の５層目のアルミナ基板１１を挟んで高周波接地配線１４の反対側に、伝送線路を構成する接地配線以外の接地配線３０（第４接地導体層）が設けられている。このように、第４接地導体層３０は、第２接地導体層１４の下側の第１基板６よりも薄い基板１１を挟んで第２接地導体層１４の反対側に設けられている。このように、第２多層基板２を構成する５層目、６層目のアルミナ基板１１の厚さを薄くして、第２伝送線路１５及び第４接地導体層を設けることで、グランドを強化することが可能となる。このため、第４接地導体層３０は、第２接地導体層１４に対してアルミナ基板１層分下側に設けられている。
また、第２多層基板２は、下側４層のアルミナ基板１１のサイズよりも上側２層のアルミナ基板１１のサイズが大きくなっており、上側２層のアルミナ基板１１の外周部が下側４層のアルミナ基板１１よりも外側へ突出している。つまり、下側４層のアルミナ基板１１は、上側２層のアルミナ基板１１の下面の内側部分に設けられている。このため、第２多層基板２は、下に凸の形状になっている。このように、第２多層基板２は、外周部の積層数が少なくなっており、表面側部分（ここでは上側２層のアルミナ基板１１）が裏面側部分（ここでは下側４層のアルミナ基板１１）よりも外側へ突出した突出部２Ｘを備える。そして、この突出部２Ｘの裏面、即ち、上側から２層目のアルミナ基板１１の外周部の裏面には、高周波接地配線１４（第２接地導体層）にビア３１を介して電気的に接続されている接地配線３０（第４接地導体層）が露出している。
そして、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられた段部１Ｚの表面に露出している第１接地導体層１７と、第２多層基板２の突出部２Ｘの裏面に露出している第４接地導体層３０とがはんだ接合される。このようにして、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられ、第１接地導体層１７が露出している段部１Ｚ上に、第２多層基板２に備えられる第４接地導体層３０が露出している突出部２Ｘの裏面が接合され、第１接地導体層１７と第２接地導体層１４とが電気的に接続される。
この第２変形例の積層モジュールについて、上述の実施形態の場合と同様に電磁界シミュレーションを行なった結果、図１０に示すように、第１多層基板１と第２多層基板２の接続部で伝送線路の接地連続性が確保されているため、良好な伝送特性が得られる帯域は約２７ＧＨｚ程度であった。なお、図１０では、反射特性Ｓ１１は丸でプロットした実線で示しており、通過特性Ｓ２１は四角でプロットした実線で示している。
つまり、第２変形例の積層モジュールでは、伝送特性の劣化の基準を反射特性−１８ｄＢとしたところ、良好な伝送特性が得られる帯域は約２７ＧＨｚ程度まで広帯域化することを確認できた。また、約２７ＧＨｚ程度までは、通過特性Ｓ２１の値が０ｄＢに近く、低損失であることを確認できた。このように、第２変形例の積層モジュールでは、良好な伝送特性が得られる帯域は約２７ＧＨｚ程度まで広帯域化し、低損失化を図ることができることを確認できた。
次に、第３変形例について、図１１、図１２を参照しながら説明する。
第３変形例では、図１１に示すように、第１多層基板１に備えられる第１伝送線路１８を構成する第１接地導体層１７の下側の基板６を挟んで第１接地導体層１７の反対側に設けられ、第１接地導体層１７に電気的に接続された第３接地導体層３２が露出している段部１Ｚ上に、第２多層基板２に備えられる第２伝送線路１５を構成する第２接地導体層１４が露出している突出部２Ｘの裏面が接合され、第１接地導体層１７と第２接地導体層１４とが電気的に接続されている。
この場合、第１多層基板１の段部１Ｚ及び段部１Ｚの表面に露出している接地導体層が異なるだけで、その他の構成は上述の実施形態の場合と同様である。
つまり、第１多層基板１は、金属ベース５上に、複数（ここでは７層）のアルミナ基板６を積層させた構造を有する多層アルミナ基板を備えた構造になっており、下側から６層目までのアルミナ基板６の厚さを約０．２５ｍｍとし、７層目のアルミナ基板６の厚さを約０．３８ｍｍとしている。
また、第１多層基板１を構成する複数（ここでは７層）のアルミナ基板６のそれぞれに開口部が設けられている。そして、下側から１層目のアルミナ基板６に設けられた開口部のサイズよりも２層目〜４層目のアルミナ基板６に設けられた開口部のサイズが大きくなっている。また、２層目〜４層目のアルミナ基板６に設けられた開口部のサイズよりも５層目、６層目のアルミナ基板６に設けられた開口部のサイズが大きくなっている。また、５層目、６層目のアルミナ基板６に設けられた開口部のサイズよりも７層目のアルミナ基板６に設けられた開口部のサイズが大きくなっている。このようにして、複数の送信用又は受信用半導体チップ３、及び、第２多層基板２を実装するための開口部として、階段状の壁面１Ｙを有する開口部１Ｘが設けられている。
また、第１多層基板１の下側から６層目のアルミナ基板６の開口部のサイズよりも７層目のアルミナ基板６の開口部のサイズが大きくなっていることによって、６層目のアルミナ基板６の表面側に設けられた高周波信号配線１６（第１線路導体）が、６層目のアルミナ基板の開口部側の端部の上面で露出している。また、第１多層基板１の下側から５層目のアルミナ基板６の表面側、即ち、６層目のアルミナ基板６の裏面側に高周波接地配線１７（第１接地導体層）が設けられている。このように、６層目のアルミナ基板６（第１基板）の表面側に設けられ、６層目のアルミナ基板６の開口部側の端部の上面で露出している高周波信号配線１６（第１線路導体）と、６層目のアルミナ基板６の裏面側に設けられた高周波接地配線１７（第１接地導体層）とによって、高周波信号を伝送する伝送線路１８（第１伝送線路）が構成される。
また、第１多層基板１の下側から４層目のアルミナ基板６の表面側、即ち、５層目のアルミナ基板６の裏面側に、高周波接地配線１７（第１接地導体層）にビア３３を介して電気的に接続された接地配線３２（第３接地導体層）が設けられている。つまり、高周波接地配線１７（第１接地導体層）の下側の５層目のアルミナ基板６を挟んで高周波接地配線１７の反対側に、高周波接地配線１７に電気的に接続された接地配線３２（第３接地導体層）が設けられている。そして、第１多層基板１の下側から４層目のアルミナ基板６の開口部のサイズよりも５層目のアルミナ基板６の開口部のサイズが大きくなっていることによって、４層目のアルミナ基板６の表面側、即ち、５層目のアルミナ基板６の裏面側に設けられた接地配線３２（第３接地導体層）が、４層目のアルミナ基板６の開口部側の端部の上面で露出している。つまり、第１多層基板１の下側から４層目のアルミナ基板６の開口部のサイズよりも５層目のアルミナ基板６の開口部のサイズが大きくなっていることによって設けられた段部１Ｚ、即ち、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられた段部１Ｚの表面に、高周波接地配線１７（第１接地導体層）に電気的に接続された接地配線３２（第３接地導体層）が露出している。なお、第３接地導体層３２は、伝送線路を構成する接地導体層以外の接地導体層である。ここでは、第３接地導体層３２は、第１接地導体層１７に対してアルミナ基板１層分下側に設けられている。
そして、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられた段部１Ｚの表面に露出している第３接地導体層３２と、第２多層基板２の突出部２Ｘの裏面に露出している第２接地導体層１４とがはんだ接合される。このようにして、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられ、第３接地導体層３２が露出している段部１Ｚ上に、第２多層基板２に備えられる第２接地導体層１４が露出している突出部２Ｘの裏面が接合され、第１接地導体層１７と第２接地導体層１４とが電気的に接続される。
この第３変形例の積層モジュールについて、上述の実施形態の場合と同様に電磁界シミュレーションを行なった結果、図１２に示すように、第１多層基板１と第２多層基板２の接続部で伝送線路の接地連続性が確保されているため、良好な伝送特性が得られる帯域は約１８ＧＨｚ程度であった。なお、図１２では、反射特性Ｓ１１は丸でプロットした実線で示しており、通過特性Ｓ２１は四角でプロットした実線で示している。
つまり、第３変形例の積層モジュールでは、伝送特性の劣化の基準を反射特性−１８ｄＢとしたところ、良好な伝送特性が得られる帯域は約１８ＧＨｚ程度まで広帯域化することを確認できた。また、約１８ＧＨｚ程度までは、通過特性Ｓ２１の値が０ｄＢに近く、低損失であることを確認できた。このように、第３変形例の積層モジュールでは、良好な伝送特性が得られる帯域は約１８ＧＨｚ程度まで広帯域化し、低損失化を図ることができることを確認できた。
次に、第４変形例について、図１３、図１４を参照しながら説明する。
第４変形例では、図１３に示すように、第１多層基板１に備えられる第１伝送線路１８を構成する第１接地導体層１７に電気的に接続された第３接地導体層３２が露出している段部１Ｚ上に、第２多層基板２に備えられる第２伝送線路１５を構成する第２接地導体層１４に電気的に接続された第４接地導体層３０が露出している突出部２Ｘの裏面が接合され、第１接地導体層１７と第２接地導体層１４とが電気的に接続されている。
つまり、第４変形例では、第３変形例の第１多層基板１と、第１変形例の第２多層基板２とを積層させて積層モジュールを構成している。このため、第１多層基板１の構成は、上述の第３変形例の場合と同じであり、第２多層基板２の構成は、上述の第１変形例の場合と同じである。
このため、第１多層基板１の下側から４層目のアルミナ基板６の開口部のサイズよりも５層目のアルミナ基板６の開口部のサイズが大きくなっていることによって設けられた段部１Ｚ、即ち、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられた段部１Ｚの表面に、高周波接地配線１７（第１接地導体層）の下側の５層目のアルミナ基板６を挟んで高周波接地配線１７の反対側に設けられ、高周波接地配線１７（第１接地導体層）にビア３３を介して電気的に接続された接地配線３２（第３接地導体層）が露出している。なお、第３接地導体層３２は、伝送線路を構成する接地導体層以外の接地導体層である。ここでは、第３接地導体層３２は、第１接地導体層１７に対してアルミナ基板１層分下側に設けられている。
また、第２多層基板２の突出部２Ｘの裏面、即ち、下側から３層目のアルミナ基板１１の外周部の裏面には、高周波接地配線１４（第２接地導体層）にビア３１を介して電気的に接続されている接地配線３０（第４接地導体層）が露出している。なお、第４接地導体層３０は、伝送線路を構成する接地導体層以外の接地導体層である。ここでは、第４接地導体層３０は、第２接地導体層１４に対してアルミナ基板２層分下側に設けられている。
そして、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられた段部１Ｚの表面に露出している第３接地導体層３２と、第２多層基板２の突出部２Ｘの裏面に露出している第４接地導体層３０とがはんだ接合される。このようにして、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられ、第３接地導体層３２が露出している段部１Ｚ上に、第２多層基板２に備えられる第４接地導体層３０が露出している突出部２Ｘの裏面が接合され、第１接地導体層１７と第２接地導体層１４とが電気的に接続される。
この第４変形例の積層モジュールについて、上述の実施形態の場合と同様に電磁界シミュレーションを行なった結果、図１４に示すように、第１多層基板１と第２多層基板２の接続部で伝送線路の接地連続性が確保されているため、良好な伝送特性が得られる帯域は約１２ＧＨｚ程度であった。なお、図１４では、反射特性Ｓ１１は丸でプロットした実線で示しており、通過特性Ｓ２１は四角でプロットした実線で示している。
つまり、第４変形例の積層モジュールでは、伝送特性の劣化の基準を反射特性−１８ｄＢとしたところ、良好な伝送特性が得られる帯域は約１２ＧＨｚ程度まで広帯域化することを確認できた。また、約１２ＧＨｚ程度までは、通過特性Ｓ２１の値が０ｄＢに近く、低損失であることを確認できた。このように、第４変形例の積層モジュールでは、良好な伝送特性が得られる帯域は約１２ＧＨｚ程度まで広帯域化し、低損失化を図ることができることを確認できた。
次に、第５変形例について、図１５、図１６を参照しながら説明する。
第５変形例では、図１５に示すように、第１多層基板１に備えられる第１伝送線路１８を構成する第１接地導体層１７が露出している段部１Ｚ上に、第２多層基板２に備えられる第２伝送線路１５を構成する第２接地導体層１４に電気的に接続された接地導体層（第４接地導体層）２１が露出している第２多層基板２の裏面が接合され、第１接地導体層１７と第２接地導体層１４とが電気的に接続されている。
つまり、上述の第１〜第４変形例では、第２接地導体層１４又は第４接地導体層３０が露出している面が、突出部２Ｘの裏面であるのに対し、第５変形例では、第４接地導体層としての接地導体層２１が露出している面が、第２多層基板２の裏面である。
また、第２多層基板２に突出部が設けられていない点が異なるだけで、その他の構成は上述の実施形態の場合と同様である。
つまり、第２多層基板２は、５層のアルミナ基板１１が積層された構造になっており、突出部は設けられていない。また、第２多層基板２の裏面、即ち、下側から１層目（最下層）のアルミナ基板１１の裏面の全面に接地導体層２１（第４接地導体層）が設けられている。そして、この接地導体層２１は、ビア３４を介して、第２多層基板２に備えられる伝送線路１５（第２伝送線路）を構成する高周波接地配線１４（第２接地導体層）に電気的に接続されている。なお、第４接地導体層としての接地導体層２１は、伝送線路を構成する接地導体層以外の接地導体層である。ここでは、第４接地導体層としての接地導体層２１は、第２接地導体層１４に対してアルミナ基板４層分下側に設けられている。
そして、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられた段部１Ｚの表面に露出している第１接地導体層１７と、第２多層基板２の裏面に露出している第４接地導体層としての接地導体層２１とがはんだ接合される。このようにして、第１多層基板１の開口部１Ｘの階段状の壁面１Ｙに設けられ、第１接地導体層１７が露出している段部１Ｚ上に、第４接地導体層としての接地導体層２１が露出している第２多層基板２の裏面が接合され、第１接地導体層１７と第２接地導体層１４とが電気的に接続される。
この第５変形例の積層モジュールについて、上述の実施形態の場合と同様に電磁界シミュレーションを行なった結果、図１６に示すように、第１多層基板１と第２多層基板２の接続部で伝送線路の接地連続性が確保されているため、良好な伝送特性が得られる帯域は約７ＧＨｚ程度であった。なお、図１６では、反射特性Ｓ１１は丸でプロットした実線で示しており、通過特性Ｓ２１は四角でプロットした実線で示している。
つまり、第５変形例の積層モジュールでは、伝送特性の劣化の基準を反射特性−１８ｄＢとしたところ、良好な伝送特性が得られる帯域は約７ＧＨｚ程度まで広帯域化することを確認できた。また、約７ＧＨｚ程度までは、通過特性Ｓ２１の値が０ｄＢに近く、低損失であることを確認できた。このように、第５変形例の積層モジュールでは、良好な伝送特性が得られる帯域は約７ＧＨｚ程度まで広帯域化し、低損失化を図ることができることを確認できた。
このように、第１〜第５変形例のような構造を有する積層モジュールとすることで、上述の実施形態の場合と同様に、上述の比較例（図４参照）の積層モジュールと比較して、第１多層基板１に備えられる第１伝送線路１８を構成する第１接地導体層１７と、第２多層基板２に備えられる第２伝送線路１５を構成する第２接地導体層１４とを接続する配線の長さを短くすることができる。これにより、接地連続性を確保し、低損失化及び広帯域化を実現することが可能である。
また、例えば、上述の実施形態では、第１多層基板１及び第２多層基板２を、アルミナ基板を積層した多層アルミナ基板（多層セラミクス基板）としているが、これに限られるものではなく、例えばガラス基板を積層した多層ガラス基板（多層セラミクス基板）としても良い。つまり、上述の実施形態では、ＨＴＣＣ基板を用いたＨＴＣＣ技術を用いているが、これに限られるものではなく、例えば、ＬＴＣＣ基板を用いたＬＴＣＣ技術を用いても良い。
また、例えば、上述の実施形態では、第１多層基板１及び第２多層基板２にＭＭＩＣチップ（機能素子）を実装する場合を例に挙げて説明しているが、これに限られるものではなく、第１多層基板及び第２多層基板には半導体チップが実装されていれば良い。例えば、半導体チップとして、他の集積回路チップ、例えばトランジスタチップと整合回路基板とによって構成されるハイブリッドＩＣチップが実装されていても良い。
また、例えば、上述の実施形態では、金属ベース５の材料としてＣｕＷを用いる場合を例に挙げて説明しているが、これに限られるものではなく、放熱性の良い材料（放熱材料）を用いれば良い。例えば、金属ベースの材料としては、Ｃｕ、ＣｕＭｏ、ダイヤモンドとＣｕ、Ａｇ、Ａｌ等とを混合した材料などを用いることができる。
また、例えば、上述の実施形態では、半導体チップや第２多層基板などの実装部品を、例えばＡｕＳｎなどのはんだを用いて実装する場合を例に挙げて説明しているが、これに限られるものではなく、例えば導電性接着剤などを用いて実装しても良い。
以下、上述の実施形態及び各変形例に関し、更に、付記を開示する。
（付記１）
階段状の壁面を有する開口部と、第１基板の表面側に設けられた第１線路導体及び前記第１基板の裏面側に設けられた第１接地導体層によって構成される第１伝送線路とを備える第１多層基板と、
前記開口部の階段状の壁面に設けられた段部上に支持されており、第２基板の表面側に設けられた第２線路導体及び前記第２基板の裏面側に設けられた第２接地導体層によって構成される第２伝送線路を備える第２多層基板と、
前記第１多層基板の前記開口部の底面に実装され、前記第１多層基板に備えられる第３伝送線路に電気的に接続された第１半導体チップと、
前記第２多層基板の表面に実装され、前記第２伝送線路に電気的に接続された第２半導体チップとを備え、
前記第１接地導体層、又は、前記第１接地導体層の下側の基板を挟んで前記第１接地導体層の反対側に設けられ、前記第１接地導体層に電気的に接続された第３接地導体層が露出している前記段部上に、前記第２接地導体層、又は、前記第２接地導体層に電気的に接続された第４接地導体層が露出している面が接合され、前記第１接地導体層と前記第２接地導体層とが電気的に接続されていることを特徴とする積層モジュール。
（付記２）
前記第２多層基板は、外側部分の積層数が少なくなっており、表面側部分が裏面側部分よりも外側へ突出した突出部を備え、
前記第２接地導体層又は前記第４接地導体層が露出している面が、前記突出部の裏面であることを特徴とする、付記１に記載の積層モジュール。
（付記３）
前記第１接地導体層が露出している前記段部上に、前記第２接地導体層が露出している前記突出部の裏面が接合され、前記第１接地導体層と前記第２接地導体層とが電気的に接続されていることを特徴とする、付記２に記載の積層モジュール。
（付記４）
前記第１接地導体層が露出している前記段部上に、前記第４接地導体層が露出している前記突出部の裏面が接合され、前記第１接地導体層と前記第２接地導体層とが電気的に接続されていることを特徴とする、付記２に記載の積層モジュール。
（付記５）
前記第２基板の厚さは、前記第１基板の厚さよりも薄く、
前記第４接地導体層は、前記第２接地導体層の下側の前記第１基板よりも薄い基板を挟んで前記第２接地導体層の反対側に設けられていることを特徴とする、付記４に記載の積層モジュール。
（付記６）
前記第３接地導体層が露出している前記段部上に、前記第２接地導体層が露出している前記突出部の裏面が接合され、前記第１接地導体層と前記第２接地導体層とが電気的に接続されていることを特徴とする、付記２に記載の積層モジュール。
（付記７）
前記第３接地導体層が露出している前記段部上に、前記第４接地導体層が露出している前記突出部の裏面が接合され、前記第１接地導体層と前記第２接地導体層とが電気的に接続されていることを特徴とする、付記２に記載の積層モジュール。
（付記８）
前記第１接地導体層が露出している前記段部上に、前記第４接地導体層が露出している前記第２多層基板の底面が接合され、前記第１接地導体層と前記第２接地導体層とが電気的に接続されていることを特徴とする、付記１に記載の積層モジュール。
（付記９）
前記第１接地導体層又は前記第３接地導体層が露出している前記段部上に、前記第２接地導体層又は前記第４接地導体層が露出している面がはんだ接合され、前記第１接地導体層と前記第２接地導体層とが電気的に接続されていることを特徴とする、付記１〜８のいずれか１項に記載の積層モジュール。
（付記１０）
前記第２多層基板の裏面に接地導体層が形成されていることを特徴とする、付記１〜９のいずれか１項に記載の積層モジュール。
（付記１１）
前記第１半導体チップとして、送信用又は受信用半導体チップを備え、
前記第２半導体チップとして、送信用又は受信用半導体チップを備えることを特徴とする、付記１〜１０のいずれか１項に記載の積層モジュール。
１ 第１多層基板
１Ｘ 開口部
１Ｙ 壁面
１Ｚ 段部
２ 第２多層基板
２Ｘ 突出部
３ 第１半導体チップ（送信用又は受信用半導体チップ）
３Ａ ドライバー増幅器（送信用又は受信用半導体チップ）
３Ｂ 高出力増幅器（送信用又は受信用半導体チップ）
４ 第２半導体チップ（送信用又は受信用半導体チップ）
４Ａ 低雑音増幅器（送信用又は受信用半導体チップ）
４Ｂ 高利得増幅器（送信用又は受信用半導体チップ）
４Ｃ 前置増幅器（送信用又は受信用半導体チップ）
４Ｄ 制御回路（送信用又は受信用半導体チップ）
５ 金属ベース（接地導体層）
６ アルミナ基板（第１基板）
７、９ ワイヤ
８ 高周波信号配線（線路導体）
１０ 伝送線路（第３伝送線路）
１１ アルミナ基板（第２基板）
１２ 高周波信号配線（線路導体；第２線路導体）
１３ ワイヤ
１４ 高周波接地配線（接地導体層；第２接地導体層）
１５ 伝送線路（第２伝送線路）
１６ 高周波信号配線（線路導体；第１線路導体）
１７ 高周波接地配線（接地導体層；第１接地導体層）
１８ 伝送線路（第１伝送線路）
１９ ワイヤ
２０ 接続部
２１ 接地導体層（第４接地導体層）
２２ 電源配線
２３ 金属キャビティ
２４ メタルフレーム
２５ フタ
２６ 電源配線
２７ 高周波信号配線
３０ 接地配線（第４接地導体層）
３１ ビア
３２ 接地配線（第３接地導体層）
３３、３４ ビア
５０ 接地導体層
５１、５２ ビア

Claims (10)

  1. 階段状の壁面を有する開口部と、第１基板の表面側に設けられた第１線路導体及び前記第１基板の裏面側に設けられた第１接地導体層によって構成される第１伝送線路とを備える第１多層基板と、
    前記開口部の階段状の壁面に設けられた段部上に支持されており、第２基板の表面側に設けられた第２線路導体及び前記第２基板の裏面側に設けられた第２接地導体層によって構成される第２伝送線路を備える第２多層基板と、
    前記第１多層基板の前記開口部の底面に実装され、前記第１多層基板に備えられる第３伝送線路に電気的に接続された第１半導体チップと、
    前記第２多層基板の表面に実装され、前記第２伝送線路に電気的に接続された第２半導体チップとを備え、
    前記第１接地導体層、又は、前記第１接地導体層の下側の基板を挟んで前記第１接地導体層の反対側に設けられ、前記第１接地導体層に電気的に接続された第３接地導体層が露出している前記段部上に、前記第２接地導体層、又は、前記第２接地導体層に電気的に接続された第４接地導体層が露出している面が接合され、前記第１接地導体層と前記第２接地導体層とが電気的に接続されていることを特徴とする積層モジュール。
  2. 前記第２多層基板は、外側部分の積層数が少なくなっており、表面側部分が裏面側部分よりも外側へ突出した突出部を備え、
    前記第２接地導体層又は前記第４接地導体層が露出している面が、前記突出部の裏面であることを特徴とする、請求項１に記載の積層モジュール。
  3. 前記第１接地導体層が露出している前記段部上に、前記第２接地導体層が露出している前記突出部の裏面が接合され、前記第１接地導体層と前記第２接地導体層とが電気的に接続されていることを特徴とする、請求項２に記載の積層モジュール。
  4. 前記第１接地導体層が露出している前記段部上に、前記第４接地導体層が露出している前記突出部の裏面が接合され、前記第１接地導体層と前記第２接地導体層とが電気的に接続されていることを特徴とする、請求項２に記載の積層モジュール。
  5. 前記第３接地導体層が露出している前記段部上に、前記第２接地導体層が露出している前記突出部の裏面が接合され、前記第１接地導体層と前記第２接地導体層とが電気的に接続されていることを特徴とする、請求項２に記載の積層モジュール。
  6. 前記第３接地導体層が露出している前記段部上に、前記第４接地導体層が露出している前記突出部の裏面が接合され、前記第１接地導体層と前記第２接地導体層とが電気的に接続されていることを特徴とする、請求項２に記載の積層モジュール。
  7. 前記第１接地導体層が露出している前記段部上に、前記第４接地導体層が露出している前記第２多層基板の底面が接合され、前記第１接地導体層と前記第２接地導体層とが電気的に接続されていることを特徴とする、請求項１に記載の積層モジュール。
  8. 前記第１接地導体層又は前記第３接地導体層が露出している前記段部上に、前記第２接地導体層又は前記第４接地導体層が露出している面がはんだ接合され、前記第１接地導体層と前記第２接地導体層とが電気的に接続されていることを特徴とする、請求項１〜７のいずれか１項に記載の積層モジュール。
  9. 前記第２多層基板の裏面に接地導体層が形成されていることを特徴とする、請求項１〜８のいずれか１項に記載の積層モジュール。
  10. 前記第１半導体チップとして、送信用又は受信用半導体チップを備え、
    前記第２半導体チップとして、送信用又は受信用半導体チップを備えることを特徴とする、請求項１〜９のいずれか１項に記載の積層モジュール。
JP2012073958A 2012-03-28 2012-03-28 積層モジュール Active JP5870808B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012073958A JP5870808B2 (ja) 2012-03-28 2012-03-28 積層モジュール
US13/741,730 US8981881B2 (en) 2012-03-28 2013-01-15 Stacked module
EP13158337.9A EP2645416A1 (en) 2012-03-28 2013-03-08 Stacked module
CN2013100811492A CN103367349A (zh) 2012-03-28 2013-03-14 堆叠模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012073958A JP5870808B2 (ja) 2012-03-28 2012-03-28 積層モジュール

Publications (2)

Publication Number Publication Date
JP2013207070A true JP2013207070A (ja) 2013-10-07
JP5870808B2 JP5870808B2 (ja) 2016-03-01

Family

ID=48128062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012073958A Active JP5870808B2 (ja) 2012-03-28 2012-03-28 積層モジュール

Country Status (4)

Country Link
US (1) US8981881B2 (ja)
EP (1) EP2645416A1 (ja)
JP (1) JP5870808B2 (ja)
CN (1) CN103367349A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508646B2 (en) 2018-04-12 2022-11-22 Mitsubishi Electric Corporation Semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6015508B2 (ja) 2013-03-18 2016-10-26 富士通株式会社 高周波モジュール
US9583811B2 (en) * 2014-08-07 2017-02-28 Infineon Technologies Ag Transition between a plastic waveguide and a semiconductor chip, where the semiconductor chip is embedded and encapsulated within a mold compound
US10502987B2 (en) * 2015-04-07 2019-12-10 Lumentum Operations Llc High bandwidth RF or microwave interconnects for optical modulators
US9842813B2 (en) * 2015-09-21 2017-12-12 Altera Corporation Tranmission line bridge interconnects
WO2017098741A1 (ja) 2015-12-07 2017-06-15 三菱電機株式会社 マイクロ波モジュール
KR102542594B1 (ko) * 2016-12-16 2023-06-14 삼성전자 주식회사 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치
WO2018186154A1 (ja) * 2017-04-04 2018-10-11 株式会社村田製作所 高周波モジュール及び通信装置
US10321555B1 (en) * 2018-09-04 2019-06-11 Raytheon Company Printed circuit board based RF circuit module
JP2021164017A (ja) * 2020-03-31 2021-10-11 株式会社村田製作所 高周波モジュール及び通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174204A (ja) * 1998-12-09 2000-06-23 Mitsubishi Electric Corp Ｒｆ回路モジュール
JP2002359340A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 多層回路基板
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705368B2 (ja) * 1991-05-31 1998-01-28 株式会社デンソー 電子装置
US5650662A (en) 1993-08-17 1997-07-22 Edwards; Steven F. Direct bonded heat spreader
DE4338706A1 (de) 1993-08-24 1995-05-04 Schulz Harder Juergen Mehrschicht-Substrat
US5633530A (en) * 1995-10-24 1997-05-27 United Microelectronics Corporation Multichip module having a multi-level configuration
JP3618046B2 (ja) 1998-04-27 2005-02-09 京セラ株式会社 高周波回路用パッケージ
JP3725983B2 (ja) 1998-12-17 2005-12-14 京セラ株式会社 高周波回路用パッケージ
WO2005067359A1 (ja) 2003-12-26 2005-07-21 Murata Manufacturing Co., Ltd. セラミック多層基板
WO2005076351A1 (ja) 2004-02-09 2005-08-18 Murata Manufacturing Co., Ltd. 部品内蔵モジュールおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174204A (ja) * 1998-12-09 2000-06-23 Mitsubishi Electric Corp Ｒｆ回路モジュール
JP2002359340A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 多層回路基板
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508646B2 (en) 2018-04-12 2022-11-22 Mitsubishi Electric Corporation Semiconductor device
DE112018007457B4 (de) 2018-04-12 2024-02-08 Mitsubishi Electric Corporation Halbleitervorrichtung

Also Published As

Publication number Publication date
EP2645416A1 (en) 2013-10-02
US8981881B2 (en) 2015-03-17
CN103367349A (zh) 2013-10-23
US20130257565A1 (en) 2013-10-03
JP5870808B2 (ja) 2016-03-01

Similar Documents

Publication Publication Date Title
JP5870808B2 (ja) 積層モジュール
KR100674793B1 (ko) 세라믹 적층 소자
US9351404B2 (en) Electronic device
WO2020022180A1 (ja) 高周波モジュール
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
JP5736716B2 (ja) 電子装置及びその製造方法、送受信装置
KR101222257B1 (ko) 다층 기판
JP6015508B2 (ja) 高周波モジュール
US20110133860A1 (en) Bandpass filter, high-frequency device and communications apparatus
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2007110202A (ja) 複合フィルタチップ
JP2005277579A (ja) 高周波モジュールおよびそれを用いた通信機器
US8552304B2 (en) High-frequency circuit package and high-frequency circuit device
JP5630697B2 (ja) 電子部品
JP2011211347A (ja) 圧電デバイスおよびこれを用いた集積化分波器、集積化フィルタ
JP3515854B2 (ja) 高周波電力増幅回路装置
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
WO2022260015A1 (ja) 高周波モジュール及び通信装置
WO2011104774A1 (ja) 半導体装置
JP2012222491A (ja) モジュール
CN115166641A (zh) 一种基于sip的小型化表贴收发组件
WO2021192429A1 (ja) 高周波モジュール及び通信装置
JP2005005664A (ja) セラミックパッケージ及びその製造方法
JP4692254B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP5267913B2 (ja) 高周波部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151228

R150 Certificate of patent or registration of utility model

Ref document number: 5870808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250