JP2007110202A - 複合フィルタチップ - Google Patents

複合フィルタチップ Download PDF

Info

Publication number
JP2007110202A
JP2007110202A JP2005296197A JP2005296197A JP2007110202A JP 2007110202 A JP2007110202 A JP 2007110202A JP 2005296197 A JP2005296197 A JP 2005296197A JP 2005296197 A JP2005296197 A JP 2005296197A JP 2007110202 A JP2007110202 A JP 2007110202A
Authority
JP
Japan
Prior art keywords
filter
chip
filter chip
circuit
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005296197A
Other languages
English (en)
Inventor
Kazuhiro Hachiman
和宏 八幡
Takashi Uno
高史 夘野
Naohiro Tsurumi
直大 鶴見
Hiroyuki Sakai
啓之 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005296197A priority Critical patent/JP2007110202A/ja
Priority to CNA2006101447465A priority patent/CN1949663A/zh
Priority to US11/544,635 priority patent/US20070080757A1/en
Publication of JP2007110202A publication Critical patent/JP2007110202A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0571—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

【課題】複数のフィルタチップを用いる機器においてフィルタチップが占有する面積を抑えることが可能なフィルタチップを実現できるようにする。
【解決手段】複合フィルタチップは、実装基板４１の上に実装された第１のフィルタチップ１１と第２のフィルタチップ２１とが積層された積層チップ３１からなる。第１のフィルタチップ１１は、シリコン基板の主面に形成されたフィルタ回路１２と、フィルタ回路１２と電気的に接続された複数のパッド１３とからなる。同様に、第２のフィルタチップ２１は、シリコン基板の主面に形成されたフィルタ回路２２と、フィルタ回路２２の両側に互いに間隔をおいて形成された複数のパッド２３とからなり、各パッド２３は、フィルタ回路１２と電気的に接続されている。第１のフィルタチップ１１と第２のフィルタチップ２１とは、シリコン基板の裏面を互いに対向させて、貼り合わされている。
【選択図】図１

Description

本発明は、フィルタチップを積層した複合フィルタチップに関し、特に共用器等に用いる複合フィルタチップに関する。
携帯電話等の無線通信機器においては、送信波の不要輻射、送信波の受信部への回り込みによる感度劣化、受信部へのイメージ妨害等を防ぐため、アンテナ端子と増幅器との間においてフィルタリングを行う必要がある。従来から、このようなフィルタリング用のフィルタとして、ＳＡＷ（表面弾性波）フィルタ及び誘電体フィルタを用いた段間フィルタ及び共用器等が使用されている。近年では、送受信の周波数間隔が狭いＰＣＳ(Personal Communication Services）のような、より急峻なフィルタ特性を必要とするシステムにおいては、特に薄膜音響共振子（ＦＢＡＲ）フィルタが用いられている。
ＳＡＷフィルタは、圧電体基板上にくし型電極を形成し、圧電基板表面を伝播する表面弾性波を利用したフィルタであり、表面弾性波を妨げないために、圧電基板の表面に空洞部を形成する必要がある。
また、ＦＢＡＲフィルタの多くは、圧電体薄膜の縦方向音響共振を利用した共振器を、ラダー型に組み合わせたフィルタであり、ＦＢＡＲフィルタに用いる共振器は、圧電体薄膜の両面を金属電極で挟みこんだＭＩＭ(Metal-Insulator-Metal)構造を有している。共振器の音響共振を妨げないようにするために、フィルタをパッケージする際に電極の上下に空洞部を設けたり、上面に設けられた電極の上に空洞部を設け、下面に設けられた電極の下にＳＭＲ（Solid-Mounted-Reflector)を設けたりして封止することが一般的である。さらに、電極及び圧電体膜の劣化を防止するために封止を気密封止とすることが必要である。
このように、空洞部を形成すると共に気密封止をしなければならないためＳＡＷフィルタ及びＦＢＡＲフィルタは、以下のようにして実装されている。
（第１の従来例）
図１４（ａ）及び（ｂ）は第１の従来例に係るＦＢＡＲフィルタを用いた共用器であり、（ａ）は平面構成を示し、（ｂ）は（ａ）のXIVｂ−XIVｂ線における断面構成を示している。図１４に示すように送信用フィルタチップ７０１及び受信用フィルタチップ７０２が、実装用基板７０３の上にそれぞれ半田ボール７０６を介在させてフリップチップ実装されている。送信用フィルタチップ７０１及び受信用フィルタチップ７０２は、ラミネートフィルム７０４により覆われ気密封止され、さらに封止樹脂７０５により樹脂封止されている。ラミネートフィルム７０４は、送信用フィルタチップ７０１及び受信用フィルタチップ７０２と実装用基板７０３との間に形成された空隙に封止樹脂７０５が侵入することを防止し、空洞部を確保するために設けられている（非特許文献１を参照。）。
（第２の従来例）
図１５（ａ）及び（ｂ）は第２の従来例に係る封止済みＦＢＡＲフィルタチップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のXVｂ−XVｂ線における断面構成を示している。
図１５に示すように封止済みＦＢＡＲフィルタチップは、主面上にフィルタ回路が形成されたＦＢＡＲフィルタチップ８０２とシリコンマイクロキャップ８０１とからなる。ＦＢＡＲフィルタチップ８０２とマイクロキャップ８０１は、金メッキの端子８０３及び封止用リング８０５により接続されており、ＦＢＡＲフィルタチップの主面側は気密封止されている。フィルタの端子については、マイクロキャップ８０３に開けられた貫通穴から取り出しを行う。貫通穴についても、金メッキにより、封止されている（非特許文献２を参照。）。
２つの封止済みＦＢＡＲフィルタチップを実装用基板上に並べて配置することにより、共用器を得ることができる。この場合には、ＦＢＡＲフィルタチップが既に気密封止されているため、共用器全体を気密封止する必要がない。
「次世代デジタルアーキテクチャテクノロジーシリーズ第１巻（Ｖｏｌ．１）ワンチップ携帯電話用ＬＳＩ実現に向けた技術の現状と今後の動向」、２００５年４月１５日、第４部 ｐ．７０−７２ 「アジレント・シンポジウム・ウィーク２００３(Agilent Symposium Week 2003) コンポーネント・テスト・シンポジウム、セミナーテキスト」、２００３年、ｐ．１−２２
しかしながら、無線通信機器においては、送信用及び受信用の２つのフィルタチップが必要であり、従来のフィルタチップを無線通信機器のフィルタとして用いる際には、実装用基板の上に送信用フィルタチップと受信用フィルタチップとを並べて配置する必要がある。近年の携帯電話等の小型化に伴い、フィルタの小型化が必要とされているが、フィルタチップを並列に配置しなければならないため、フィルタチップの占有面積が増大するという問題がある。
特に、携帯電話のマルチバンド化に伴いさらに多くのフィルタが必要とされ、フィルタチップの実装面積がさらに増大するという問題もある。
本発明は、前記従来の問題を解決し、複数のフィルタチップを用いる機器においてフィルタチップが占有する面積を抑えることが可能なフィルタチップを実現できるようにすることを目的とする。
前記の目的を達成するため、本発明はフィルタチップを、複合フィルタチップとし、複数のフィルタチップが積層された構成とする。
具体的の本発明に係る第１の複合フィルタチップは、主面上に第１のフィルタ回路が形成された第１のフィルタチップと、主面上に第２のフィルタ回路が形成された第２のフィルタチップとを積層した積層チップを備えていることを特徴とする。
本発明の複合フィルタチップによれば、２つのフィルタチップが積層された積層チップを備えているため、共用器等の複数のフィルタチップを用いる回路を１つの複合チップにより形成することができる。これにより、複数のフィルタチップを平面的に配置した場合と比べて、共用器等の面積を大幅に縮小することができ、機器に占めるフィルタチップの面積を小さく抑えることが可能となる。
第１の複合フィルタチップにおいて、積層チップは、第１のフィルタチップの主面と反対側の面と第２のフィルタチップの主面と反対側の面とが対向していることが好ましい。また、積層チップは、第１のフィルタチップの主面と反対側の面と第２のフィルタチップの主面とが対向していてもよく、第１のフィルタチップの主面と第２のフィルタチップの主面とが対向していてもよい。
第１の複合フィルタチップにおいて、第１のフィルタチップは、それぞれが第１のフィルタチップの主面上に形成され且つ第１のフィルタ回路と電気的に接続された複数の第１の端子を有し、第２のフィルタチップは、それぞれが第２のフィルタチップの主面上に形成され且つ第２のフィルタ回路と電気的に接続された複数の第２の端子を有し、各第２の端子は、それぞれ第２のフィルタチップを貫通するビアプラグにより第２のフィルタチップの主面と反対側の面に引き出されていることが好ましい。このような構成とすることにより、第２のフィルタチップと実装用基板との配線を第２のフィルタチップの裏面から行うことができるので、実装を容易に行うことができる。
また、第１のフィルタチップは、それぞれが第１のフィルタチップの主面上に形成され且つ第１のフィルタ回路と電気的に接続された複数の第１の端子を有し、第２のフィルタチップは、それぞれが第２のフィルタチップの主面上に形成され且つ第２のフィルタ回路と電気的に接続された複数の第２の端子を有し、各第１の端子は、それぞれ第１のフィルタチップを貫通するビアプラグにより第１のフィルタチップの主面と反対側の面に引き出され、各第２の端子は、それぞれ第２のフィルタチップを貫通するビアプラグにより第２のフィルタチップの主面と反対側の面に引き出されていてもよい。このような構成とすることにより、第１のフィルタチップ及び第２のフィルタチップ共に裏面から配線を行うことができる。
第１の複合フィルタチップにおいて、積層チップは、第１のフィルタチップと第２のフィルタチップとの間に設けられ、第１のフィルタチップと第２のフィルタチップとの間が気密に封止された空洞部を形成する側壁部材を有していることが好ましい。このような構成とすることにより、第１のフィルタチップと第２のフィルタチップとの間の空間を密閉することができるので、気密封止を簡略化する又は気密封止を不要とすることができる。これにより、気密封止に要する面積を削減することができると共に、実装工程を簡略化することができる。
第１の複合フィルタチップにおいて、第１のフィルタチップ及び第２のフィルタチップは平面方形状であり、第１のフィルタチップは、それぞれが第１のフィルタチップの主面上において、第１のフィルタチップの対向する２辺に沿って形成され且つ第１のフィルタ回路と電気的に接続された複数の第１の端子を有し、第２のフィルタチップは、それぞれが第２のフィルタチップの主面上において、第２のフィルタチップの対向する２辺に沿って形成され且つ第２のフィルタ回路と電気的に接続された複数の第２の端子を有し、第１のフィルタチップと第２のフィルタチップとは、第１の端子が形成された側の対向辺と第２の端子が形成された側の対向辺とが互いに交差する向きに配置されて積層されていることが好ましい。このような構成とすることにより第１のフィルタチップの入出力端子と第２のフィルタチップの入出力端子とが高周波的に結合することを抑えることができる。
第１の複合フィルタチップにおいて、第１のフィルタ回路及び第２のフィルタ回路は、それぞれアンテナ共用器のフィルタ回路であることが好ましい。
本発明の複合フィルタチップにおいて、第１のフィルタ回路及び第２のフィルタ回路は、互いに異なる周波数帯域のフィルタ回路であることが好ましい。このような構成とすることにより、第１のフィルタ回路の入出力端子と第２のフィルタ回路の入出力端子とのアイソレーションを高めることができる。
第１の複合フィルタチップにおいて、第１のフィルタ回路及び第２のフィルタ回路は、一方が送信用フィルタ回路であり、他方が受信用フィルタ回路であることが好ましい。
本発明の複合フィルタチップにおいて、第１のフィルタ回路及び第２のフィルタ回路は、いずれも送信用フィルタ回路であることが好ましい。また、第１のフィルタ回路及び第２のフィルタ回路は、いずれも受信用フィルタ回路であってもよい。
第１の複合フィルタチップにおいて、第１のフィルタチップ及び第２のフィルタチップのうちの少なくとも一方は、その主面と反対側の面に形成された４分の１波長位相回転回路を有していることが好ましい。このような構成とすることにより、占有面積を削減することができる。
第１の複合フィルタチップにおいて、第１のフィルタ回路及び第２のフィルタ回路のうちの少なくとも一方は、薄膜バルク音響共振子フィルタからなることが好ましく、第１のフィルタ回路及び第２のフィルタ回路のうちの少なくとも一方は、表面弾性波フィルタであってもよい。
第１の複合フィルタチップは、積層チップを実装する実装用基板をさらに備え、第１のフィルタチップは、実装用基板にワイヤレスボンディングにより実装され、第２のフィルタチップは、実装用基板にワイヤボンディングにより実装されていることが好ましい。
第１の複合フィルタチップは、積層チップを実装する実装用基板をさらに備え、積層チップは、樹脂によりモールドされて実装用基板に実装されていることが好ましい。このような構成とすることにより、気密封止パッケージを用いる場合と比べて、フィルタチップの占有面積を小さく抑えることができる。
本発明に係る第２の複合フィルタチップは、主面上にフィルタ回路が形成されたフィルタチップと、主面の上に半導体回路が形成された半導体チップとが積層された積層チップを備えていることを特徴とする。第２の複合フィルタチップによれば、フィルタチップと半導体チップとが積層された複合フィルタチップを備えているため、複合フィルタチップが占める面積を抑えることができる。また、フィルタチップの主面と半導体チップの裏面とを対向させて積層することによりフィルタ回路を気密封止することができるので、気密封止に要する面積を削減し、実装の際の気密封止工程を削減することができる。
本発明の複合フィルタチップによれば、複数のフィルタチップを用いる機器においてフィルタチップが占有する面積を抑えることが可能なフィルタチップを実現できる。
（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１（ａ）及び（ｂ）は第１の実施形態に係る複合フィルタチップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面構成を示している。
図１に示すように、本実施形態の複合フィルタチップは、実装用基板４１の上に実装された積層チップ３１からなる。積層チップ３１は、第１のフィルタチップ１１と第２のフィルタチップ２１とが積層されて形成されている。
第１のフィルタチップ１１は、シリコンからなる基板の主面（表面）に形成されたフィルタ回路１２と、フィルタ回路１２の両側に互いに間隔をおいて形成された複数のパッド１３とからなる。フィルタ回路１２は、例えば複数の薄膜バルク音響共振子（ＦＢＡＲ）がラダー型に組み合わされて形成されたフィルタである。各パッド１３は、フィルタ回路１２と電気的に接続されており、例えば、２個の入出力端子と４個の接地端子とからなる。
同様に、第２のフィルタチップ２１は、シリコンからなる基板の主面（表面）に形成されたフィルタ回路２２と、フィルタ回路２２の両側に互いに間隔をおいて形成された複数のパッド２３とからなり、各パッド２３は、フィルタ回路１２と電気的に接続されている。
第１のフィルタチップ１１と第２のフィルタチップ２１とは、基板の主面と反対側の面（裏面）を互いに対向させて、貼り合わされている。第１のフィルタチップ１１と第２のフィルタチップ２１との貼り合わせには、銀ペースト又は接着材等の既知の方法を用いることができる。
積層チップ３１は、第１のフィルタチップ１１を下にして実装用基板４１の上に実装されている。第１のフィルタチップ１１の各パッド１３は、半田ボール４３を介在させてフリップチップ実装され、第２のフィルタチップ２１の各パッド２３は、ワイヤ４２によりワイヤボンド実装されている。
なお、本実施形態の複合フィルタチップは、最終的には図２に示すように気密パッケージ４５により気密封止して外気の侵入によるフィルタ回路の劣化を防止する。
このように、本実施形態の複合フィルタチップは、２個のフィルタチップが立体的に配置されている。このため、共用器等の複数のフィルタチップを必要とする回路を形成する際に、実装用基板の上に２個のフィルタチップを平面的に配置した場合と比べてフィルタチップの占有面積を大幅に低減することができる。
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図３（ａ）及び（ｂ）は第２の実施形態に係る複合フィルタチップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のIIIｂ−IIIｂ線における断面構成を示している。図３において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
本実施形態の複合フィルタチップは、第１のフィルタチップ１１と第２のフィルタチップ２１とが、互いに主面を対向させて積層されている。また、第１のフィルタチップ１１と第２のフィルタチップ２１とは、側壁部材３２を介在させて貼り合わされている。側壁部材３２は、第１のフィルタチップ１１及び第２のフィルタチップ２１の外縁部を囲むように形成されており、第１のフィルタチップ１１と第２のフィルタチップ２１との間には空洞部３３が形成されている。空洞部３３は密閉されているため、フィルタ回路１２及びフィルタ回路２２は気密封止される。従って、積層チップ３１の外側に気密封止用のスペースを設ける必要がない。
また、第１のフィルタチップ１１及び第２のフィルタチップ２１には、基板を貫通するビアプラグ１４及びビアプラグ２４がそれぞれ形成されており、パッド１３及びパッド２３は、第１のフィルタチップ１１及び第２のフィルタチップ２１の裏面にそれぞれ引き出されている。このため、パッド１３及びパッド２３と実装用基板４１との間の配線を容易に行うことができる。例えば、第１のフィルタチップ１１は、半田バンプ等を介在させてワイヤレスボンディングにより実装し、第２のフィルタチップ２１は、ワイヤボンディングにより実装すればよい。
次に、第２の実施形態に係る積層チップ３１の製造方法について図面を参照して説明する。図４（ａ）及び（ｂ）は積層前の第１のフィルタチップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のIVｂ−IVｂ線における断面構成を示している。図５（ａ）及び（ｂ）は積層前の第２のフィルタチップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のＶｂ−Ｖｂ線における断面構成を示している。図６（ａ）及び（ｂ）は第１のフィルタチップと第２のフィルタチップとを積層した積層チップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のVIｂ−VIｂ線における断面構成を示している。
図４に示すように第１のフィルタチップ１１はシリコンからなる基板に形成されており、第１のフィルタチップ１１の主面側には、中央部にフィルタ回路１２が形成されている。フィルタ回路１２は、複数のＦＢＡＲがラダー型に組み合わせて形成されている。第１のフィルタチップ１１の主面におけるフィルタ回路１２が形成された領域の両側には、３個ずつ６個のパッド１３が形成されており、各パッド１３はフィルタ回路１２と電気的に接続され、入出力端子及び接地端子の機能が割り振られている。なお、パッドの数は一例であり、フィルタ回路の構成に応じて適宜変更してよい。
パッド１３はビアプラグ１４により第１のフィルタチップ１１の裏面に引き出されている。ビアプラグ１４は、第１のフィルタチップ１１を貫通するビアホールに埋め込まれた導電性材料からなる。ビアホールへの導電性材料の埋め込みは、金メッキ等の既知の方法により行えばよい。また、ビアホールの側壁には酸化シリコンからなる絶縁膜（図示せず）が設けられており、ビアプラグ１４は基板と絶縁されている。
第１のフィルタチップ１１の主面の外縁部には、フィルタ回路１２及びパッド１３が形成された領域を囲むように金からなる第１のリング状部材１６が形成されている。第１のリング状部材１６は、金メッキ等により形成すればよい。
同様にして、図５に示すように第２のフィルタチップ２１は、基板の主面側にフィルタ回路２２及び複数のパッド２３と、第２のリング状部材２６とが形成されており、各パッド２３は第２の基板を貫通するビアプラグ２４によって、第２のフィルタチップ２１の裏面に引き出されている。
図６に示すように第１のリング状部材１６と第２のリング状部材２６とを重ね合わせて、加圧状態で加熱することにより、第１のフィルタチップ１１と第２のフィルタチップ２１とを接着し、積層チップ３１を形成する。なお、接着は超音波照射等により行ってもよい。第１のフィルタチップ１１と第２のフィルチップ２１との間の空洞部３３は、第１のリング部材１６と第２のリング部材２６とが接着されて形成された側壁部材３２により密閉されている。
本実施形態の積層チップ３１は、フィルタ回路１２及びフィルタ回路２２が外気から遮断されているため、実装基板に実装した後に気密封止をする必要がない。このため、フィルタチップを積層したことにより占有面積を削減できるだけでなく、気密封止パッケージが不要となることにより占有面積を大幅に削減することができる。
なお、本実施形態の複合フィルタチップは、図７に示すように樹脂によりモールドして樹脂パッケージ４６による実装を行うことが可能である。この場合、実装用基板４１は、リードフレームとすればよい。
（第２の実施形態の一変形例）
以下に、本発明の第２の実施形態の一変形例について図面を参照して説明する。図８（ａ）及び（ｂ）は本変形例に係る複合フィルタチップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のVIIIｂ−VIIIｂ線における断面構成を示している。図８において図３と同一の構成要素には同一の符号を附すことにより説明を省略する。
本変形例の複合フィルタチップは、第１のフィルタチップ１１の向きと第２のフィルタチップ２１の向きとを、９０度ずらして積層している。
第１のフィルタチップ１１及び第２のフィルタチップにおいて、３個ずつ並んだパッドの中央を入出力端子とし、両端を接地端子とした場合等において、図３に示すように第１のフィルタチップ１１と第２のフィルタチップ２１とを重ね合わせると、入出力端子同士が接近してしまう。これにより、入出力端子の間に高周波的な結合が生じ高周波特性が劣化する恐れがある。しかし、本変形例のように第１のフィルタチップ１１のパッド１３が形成された辺と、第２のフィルタチップ２１のパッド２３が形成された辺とが交差する方向にして重ね合わせることにより、第１のフィルタチップ１１の入出力端子と第２のフィルタチップ２１の入出力端子との距離を保つことができる。これにより、入出力端子同士の間に高周波的な結合が生じて特性が劣化することを防ぐことができる。
（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。図９（ａ）及び（ｂ）は第３の実施形態に係る複合フィルタチップであり、（ａ）は平面構成を示し、（ｂ）は（ａ）のIXｂ−IXｂ線における断面構成を示している。図９において図３と同一の構成要素には同一の符号を附すことにより説明を省略する。
本実施形態の複合フィルタチップは、第１のフィルタチップ１１の裏面と第２のフィルタチップ２１の主面とを対向させて積層されている。第１のフィルタチップ１１と第２のフィルタチップ２１とは、側壁部材３２を介在させて積層されている。側壁部材３２は、第１のフィルタチップ１１及び第２のフィルタチップ２１の外縁部を囲むように形成されており、空洞部３３は気密に封止されている。これにより、フィルタ回路２２は気密封止される。
この場合フィルタ回路１２は密閉されていないが、積層チップ３１を実装用基板４１に実装する際に、第１のフィルタチップ１１の主面を実装用基板４１の主面と対向させてフリップチップ実装すれば、第１のフィルタチップ１１と実装用基板４１との間の空間のみを気密封止すればよく、容易に気密封止をすることが可能となる。また、気密封止による占有面積の増加も抑えることができる。さらに、第１のフィルタチップにはビアプラグを設ける必要がないため、第１のフィルタチップを形成する工程を簡略化することができる。
（第３の実施形態の一変形例）
以下に、本発明の第３の実施形態の一変形例について図面を参照して説明する。図１０は本変形例に係る複合フィルタチップの断面構成を示している。図１０において図９と同一の構成要素には同一の符号を附すことにより説明を省略する。
図１０に示すように本変形例の複合フィルタチップは、第１のフィルタチップ１１に代えて半導体チップ５１が積層されている。半導体チップ５１は気密封止する必要がないため、占有面積を減らし、工程も簡略化することができる。
なお、図では、半導体チップの方をフリップチップ実装しているが、フィルタチップの方をフリップチップ実装してもよい。
（第４の実施形態）
以下に、本発明の第４の実施形態について図面を参照して説明する。図１１及び１２は第４の実施形態に係る複合フィルタチップを用いた共用器の回路構成を示している。
図１１は２ＧＨｚ帯Ｗ−ＣＤＭＡ用のシングルバンド用の共用器を示しており、本発明の各実施形態及び各変形例に示した複合フィルタチップを用いて形成している。２個のフィルタチップが積層された複合フィルタチップの一方のフィルタチップを受信用フィルタチップ６１として用い、他方のフィルタチップを送信用フィルタチップ６２として用いている。受信用フィルタチップ６１及び送信用フィルタチップ６２の一方の入出力端子は、それぞれアンテナ端子６４と接続され、受信用フィルタチップ６１の他方の入出力端子は、受信回路（図示せず）と接続され、送信用フィルタチップ６２の他方の入出力端子は送信回路（図示せず）と接続されている。また、送信信号が受信回路に回り込むことを防ぐために、受信用フィルタチップ６１は４分の１波長の位相回転回路６３を介在させてアンテナ端子６４と接続されている。
これにより、占有面積が小さい共用器を得ることができる。また、第２の実施形態の複合フィルタチップ等を用いることにより、気密封止も不要とすることができる。また、第２の実施形態の一変形例の複合フィルタチップを用いることにより、入出力端子間のアイソレーションを向上することが可能である。
図１２はマルチバンド用の共用器の一例を示しており、本発明の各実施形態及び各変形例に示した複合フィルタチップを２個組み合わせて形成している。図１２に示すようにマルチバンド用共用器は９００ＭＨｚ帯の共用器７１及び１．７ＧＨｚ帯の共用器７２と、単極双投スイッチであるＩＣスイッチ７４から構成されている。
マルチバンド共用器は、アンテナ端子７５をアンテナと接続し、ＩＣスイッチ７４により各バンドを切り替えて、送信受信のやり取りをする。マルチバンド共用器を実装した携帯電話においては消費電流、バンド間の信号のアイソレーションの観点から、一般的に１つのバンドを使用している間、他のバンドの回路はオフ状態とする。
このため、複合フィルタチップの２つのフィルタチップをそれぞれ異なったバンドに割り振ることにより、２つのフィルタチップの一方が必ずオフ状態となるため、アイソレーションを大きく取ることが可能となる。
例えば、２個の複合フィルタチップのうちの一方を、９００ＭＨｚ帯の共用器７１の受信用フィルタチップ及び１．７ＧＨｚ帯の共用器７２の受信用フィルタチップとし、他方を、９００ＭＨｚ帯の共用器７１の送信用フィルタチップ及び１．７ＧＨｚ帯の共用器７２の送信用フィルタチップとする。
このようにすれば、９００ＭＨｚ帯及び１．７ＧＨｚ帯の送信用フィルタチップと受信用フィルタチップとがそれぞれ空間的に分離される。また、共用器７１及び共用器７２の少なくとも一方は必ずオフ状態であるため、アイソレーションを大きく取ることができる。なお、受信用フィルタチップ同士及び送信用フィルタチップ同士を組み合わせる例を示したが、バンドが異なる受信用フィルタチップと送信用フィルタチップとを組み合わせてもよい。
本実施形態のマルチバンド共用器は、９００ＭＨｚ帯及び１．７ＧＨｚ帯の２つのバンドの共用器を示しているが、例えば２．０ＧＨｚ帯を加えた３つのバンドの共用器としてもよく、４つ以上のバンドの共用器に適用することも可能である。また、周波数帯は必要に応じて任意に設定してよい。
さらに、図１３に示すように位相回転回路をフィルタチップの裏面に形成してもよい。このようにすれば、位相回転回路を実装基板側に形成する必要が無くなり、コストダウン及び小型化に寄与できる。
なお、各実施形態及び各変形例において、フィルタ回路にＦＢＡＲフィルタを用いる例を示したが、ＳＡＷフィルタを用いてもよい。また、２つのフィルタチップのうちの一方をＦＢＡＲフィルタとし、他方をＳＡＷフィルタとしてもよい。また、フィルタ回路はラダー型に限らず、ラティス型等であってもよい。
本発明の複合フィルタチップは、複数のフィルタチップを用いる機器においてフィルタチップが占有する面積を抑えることが可能なフィルタチップを実現でき、特に共用器等に用いる複合フィルタチップとして有用である。
（ａ）及び（ｂ）は本発明の第１の実施形態に係る複合フィルタチップを示し、（ａ）は平面図であり、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面図である。 本発明の第１の実施形態に係る複合フィルタチップの実装例を示す断面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態に係る複合フィルタチップを示し、（ａ）は平面図であり、（ｂ）は（ａ）のIIIｂ−IIIｂ線における断面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態に係る複合フィルタチップに用いる第１のフィルタチップを示し、（ａ）は平面図であり、（ｂ）は（ａ）のIVｂ−IVｂ線における断面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態に係る複合フィルタチップに用いる第２のフィルタチップを示し、（ａ）は平面図であり、（ｂ）は（ａ）のＶｂ−Ｖｂ線における断面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態に係る複合フィルタチップに用いる積層チップを示し、（ａ）は平面図であり、（ｂ）は（ａ）のVIｂ−VIｂ線における断面図である。 本発明の第２の実施形態に係る複合フィルタチップの実装例を示す断面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態の一変形例に係る複合フィルタチップを示し、（ａ）は平面図であり、（ｂ）は（ａ）のVIIIｂ−VIIIｂ線における断面図である。 （ａ）及び（ｂ）は本発明の第３の実施形態に係る複合フィルタチップを示し、（ａ）は平面図であり、（ｂ）は（ａ）のIXｂ−IXｂ線における断面図である。 本発明の第３の実施形態の一変形例に係る複合フィルタチップを示す断面図である。 本発明の第４の実施形態に係る複合フィルタチップを用いた共用器を示すブロック図である。 本発明の第４の実施形態に係る複合フィルタチップを用いたマルチバンド用共振器を示すブロック図である。 本発明の第４の実施形態に係る位相回転回路を備えた複合フィルタチップを示す平面図である。 第１の従来例に係るフィルタチップであり、（ａ）は平面図であり、（ｂ）は（ａ）のXIVｂ−XIVｂ線における断面図である。 第２の従来例に係るフィルタチップであり、（ａ）は平面図であり、（ｂ）は（ａ）のXVｂ−XVｂ線における断面図である。
符号の説明
１１ 第１のフィルタチップ
１２ フィルタ回路
１３ パッド
１４ ビアプラグ
１６ 第１のリング状部材
２１ 第２のフィルタチップ
２２ フィルタ回路
２３ パッド
２４ ビアプラグ
２６ 第２のリング状部材
３１ 積層チップ
３２ 側壁部材
３３ 空洞部
４１ 実装用基板
４２ ワイヤ
４３ 半田ボール
４５ 気密封止パッケージ
４６ 樹脂パッケージ
５１ 半導体チップ
６１ 受信用フィルタチップ
６２ 送信用フィルタチップ
６３ 位相回転回路
６４ アンテナ端子
７１ ９００ＭＨｚ帯域用共用器
７２ １．７ＧＨｚ帯域用共用器
７４ ＩＣスイッチ
７５ アンテナ端子

Claims (19)

  1. 主面上に第１のフィルタ回路が形成された第１のフィルタチップと、
    主面上に第２のフィルタ回路が形成された第２のフィルタチップとを積層した積層チップを備えていることを特徴とする複合フィルタチップ。
  2. 前記積層チップは、前記第１のフィルタチップの主面と反対側の面と前記第２のフィルタチップの主面と反対側の面とが対向していることを特徴とする請求項１に記載の複合フィルタチップ。
  3. 前記積層チップは、前記第１のフィルタチップの主面と反対側の面と前記第２のフィルタチップの主面とが対向していることを特徴とする請求項１に記載の複合フィルタチップ。
  4. 前記積層チップは、前記第１のフィルタチップの主面と前記第２のフィルタチップの主面とが対向していることを特徴とする請求項１に記載の複合フィルタチップ。
  5. 前記第１のフィルタチップは、それぞれが前記第１のフィルタチップの主面上に形成され且つ前記第１のフィルタ回路と電気的に接続された複数の第１の端子を有し、
    前記第２のフィルタチップは、それぞれが前記第２のフィルタチップの主面上に形成され且つ前記第２のフィルタ回路と電気的に接続された複数の第２の端子を有し、
    前記各第２の端子は、それぞれ前記第２のフィルタチップを貫通するビアプラグにより前記第２のフィルタチップの主面と反対側の面に引き出されていることを特徴とする請求項３に記載の複合フィルタチップ。
  6. 前記第１のフィルタチップは、それぞれが前記第１のフィルタチップの主面上に形成され且つ前記第１のフィルタ回路と電気的に接続された複数の第１の端子を有し、
    前記第２のフィルタチップは、それぞれが前記第２のフィルタチップの主面上に形成され且つ前記第２のフィルタ回路と電気的に接続された複数の第２の端子を有し、
    前記各第１の端子は、それぞれ前記第１のフィルタチップを貫通するビアプラグにより前記第１のフィルタチップの主面と反対側の面に引き出され、
    前記各第２の端子は、それぞれ前記第２のフィルタチップを貫通するビアプラグにより前記第２のフィルタチップの主面と反対側の面に引き出されていることを特徴とする請求項４に記載の複合フィルタチップ。
  7. 前記積層チップは、前記第１のフィルタチップと前記第２のフィルタチップとの間に設けられ、前記第１のフィルタチップと前記第２のフィルタチップとの間が気密に封止された空洞部を形成する側壁部材を有していることを特徴とする請求項５又は６に記載の複合フィルタチップ。
  8. 前記第１のフィルタチップ及び第２のフィルタチップは平面方形状であり、
    前記第１のフィルタチップは、それぞれが前記第１のフィルタチップの主面上において、前記第１のフィルタチップの対向する２辺に沿って形成され且つ前記第１のフィルタ回路と電気的に接続された複数の第１の端子を有し、
    前記第２のフィルタチップは、それぞれが前記第２のフィルタチップの主面上において、前記第２のフィルタチップの対向する２辺に沿って形成され且つ前記第２のフィルタ回路と電気的に接続された複数の第２の端子を有し、
    前記第１のフィルタチップと前記第２のフィルタチップとは、前記第１の端子が形成された側の対向辺と前記第２の端子が形成された側の対向辺とが互いに交差する方向に配置されていることを特徴とする請求項１から７のいずれか１項に記載の複合フィルタチップ。
  9. 前記第１のフィルタ回路及び第２のフィルタ回路は、それぞれアンテナ共用器のフィルタ回路であることを特徴とする請求項１から８のいずれか１項に記載の複合フィルタチップ。
  10. 前記第１のフィルタ回路及び第２のフィルタ回路は、互いに異なる周波数帯域のフィルタ回路であることを特徴とする請求項９に記載の複合フィルタチップ。
  11. 前記第１のフィルタ回路及び第２のフィルタ回路は、一方が送信用フィルタ回路であり、他方が受信用フィルタ回路であることを特徴とする請求項９又は１０に記載の複合フィルタチップ。
  12. 前記第１のフィルタ回路及び第２のフィルタ回路は、送信用フィルタ回路であることを特徴とする請求項１０に記載の複合フィルタチップ。
  13. 前記第１のフィルタ回路及び第２のフィルタ回路は、受信用フィルタ回路であることを特徴とする請求項１０に記載の複合フィルタチップ。
  14. 前記第１のフィルタチップ及び第２のフィルタチップのうちの少なくとも一方は、その主面と反対側の面に形成された４分の１波長位相回転回路を有していることを特徴とする請求項１から１３のいずれか１項に記載の複合フィルタチップ。
  15. 前記第１のフィルタ回路及び第２のフィルタ回路のうちの少なくとも一方は、薄膜バルク音響共振子フィルタからなることを特徴とする請求項１から１４のいずれか１項に記載の複合フィルタチップ。
  16. 前記第１のフィルタ回路及び第２のフィルタ回路のうちの少なくとも一方は、表面弾性波フィルタからなることを特徴とする請求項１から１５のいずれか１項に記載の複合フィルタチップ。
  17. 前記積層チップを実装する実装用基板をさらに備え、
    前記第１のフィルタチップは、前記実装用基板にワイヤレスボンディングにより実装され、
    前記第２のフィルタチップは、前記実装用基板にワイヤボンディングにより実装されていることを特徴とする請求項１から１７のいずれか１項に記載の複合フィルタチップ。
  18. 前記積層チップを実装する実装用基板をさらに備え、
    前記積層チップは、樹脂によりモールドされて前記実装用基板に実装されていることを特徴とする請求項７に記載の複合フィルタチップ。
  19. 主面上にフィルタ回路が形成されたフィルタチップと、主面上に半導体回路が形成された半導体チップとが積層された積層チップを備えていることを特徴とする複合フィルタチップ。
JP2005296197A 2005-10-11 2005-10-11 複合フィルタチップ Pending JP2007110202A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005296197A JP2007110202A (ja) 2005-10-11 2005-10-11 複合フィルタチップ
CNA2006101447465A CN1949663A (zh) 2005-10-11 2006-10-09 复合滤波器芯片
US11/544,635 US20070080757A1 (en) 2005-10-11 2006-10-10 Composite filter chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005296197A JP2007110202A (ja) 2005-10-11 2005-10-11 複合フィルタチップ

Publications (1)

Publication Number Publication Date
JP2007110202A true JP2007110202A (ja) 2007-04-26

Family

ID=37910579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005296197A Pending JP2007110202A (ja) 2005-10-11 2005-10-11 複合フィルタチップ

Country Status (3)

Country Link
US (1) US20070080757A1 (ja)
JP (1) JP2007110202A (ja)
CN (1) CN1949663A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009207116A (ja) * 2008-01-31 2009-09-10 Fujitsu Ltd 弾性波デバイス、デュープレクサ、通信モジュール、および通信装置
US8390396B2 (en) 2009-01-29 2013-03-05 Murata Manufacturing Co., Ltd. Duplexer module
WO2015098792A1 (ja) * 2013-12-25 2015-07-02 株式会社村田製作所 弾性波フィルタデバイス
WO2016060072A1 (ja) * 2014-10-17 2016-04-21 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
JP2017118273A (ja) * 2015-12-22 2017-06-29 株式会社村田製作所 電子部品
US10431550B2 (en) 2017-05-16 2019-10-01 Samsung EIectro-Mechanics Co., Ltd. Fan-out electronic component package

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8390174B2 (en) * 2007-12-27 2013-03-05 Boston Scientific Scimed, Inc. Connections for ultrasound transducers
US8018304B2 (en) * 2009-04-15 2011-09-13 Nortel Networks Limited Device and method for cascading filters of different materials
GB2476692A (en) * 2009-12-31 2011-07-06 Samsung Electro Mech A compact duplexer comprising a pair of stacked flip-chip bonded acoustic wave filters
US8610517B2 (en) * 2010-11-02 2013-12-17 Raytheon Company Surface acoustic wave resonator mounting with low acceleration sensitivity
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US8749056B2 (en) * 2011-05-26 2014-06-10 Infineon Technologies Ag Module and method of manufacturing a module
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
RU2540784C2 (ru) * 2013-04-02 2015-02-10 Открытое акционерное общество "Омский научно-исследовательский институт приборостроения" (ОАО "ОНИИП") Способ изготовления устройств на поверхностных акустических волнах
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
DE102014108518A1 (de) * 2014-06-17 2015-12-17 Thermik Gerätebau GmbH Temperaturabhängiger Schalter mit Distanzring
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR102414843B1 (ko) * 2017-05-22 2022-06-30 삼성전기주식회사 음향파 디바이스 및 그 제조방법
US11302611B2 (en) * 2018-11-28 2022-04-12 Texas Instruments Incorporated Semiconductor package with top circuit and an IC with a gap over the IC
WO2020261769A1 (ja) 2019-06-25 2020-12-30 株式会社村田製作所 高周波モジュール及び通信装置
DE102019119677A1 (de) * 2019-07-19 2021-01-21 RF360 Europe GmbH HF-Empfangsfilter, HF-Duplexer und HF-Multiplexer
JP2021082898A (ja) * 2019-11-15 2021-05-27 株式会社村田製作所 高周波モジュール及び通信装置
JP2021082914A (ja) 2019-11-18 2021-05-27 株式会社村田製作所 高周波モジュール及び通信装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795586B2 (en) * 2002-09-17 2010-09-14 Robert Bosch Gmbh Device for detecting and device for measuring the concentration of a substance
KR100486627B1 (ko) * 2003-02-21 2005-05-03 엘지전자 주식회사 반도체 패키지

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009207116A (ja) * 2008-01-31 2009-09-10 Fujitsu Ltd 弾性波デバイス、デュープレクサ、通信モジュール、および通信装置
US8390396B2 (en) 2009-01-29 2013-03-05 Murata Manufacturing Co., Ltd. Duplexer module
JP5451645B2 (ja) * 2009-01-29 2014-03-26 株式会社村田製作所 デュプレクサモジュール
WO2015098792A1 (ja) * 2013-12-25 2015-07-02 株式会社村田製作所 弾性波フィルタデバイス
JPWO2015098792A1 (ja) * 2013-12-25 2017-03-23 株式会社村田製作所 弾性波フィルタデバイス
US10200010B2 (en) 2013-12-25 2019-02-05 Murata Manufacturing Co., Ltd. Elastic wave filter device
WO2016060072A1 (ja) * 2014-10-17 2016-04-21 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
JPWO2016060072A1 (ja) * 2014-10-17 2017-05-18 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
US10594297B2 (en) 2014-10-17 2020-03-17 Murata Manufacturing Co., Ltd. Piezoelectric device and manufacturing method therefor
JP2017118273A (ja) * 2015-12-22 2017-06-29 株式会社村田製作所 電子部品
US10431550B2 (en) 2017-05-16 2019-10-01 Samsung EIectro-Mechanics Co., Ltd. Fan-out electronic component package

Also Published As

Publication number Publication date
CN1949663A (zh) 2007-04-18
US20070080757A1 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
JP2007110202A (ja) 複合フィルタチップ
JP6508920B2 (ja) 弾性波デバイスおよび送受信デバイス
JP4707684B2 (ja) マルチバンド用フィルタモジュール及び製造方法
US7239217B2 (en) Antenna duplexer
US7276992B2 (en) Antenna duplexer and electronic device
WO2021002296A1 (ja) 高周波モジュール及び通信装置
WO2021044691A1 (ja) 高周波モジュール及び通信装置
CN213585766U (zh) 高频模块和通信装置
US9070963B2 (en) Duplexer
WO2021215107A1 (ja) 高周波モジュール及び通信装置
US20230121885A1 (en) High frequency module and communication apparatus
US11881879B2 (en) Radio-frequency module and communication device
WO2022034821A1 (ja) 高周波モジュール及び通信装置
CN115485980A (zh) 高频模块以及通信装置
WO2023026812A1 (ja) 高周波モジュール、通信装置及び高周波モジュールの製造方法
WO2022260015A1 (ja) 高周波モジュール及び通信装置
JP2007134795A (ja) 送受信チップパッケージとその実装方法及び製造方法、並びに、送受信チップパッケージを用いた送受信モジュール及び送受信デュプレクサパッケージ
US11621739B2 (en) Radio-frequency module and communications device
JP2006186747A (ja) 弾性波デバイスおよび携帯電話
WO2021192429A1 (ja) 高周波モジュール及び通信装置
CN114614852A (zh) 高频模块以及通信装置
JP2022113172A (ja) 弾性波デバイス
CN115514383B (zh) 高频模块以及通信装置
WO2023047957A1 (ja) 高周波モジュール、及び、通信装置
US20240106413A1 (en) High frequency module and communication device