CN111937138A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111937138A
CN111937138A CN201880092131.3A CN201880092131A CN111937138A CN 111937138 A CN111937138 A CN 111937138A CN 201880092131 A CN201880092131 A CN 201880092131A CN 111937138 A CN111937138 A CN 111937138A
Authority
CN
China
Prior art keywords
semiconductor device
die pad
printed
circuit board
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880092131.3A
Other languages
English (en)
Inventor
宫胁胜巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111937138A publication Critical patent/CN111937138A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半导体装置(50)具有：引线框(1)，其具有引线(23)以及芯片焊盘(24)；印刷基板(3)，其具有分别连接引线(23)以及芯片焊盘(24)的电极(25、26)、配线图案(11)、使芯片焊盘(1)的表面的一部分露出的开口(22)；半导体元件(5)，其安装于与从开口(22)露出的芯片焊盘(24)的表面接合的金属块(15)的表面，对通过金属导线(6)而与配线图案(11)连接的高频信号进行处理；电子部件(4)，其与配线图案(11)连接，并且安装于印刷基板(3)的表面；以及封装树脂(2)，其以引线(23)以及芯片焊盘(24)的背面露出的方式，将印刷基板(3)、半导体元件(5)、电子部件(4)、金属导线(6)封装。

Description

半导体装置
技术领域
本申请涉及半导体装置的封装件构造。
背景技术
就以移动电话基站为代表的无线通信系统而言，预测今后作为下一代通信方式，第5代移动通信系统(5G)正在兴起。本通信系统是与以往相比能够实现大量且大容量的连接的通信方式，特别地，考虑到以高密度地域为中心，在众多区域设置天线的情况。另外，就移动电话基站所使用的半导体装置而言，需要搭载输出大于或等于1W(瓦特)的电力的半导体元件，为了实现对在移动通信系统中使用的大于或等于1GHz的高频信号进行信号处理的半导体元件所要求的高频特性，需要维持足够的散热性。为了实现这些要求，需要小型、耗电低，并且相对于在第4代移动通信系统中使用的半导体装置没有急剧的成本增大、即低成本的半导体装置。
当前，在移动通信系统等的无线通信中使用的半导体装置考虑到顾客的使用容易性，采用如下模块构造：在印刷基板之上形成高频电路，将半导体元件的芯片(半导体芯片)和电子部件(电容器、电感、电阻等)同时安装于这些电路之上，在印刷基板上匹配高频信号。
通常，模块构造的半导体装置所使用的印刷基板采用将玻璃环氧树脂(Glassepoxy resin)等作为基材的有机基板。但是，由于这些基材的导热率原本就非常差，因此在使用GaN(Gallium Nitride)器件、GaAs(Gallium Arsenide)器件这样的半导体芯片而进行高功率的放大的情况下，在无法对在放大时从芯片产生的发热进行高效地散热的情况下，高频特性劣化，因此难以实现高功率化。另外，例如如专利文献1这样，有时印刷基板使用玻璃陶瓷、氧化铝陶瓷等陶瓷材料。
专利文献1：日本特开2013-207070号公报(图1)
发明内容
专利文献1的层叠模块具有：金属基座，其搭载有多个第一半导体芯片；第一多层基板，其层叠有在金属基座的表面配置的多个氧化铝基板；第二多层基板，其搭载有多个第二半导体芯片；以及金属型腔以及金属制的盖，它们将第一多层基板的表面、第二多层基板、多个第一半导体芯片、多个第二半导体芯片封装。但是，就专利文献1的层叠模块而言，由于多个第一半导体芯片搭载于金属基座，因此要维持来自多个第一半导体芯片的散热性，虽然陶瓷材料的多层基板使高频特性良好，但使用了陶瓷材料的多层基板为大型、复杂的构造，并且由于材料昂贵，难以实现低成本化。
作为低成本的半导体装置的封装件，存在树脂封装的封装件，即使是输出大于或等于1W的电力的半导体元件也要求树脂封装的半导体装置。专利文献1的层叠模块能够搭载输出大于或等于1W的电力的半导体元件，但不是低成本的半导体装置。
本说明书所公开的技术得到即使搭载输出大于或等于1W的电力的半导体元件也能够维持高散热性，并且能够树脂封装的半导体装置。
本说明书所公开的一个例子的半导体装置具有：引线框，其具有引线以及芯片焊盘；印刷基板，其具有电极、配线图案、开口，其中，该电极分别连接引线以及芯片焊盘，该开口使芯片焊盘的表面的一部分露出；半导体元件，其安装于从开口露出的芯片焊盘的表面、或者安装于与从开口露出的芯片焊盘的表面接合的金属块中的芯片焊盘的相反侧的表面，对通过金属导线而与配线图案连接的高频信号进行处理；电子部件，其与配线图案连接，并且安装于印刷基板的与引线框相反侧的表面；以及封装树脂，其以引线以及芯片焊盘中的与印刷基板相对的面的相反侧的背面露出的方式，将印刷基板、半导体元件、电子部件、金属导线封装。
发明的效果
本说明书所公开的一个例子的半导体装置在从形成于印刷基板的开口露出的芯片焊盘的表面或者金属块的表面安装有半导体元件，具有将印刷基板、半导体元件封装的封装树脂，因此即使搭载输出大于或等于1W的电力的半导体元件并进行树脂封装，也能够维持高散热性。
附图说明
图1是表示实施方式1涉及的半导体装置的图。
图2是表示图1的印刷基板的背面的图。
图3是图1中的A-A的剖面的示意图。
图4是从图3省略了环氧树脂后的示意图。
图5是表示实施方式2涉及的半导体装置的图。
图6是表示实施方式2涉及的其它半导体装置的图。
图7是表示实施方式3涉及的半导体装置的图。
图8是实施方式4涉及的半导体装置的剖面的示意图。
图9是从图8省略了环氧树脂后的示意图。
图10是实施方式5涉及的半导体装置的剖面的示意图。
图11是从图10省略了环氧树脂后的示意图。
图12是实施方式6涉及的半导体装置的剖面的示意图。
图13从图12省略了环氧树脂后的示意图。
具体实施方式
实施方式1.
图1是表示实施方式1涉及的半导体装置的图，图2是表示图1的印刷基板的背面的图。图3是图1中的A-A的剖面的示意图，图4是从图3省略了环氧树脂后的示意图。实施方式1的半导体装置50具有引线框1、印刷基板3、半导体芯片5、电子部件4以及作为封装树脂的环氧树脂2。印刷基板3是通常所使用的通用印刷基板。印刷基板3具有：树脂基材27，其使用了将FR-4(Flame Retardant Type 4)、FR-5(Flame Retardant Type 5)等树脂作为基材的材料；高频电路(未图示)，其通过配线图案11形成于该树脂基材27的表面或者背面；以及开口22，其是在印刷基板3的一部分将一个部位或者多个部位贯通的孔。引线框1具有：芯片焊盘24，其搭载半导体芯片5；以及多个端子即引线23。印刷基板3的开口22以使芯片焊盘24的表面的一部分露出的方式而形成。半导体芯片5例如是对频率大于或等于1GHz的高频信号进行处理，输出大于或等于1W的电力的GaN器件、GaAs器件这样的半导体元件的芯片。
此外，在图1中示出了以下例子：在印刷基板3的表面(与引线框1相反侧的面)形成有由未图示的配线构成的电感，配置电容器或者电阻即电子部件4，即在表面形成有高频电路，在印刷基板3的背面(与引线框1相对的面)不形成高频电路。另外，在图1中，为了知晓内部构造，并且附图不会变得复杂，将环氧树脂2由虚线示出。印刷基板3的背面如图2所示，设置有电极26和电极25，其中，该电极26对引线框1的芯片焊盘24进行接合，该电极25对引线框1的多个引线23进行接合。另外，在图1、图2中，省略了在印刷基板3形成的配线图案11(也包含形成高频电路的配线)。在图3、图4中，省略了在印刷基板3形成的配线图案11与金属导线6连接的部分以外的部分。图1所示的半导体装置50是由FQN(Quad Flat Non LeadPackage)型的封装件封装的例子。在印刷基板3的背面的各边形成有4个电极25，在各电极25连接有引线23。各电极25通过通路10而与印刷基板3的表面的配线图案11(未图示)连接。
印刷基板3不仅限于在表面或者背面形成有高频电路的印刷基板。印刷基板3也可以是使用组合工艺，反复进行形成有高频电路的多个印刷基板的层叠、开孔加工、通路填充、高频电路形成加工而制作成的多层构造的印刷基板(多层基板)。这些印刷基板3为了将表面与背面电连接，或者将多层基板的表面、背面、内层电连接而形成有通路孔(通路10)。即使是多层构造的印刷基板3，也如图2所示，至少在印刷基板3的背面的外周部形成有与引线框1的引线23连接的电极25，印刷基板3的各高频电路与引线23经由通路10、电极25而电连接。
对半导体装置50的组装方法进行说明。在印刷基板3的表面侧，通过焊料印刷方法等而将焊料材料7形成于所需的部位。使用贴片机将电子部件4置于焊料材料7之上，通过回流焊等进行熔融，由此将电子部件4固定于印刷基板3(电子部件安装工序)。此外，有时根据需要，为了去除焊料材料7所包含的助焊剂成分，通过清洗液进行清洗。
使用焊料材料或者导电性膏材即结合材料9而将安装有电子部件4的印刷基板3接合至引线框1(QFN用引线框)(引线框接合工序)。在印刷基板3形成的高频电路的一端经由通路10而与印刷基板3的背面侧的电极25连接，通过将该电极25与引线框1的电极端子即引线23连接，从而使得高频电路的信号可以向外部取出。
在使印刷基板3与引线框1接合而安装之后，在从开口22露出的芯片焊盘24的表面(与印刷基板3相对的面)，通过焊料材料、Ag膏树脂等所谓的芯片键合结合材料8而对半导体芯片5进行芯片键合安装(半导体芯片安装工序)。然后，使用金线等金属导线6而将在印刷基板3形成的高频电路与半导体芯片5连接(导线连接工序)。在如图1所示搭载有多个半导体芯片5的情况下，半导体芯片5之间也根据需要由金属导线6进行连接。通过导线连接工序，半导体芯片5与高频电路连接，电信号在半导体芯片5与高频电路之间流动。执行了电子部件安装工序、引线框接合工序、半导体芯片安装工序、导线连接工序的半导体装置50的基本构造体如图4所示。
将接合有印刷基板3的引线框1、即半导体装置50的基本构造体插入至传递模塑模具，通过熔融的环氧树脂2而将引线框1、印刷基板3、电子部件4、半导体芯片5封装(树脂封装工序)。在树脂封装工序之后，使用切割机等将引线框1的引线23、芯片焊盘24分离而制造半导体装置50(分离工序)。此外，在执行树脂封装工序的1个引线框形成为能够封装多个半导体装置50的情况下，使用切割机等进行单片化，将半导体装置分离成单片。
在实施方式1的半导体装置50中使用的印刷基板3是在双面基板或者多层基板中，在局部区域形成有贯通的开口22的通常的通用印刷基板，其中，该双面基板在表面或者背面形成有高频电路，该多层基板层叠了形成有高频电路的印刷基板。实施方式1的半导体装置50是将通常的通用印刷基板即印刷基板3与半导体装置中通常的塑料封装件所使用的通用引线框1(例如QFN用引线框)组合而成的构造。实施方式1的半导体装置50能够将用于对高频信号进行匹配的高频电路形成于印刷基板，即对印刷基板3进行高频匹配。另外，实施方式1的半导体装置50通过在印刷基板3形成的开口22而将半导体芯片5直接芯片键合安装至引线框1的芯片焊盘24的表面。即，实施方式1的半导体装置50在从开口22露出的引线框1的芯片焊盘24的表面对半导体芯片5进行直接芯片键合安装。实施方式1的半导体装置50将半导体芯片5直接芯片键合安装至引线框1的芯片焊盘24的表面，因此来自半导体芯片5的发热被散热至引线框1。因此，实施方式1的半导体装置50将来自半导体芯片5的发热散热至引线框1，因此不经由导热率差的印刷基板3的树脂基材27，能够有效地散热。另外，就实施方式1的半导体装置50而言，印刷基板3的表面或者多层基板的各层经由通路10被连接的印刷基板3的背面的电极25与引线框1的引线23连接，因此能够容易地向外部取出被高频匹配后的电信号。即，实施方式1的半导体装置50能够通过印刷工艺的焊料材料、焊料材料的回流焊而容易地安装于要搭载的移动通信系统等的装置基板。
实施方式1的半导体装置50能够通过将通用印刷基板与通用引线框进行组合而实现以下功能：使由在移动通信系统等中使用的半导体芯片5进行信号处理的大于或等于1GHz的高频信号进行匹配的功能；以及使通过由该半导体芯片5输出的大于或等于1W的电力所产生的发热进行散热的功能。与大型、复杂的构造的专利文献1的层叠模块不同，实施方式1的半导体装置50是小型、简单的构造，能够低成本地进行制造。实施方式1的半导体装置50使用通用印刷基板和通用引线框，因此不会特别地受到印刷基板厂家以及引线框厂家的制约，使用哪个厂家的部件都能够制造，能够容易实现低成本化。另外，即使在新开发其它半导体装置的情况下，实施方式1的半导体装置50在半导体装置的端子设计不变的情况下，仅通过内部的印刷基板3的重新设计就能够应对，因此还能够预测到开发费用的削减以及开发工期的缩短等。
如上所述，实施方式1的半导体装置50具有：引线框1，其具有引线23以及芯片焊盘24；印刷基板3，其具有电极25、26、配线图案11、开口22，其中，该电极25、26分别连接引线23以及芯片焊盘24，该开口22使芯片焊盘1的表面的一部分露出；半导体元件(半导体芯片5)，其安装于从开口22露出的芯片焊盘24的表面，对通过金属导线6而与配线图案11连接的高频信号进行处理；电子部件4，其与配线图案11连接，并且安装于印刷基板3的与引线框1相反侧的表面；以及封装树脂(环氧树脂2)，其以引线23以及芯片焊盘24中的与印刷基板3相对的面的相反侧的背面露出的方式，将印刷基板3、半导体元件(半导体芯片5)、电子部件4、金属导线6封装。实施方式1的半导体装置50通过这样的结构，即使搭载输出大于或等于1W的电力的半导体元件(半导体芯片5)并进行树脂封装，也能够维持高散热性。
实施方式2.
图5是表示实施方式2涉及的半导体装置的图。实施方式2的半导体装置50与实施方式1的半导体装置50的不同点在于，在印刷基板3的树脂基材27的外周部处，在不形成高频电路的区域形成有大于或等于1个贯通孔12。另外，如图6所示，也可以是具有在印刷基板3的树脂基材27的外周形成有大于或等于1个凹形状的切槽即凹部13的印刷基板3的半导体装置。图6是表示实施方式2涉及的其它半导体装置的图。在图5、图6中，对与实施方式1的半导体装置50相同的结构要素标注相同的标号，省略重复说明。此外，在图5、图6中，省略在印刷基板3形成的配线图案11(也包含形成高频电路的配线)。
如在实施方式1中说明的那样，树脂封装后的半导体装置在将印刷基板3接合至引线框1之后，使用熔融的环氧树脂2，通过传递模塑成型进行封装。此时，在由熔融的环氧树脂2进行封装的对象的构造体中存在封闭空间(角部等树脂难以流动的空间)的情况下，有时由于制造条件而空气滞留于该空间，由此不能填充环氧树脂2而产生内部空隙。特别地，在将印刷基板3安装于引线框1的构造物的情况下，印刷基板3的背面和引线框1的引线23容易成为具有封闭空间的构造，该部分容易在树脂封装工序中产生内部空隙。因此，图5所示的实施方式2的印刷基板3为了防止形成印刷基板3的外周部、即印刷基板3的背面与引线框1的引线23之间的封闭空间，在引线23的周边的一部分、即印刷基板3的背面的电极25的周边的一部分设置有贯通的贯通孔12。实施方式2的半导体装置50在印刷基板3设置有大于或等于1个贯通孔12，因此在树脂封装工序时，空气通过贯通孔12而高效地逸出，因此难以发生空气滞留，能够将熔融的环氧树脂2向模具完全地填充。
另外，如图6所示，在凹部13形成于印刷基板3的外周的情况下，与图5的设置有贯通孔12的情况同样地，难以发生空气滞留，能够将熔融的环氧树脂2向模具完全地填充。此外，在图5中，示出了至少1个贯通孔12相对于1个引线23接近地配置的例子。在图6中，示出了至少1个凹部13相对于1个引线23接近地配置的例子。在引线23为2个的情况下，只要在印刷基板3仅设置1个贯通孔12或者凹部13即可。
实施方式2的半导体装置50在印刷基板3的外周设置有贯通孔12或者凹部13，因此在传递模塑成型时、即树脂封装工序时，难以发生空气滞留，能够将熔融的环氧树脂2向模具完全地填充，因此能够抑制硬化后的环氧树脂2内的内部空隙产生，成品率提高，能够提高品质。另外，实施方式2的半导体装置50由于封装成品率提高，因此能够实现低成本化。
实施方式3.
图7是表示实施方式3涉及的半导体装置的图。实施方式3的半导体装置50在印刷基板3的基材是陶瓷基材28这一点上与实施方式1的半导体装置50不同。陶瓷基材28例如是氧化铝材料、玻璃陶瓷材料、氮化铝材料等无机材料。其它基本结构与实施方式1的半导体装置50相同。此外，实施方式3的半导体装置50也可以在印刷基板3设置在实施方式2中说明了的贯通孔12或者凹部13。此外，在图7中，省略在印刷基板3形成的配线图案11(也包含形成高频电路的配线)。
使用了树脂基材27即有机类材料的树脂基板的印刷基板3加工容易且低成本。但是，如果从高频信号传输性的观点考虑，则存在以下问题，即，树脂基材27的介电常数以及介电损耗正切的特性差，因此高频信号的频率越高，高频信号的特性就越劣化。特别地，对于介电损耗正切，存在以下问题，即，如果使用有机材料，则特性差，因此高频信号的特性劣化。与此相对，使用了陶瓷基材28即陶瓷材料的印刷基板3与有机材料的印刷基板相比，介电损耗正切的值小，能够抑制高频信号的特性劣化。特别地，在传输线路长的情况下，介电损耗正切的值显著地影响高频信号，因此为了使这些高频信号的特性劣化为最小限度，印刷基板使用陶瓷材料。
实施方式3的半导体装置50具有陶瓷基材28的印刷基板3，因此能够将高频信号的特性劣化抑制为最小限度。
实施方式4.
图8是实施方式4涉及的半导体装置的剖面的示意图，图9是从图8省略了环氧树脂后的示意图。实施方式4的半导体装置50在将散热性良好的金属块15夹在引线框1的芯片焊盘24与半导体芯片5之间这一点上与实施方式1的半导体装置50不同。实施方式4的半导体装置50在从印刷基板3的开口22露出的引线框1的芯片焊盘24的表面，使用焊料材料、Ag膏材(导电性膏材)等结合材料29而固定有例如Cu/Mo合金等散热性良好的金属块15。实施方式4的半导体装置50在金属块15的表面通过芯片键合结合材料8对半导体芯片5进行芯片键合安装，半导体芯片5与在印刷基板3的表面形成的配线图案(未图示)通过金属导线6连接。其它基本结构与实施方式1的半导体装置50相同。此外，实施方式4的半导体装置50也可以在印刷基板3设置实施方式2中说明了的贯通孔12或者凹部13。实施方式4的半导体装置50也可以将印刷基板3的基材变更为陶瓷基材28。此外，在图8、图9中，省略在印刷基板3形成的配线图案11与金属导线6连接的部分以外的部分。
有时半导体装置使用厚的印刷基板3。特别地，在使用层叠的多层基板的印刷基板3的情况下，印刷基板3变厚。半导体芯片5在从印刷基板3的开口22露出的引线框1的芯片焊盘24的表面进行芯片键合安装，因此在厚的印刷基板3的情况下，半导体芯片5的表面(与引线框1相反侧的面)与印刷基板3的表面之间的高低差(高度差)变大，如果将它们通过金属导线6等而连接，则存在金属导线6的长度变长，电气特性、特别是高频信号的特性劣化的问题。因此，实施方式4的半导体装置50通过在从印刷基板3的开口22露出的引线框1的芯片焊盘24的表面配置散热性良好的金属块15并将其固定，从而能够使安装半导体芯片5的面比引线框1的芯片焊盘24高。实施方式4的半导体装置50能够使印刷基板3的表面、即连接金属导线6的面与半导体芯片5之间的高低差变小，能够使连接时的金属导线6的导线的长度变短。
就实施方式4的半导体装置50而言，半导体芯片5与印刷基板3的表面的高低差变小，在将它们通过金属导线6的导线进行连接的情况下，能够缩短金属导线6的导线的长度，能够将高频信号的特性劣化抑制为最小限度。例如，优选金属块15的安装有半导体元件(半导体芯片5)的表面和印刷基板3中的与半导体元件(半导体芯片5)连接的金属导线6所连接的金属导线连接面之间的高度差(高低差)小于或等于印刷基板3的高度的1/2。
如上所述，实施方式4的半导体装置50具有：引线框1，其具有引线23以及芯片焊盘24；印刷基板3，其具有电极25、26、配线图案11、开口22，其中，该电极25、26分别连接引线23以及芯片焊盘24，该开口22使芯片焊盘1的表面的一部分露出；半导体元件(半导体芯片5)，其安装于与从开口22露出的芯片焊盘24的表面接合的金属块15中的与芯片焊盘24相反侧的表面，对通过金属导线6而与配线图案11连接的高频信号进行处理；电子部件4，其与配线图案11连接，并且安装于印刷基板3的与引线框1相反侧的表面；以及封装树脂(环氧树脂2)，其以引线23以及芯片焊盘24中的与印刷基板3相对的面的相反侧的背面露出的方式，将印刷基板3、半导体元件(半导体芯片5)、电子部件4、金属导线6封装。实施方式4的半导体装置50通过这样的结构，即使搭载输出大于或等于1W的电力的半导体元件(半导体芯片5)并进行树脂封装，也能够维持高散热性。
实施方式5.
图10是实施方式5涉及的半导体装置的剖面的示意图，图11是从图10省略了环氧树脂后的示意图。实施方式5的半导体装置50与实施方式1的半导体装置50的不同点在于，印刷基板3是具有开口面积不同的多个基板(基本基板)的多层基板，从形成为阶梯状的开口22露出的内层的配线图案与半导体芯片5通过金属导线6连接。在图10、图11中，示出了印刷基板3是层叠了第一基板31a和第二基板31b的多层基板的例子，其中，第一基板31a是设置有第一开口32a的基本基板，第二基板31b是设置有与第一开口32a相比开口面积大的第二开口32b的基本基板。半导体芯片5通过金属导线6而与从形成为阶梯状的开口22露出的第一基板31a的配线图案连接。其它基本结构与实施方式1的半导体装置50相同。此外，实施方式5的半导体装置50也可以在印刷基板3设置实施方式2中说明了的贯通孔12或者凹部13。实施方式5的半导体装置50也可以将印刷基板3的基材变更为陶瓷基材28。在图10、图11中，第一基板31a是与安装有半导体元件(半导体芯片5)的安装面接近侧的基本基板即最下层基本基板，第二基板31b是距离半导体元件(半导体芯片5)最远的基本基板即最上层基本基板。在图10、图11中，省略在印刷基板3形成的配线图案11与金属导线6连接的部分以外的部分。
有时半导体装置使用多层基板的印刷基板3。在使用层叠的多层基板的情况下，与实施方式4的厚的印刷基板3同样地，印刷基板3的表面与半导体芯片5的高低差变大，如果将它们通过金属导线6等连接，则存在金属导线6等的长度变长，电信号、特别是高频信号的特性劣化的问题。因此，实施方式5的半导体装置50将在多层基板设置的开口22设为阶梯状，因此能够使从形成为阶梯状的开口22露出的下层的第一基板31a与半导体芯片5的表面的高低差变小，在通过金属导线6而将第一基板31a的配线图案与半导体芯片5连接的情况下，能够使金属导线6的导线的长度变短。设置有形成为阶梯状的开口22的印刷基板3能够通过以下工序进行制造：准备不同的开口直径即不同的开口面积的基板，将开口直径即不同的开口面积的小的基板配置层叠于下层，将大的基板配置层叠于其上层。
就实施方式5的半导体装置50而言，印刷基板3中的从形成为阶梯状的开口22露出的下层基板(第一基板31a)的表面与半导体芯片5之间的高低差变小，在将它们通过金属导线6连接的情况下，能够缩短金属导线6的导线的长度，能够将高频信号的特性劣化抑制为最小限度。
实施方式6.
图12是实施方式6涉及的半导体装置的剖面的示意图，图13是从图12省略了环氧树脂后的示意图。实施方式6的半导体装置50在由盖17将开口22覆盖，将半导体芯片5的周边设为中空部18这一点上与实施方式5的半导体装置50不同。其它基本结构与实施方式5的半导体装置50相同。实施方式6的半导体装置50在具有在实施方式5中叙述过的形成为阶梯状的开口22的多层基板中，在引线框1的芯片焊盘24的表面对半导体芯片5进行芯片键合安装。然后，实施方式6的半导体装置50设为中空构造，即，通过金属导线6将从形成为阶梯状的开口22露出的下层基板(第一基板31a)的配线图案与半导体芯片5进行连接(导线键合连接)，在该开口22的表面(与引线框1相反侧的面)覆盖金属或者树脂等的盖17而将半导体芯片5的周边设为中空部18。然后，实施方式6的半导体装置50通过传递成型用的环氧树脂2对整体进行封装。此外，实施方式5的半导体装置50也可以在印刷基板3设置实施方式2中说明了的贯通孔12或者凹部13。实施方式5的半导体装置50也可以将印刷基板3的基材变更为陶瓷基材28。在图12、图13中，省略在印刷基板3形成的配线图案11与金属导线6连接的部分以外的部分。
被用于高频器件的半导体芯片5如果金属导线6的导线的长度变长，则高频信号的特性劣化。并且，已知即使介电常数高的电介质等与半导体芯片5的一个例子即晶体管的表面接触，高频信号的特性也劣化。例如，通常的塑料模塑封装件是将半导体芯片5的周边由介电常数εr为3.9的环氧树脂包围的构造，因此通常存在高频特性劣化的倾向。作为该对策，对搭载了高频器件的半导体装置经常使用中空构造的封装件。这是由于通过设为中空构造，从而能够将半导体芯片5的周边设为介电常数εr为1的空气。
因此，实施方式6的半导体装置50在具有在实施方式5中叙述过的形成为阶梯状的开口22的多层基板即印刷基板3中，将半导体芯片5芯片键合安装至引线框1的芯片焊盘24的表面，在将半导体芯片5与印刷基板3通过金属导线6而导线键合连接之后，向该开口22载置与开口直径即开口面积相比大的形状的盖17，通过结合材料进行固定。该盖17的材质可以是金属、树脂、陶瓷材料等任意者。然后，实施方式6的半导体装置50以传递成型的方式通过环氧树脂2对多层基板即印刷基板3整体进行封装。实施方式6的半导体装置50即使被环氧树脂2填充，也能够将半导体芯片5的周边设为中空构造。
实施方式6的半导体装置50是被环氧树脂2封装的构造，但半导体芯片5的周边为中空构造，能够将半导体芯片5的周边维持为空气的介电常数，即，将介电常数εr维持为1，能够将高频信号的特性劣化抑制为最小限度。
此外，实施方式1～实施方式6的半导体装置50也可以搭载输出比1W小的电力的半导体元件，即使搭载输出比1W小的电力的半导体元件并进行树脂封装，也能够维持高散热性。另外，本申请记载了各种例示性的实施方式以及实施例，但1个或者多个实施方式所记载的各种特征、方案以及功能不限于特定的实施方式的应用，也能够单独地、或者各种组合地应用于实施方式。因此，在本说明书所公开的技术的范围内，可想到无数未例示的变形例。例如，包含对至少1个结构要素进行变形的情况、进行追加的情况或进行省略的情况，并且，包含提取至少1个结构要素，与其它实施方式的结构要素组合的情况。
标号的说明
1…引线框，2…环氧树脂(封装树脂)，3…印刷基板，4…电子部件，5…半导体芯片，6…金属导线，11…配线图案，12…贯通孔，13…凹部，15…金属块，17…盖，18…中空部，22…开口，23…引线，24…芯片焊盘，25…电极，26…电极，27…树脂基材，28…陶瓷基材，31a…第一基板(基本基板)，31b…第二基板(基本基板)，32a…第一开口，32b…第二开口，50…半导体装置

Claims (8)

1.一种半导体装置，其搭载有对高频信号进行处理的半导体元件，
该半导体装置具有：
引线框，其具有引线以及芯片焊盘；
印刷基板，其具有电极、配线图案、开口，其中，该电极分别连接所述引线以及所述芯片焊盘，该开口使所述芯片焊盘的表面的一部分露出；
所述半导体元件，其安装于从所述开口露出的所述芯片焊盘的表面、或者安装于与从所述开口露出的所述芯片焊盘的表面接合的金属块中的所述芯片焊盘的相反侧的表面，通过金属导线而与所述配线图案连接；
电子部件，其与所述配线图案连接，并且安装于所述印刷基板的与所述引线框相反侧的表面；以及
封装树脂，其以所述引线以及所述芯片焊盘中的与所述印刷基板相对的面的相反侧的背面露出的方式，将所述印刷基板、所述半导体元件、所述电子部件、所述金属导线封装。
2.根据权利要求1所述的半导体装置，其特征在于，
所述印刷基板具有在不形成所述配线图案的外周侧设置于所述引线的周边的贯通孔。
3.根据权利要求1所述的半导体装置，其特征在于，
所述印刷基板具有在不形成所述配线图案的外周侧设置于所述引线的周边的凹部。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述半导体元件安装于从所述开口露出的所述金属块中的所述芯片焊盘的相反侧的表面，
所述金属块的安装有所述半导体元件的表面和所述印刷基板中的连接于所述半导体元件的所述金属导线所连接的金属导线连接面之间的高度差小于或等于所述印刷基板的高度的1/2。
5.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述印刷基板是层叠了形成有所述配线图案的多个基本基板的多层基板，
所述开口形成为，最下层基本基板中的开口面积比最上层基本基板中的开口面积小，其中，最下层基本基板是与安装有所述半导体元件的安装面接近侧的所述基本基板，最上层基本基板是距离所述半导体元件最远的所述基本基板，
所述半导体元件通过所述金属导线而与在所述最上层基本基板以外的所述基本基板中的所述芯片焊盘的相反侧的表面形成的所述配线图案连接。
6.根据权利要求5所述的半导体装置，其特征在于，
所述印刷基板的所述开口在所述最上层基本基板处被盖覆盖，
所述半导体元件配置于由所述芯片焊盘、所述盖、所述开口形成的中空部内。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述印刷基板的基材是陶瓷基材。
8.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述印刷基板的基材是树脂基材。
CN201880092131.3A 2018-04-12 2018-04-12 半导体装置 Pending CN111937138A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/015385 WO2019198199A1 (ja) 2018-04-12 2018-04-12 半導体装置

Publications (1)

Publication Number Publication Date
CN111937138A true CN111937138A (zh) 2020-11-13

Family

ID=64668498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880092131.3A Pending CN111937138A (zh) 2018-04-12 2018-04-12 半导体装置

Country Status (6)

Country Link
US (1) US11508646B2 (zh)
JP (1) JP6440917B1 (zh)
CN (1) CN111937138A (zh)
DE (1) DE112018007457B4 (zh)
TW (1) TWI670804B (zh)
WO (1) WO2019198199A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701107A (zh) * 2020-12-15 2021-04-23 杰群电子科技（东莞）有限公司 一种堆叠封装结构及其封装工艺及电子产品

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768425B (zh) * 2019-10-21 2022-08-09 苏州能讯高能半导体有限公司 一种多芯片模块
CN112768426B (zh) * 2019-10-21 2022-07-26 苏州能讯高能半导体有限公司 一种多芯片模块
US11257740B2 (en) * 2020-02-21 2022-02-22 Wolfspeed, Inc. Device carrier configured for interconnects, a package implementing a device carrier having interconnects, and processes of making the same
USD984397S1 (en) * 2021-03-16 2023-04-25 Yidong Cai Circuit board
CN117397020A (zh) * 2021-05-27 2024-01-12 三菱电机株式会社 半导体装置
US20230047555A1 (en) * 2021-08-12 2023-02-16 Texas Instruments Incorporated Semiconductor devices and processes

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278845A (ja) * 1989-04-20 1990-11-15 Toowa Kk フィルムキャリアとこれを用いるモールド方法及びモールド金型
JP2003078098A (ja) * 2001-09-05 2003-03-14 Hitachi Cable Ltd 複合リードフレーム及びその製造方法
US6621162B1 (en) * 1999-09-17 2003-09-16 Kabushiki Kaisha Toshiba High frequency circuit apparatus
US20070164411A1 (en) * 2006-01-16 2007-07-19 Siliconware Precision Industries Co., Ltd. Semiconductor package structure and fabrication method thereof
CN103367349A (zh) * 2012-03-28 2013-10-23 富士通株式会社 堆叠模块
US20140252569A1 (en) * 2013-03-07 2014-09-11 Kabushiki Kaisha Toshiba High-frequency semiconductor package and high-frequency semiconductor device
CN106548985A (zh) * 2015-09-16 2017-03-29 旭德科技股份有限公司 封装载板及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975761A (en) 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
US5379187A (en) 1993-03-25 1995-01-03 Vlsi Technology, Inc. Design for encapsulation of thermally enhanced integrated circuits
US5825623A (en) 1995-12-08 1998-10-20 Vlsi Technology, Inc. Packaging assemblies for encapsulated integrated circuit devices
JPH09307026A (ja) * 1996-05-13 1997-11-28 Niles Parts Co Ltd 電子モジュール構造
JP3935090B2 (ja) 2003-01-28 2007-06-20 京セラ株式会社 配線基板
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
JP2006328993A (ja) * 2005-05-24 2006-12-07 Kokusan Denki Co Ltd 防水形電子回路ユニット
US8124461B2 (en) * 2006-12-27 2012-02-28 Mediatek Inc. Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product
WO2008108350A1 (ja) * 2007-03-08 2008-09-12 Nec Corporation 容量素子、プリント配線基板、半導体パッケージ及び半導体回路
US20110024899A1 (en) * 2009-07-28 2011-02-03 Kenji Masumoto Substrate structure for cavity package
US8354743B2 (en) * 2010-01-27 2013-01-15 Honeywell International Inc. Multi-tiered integrated circuit package
JP5550380B2 (ja) * 2010-02-25 2014-07-16 キヤノン株式会社 固体撮像装置及び撮像装置
JP5672305B2 (ja) * 2010-08-27 2015-02-18 株式会社村田製作所 半導体装置
US9754854B2 (en) * 2012-10-11 2017-09-05 Infineon Technologies Ag Semiconductor device having sensing functionality
JP6024759B2 (ja) * 2012-11-19 2016-11-16 富士電機株式会社 半導体装置
US9596751B2 (en) 2014-04-23 2017-03-14 Kyocera Corporation Substrate for mounting electronic element and electronic device
US9731959B2 (en) * 2014-09-25 2017-08-15 Analog Devices, Inc. Integrated device packages having a MEMS die sealed in a cavity by a processor die and method of manufacturing the same
US9966652B2 (en) * 2015-11-03 2018-05-08 Amkor Technology, Inc. Packaged electronic device having integrated antenna and locking structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278845A (ja) * 1989-04-20 1990-11-15 Toowa Kk フィルムキャリアとこれを用いるモールド方法及びモールド金型
US6621162B1 (en) * 1999-09-17 2003-09-16 Kabushiki Kaisha Toshiba High frequency circuit apparatus
JP2003078098A (ja) * 2001-09-05 2003-03-14 Hitachi Cable Ltd 複合リードフレーム及びその製造方法
US20070164411A1 (en) * 2006-01-16 2007-07-19 Siliconware Precision Industries Co., Ltd. Semiconductor package structure and fabrication method thereof
CN103367349A (zh) * 2012-03-28 2013-10-23 富士通株式会社 堆叠模块
US20140252569A1 (en) * 2013-03-07 2014-09-11 Kabushiki Kaisha Toshiba High-frequency semiconductor package and high-frequency semiconductor device
CN106548985A (zh) * 2015-09-16 2017-03-29 旭德科技股份有限公司 封装载板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701107A (zh) * 2020-12-15 2021-04-23 杰群电子科技（东莞）有限公司 一种堆叠封装结构及其封装工艺及电子产品

Also Published As

Publication number Publication date
JP6440917B1 (ja) 2018-12-19
TWI670804B (zh) 2019-09-01
US11508646B2 (en) 2022-11-22
DE112018007457B4 (de) 2024-02-08
US20210074612A1 (en) 2021-03-11
DE112018007457T5 (de) 2020-12-24
WO2019198199A1 (ja) 2019-10-17
JPWO2019198199A1 (ja) 2020-04-30
TW201944550A (zh) 2019-11-16

Similar Documents

Publication Publication Date Title
US11508646B2 (en) Semiconductor device
US7268426B2 (en) High-frequency chip packages
US8890310B2 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US7132744B2 (en) Enhanced die-up ball grid array packages and method for making the same
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
US20020185720A1 (en) Die-up ball grid array package with attached stiffener ring
CN101317267B (zh) 基于引线框架中的精密间距布线的系统封装(sip)器件
US5796038A (en) Technique to produce cavity-up HBGA packages
US11557554B2 (en) Semiconductor device
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
WO2022063283A1 (zh) 半导体封装结构及其制造方法和半导体器件
EP2057679B1 (en) Semiconductor device having improved heat dissipation capabilities
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
CN113540056A (zh) 半导体模块及其制造方法
KR102218766B1 (ko) 반도체 디바이스 패키지
US20200203259A1 (en) Integrated circuit package
US20240153880A1 (en) Qfn package comprising two electronic chips with different substrates
KR102260622B1 (ko) 고방열 큐에프엔 패키지
US20040212081A1 (en) Process for fabricating a power hybrid module
GB2379330A (en) Package for electronic components and method for forming a package for electronic components
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
KR20200045858A (ko) 플랫 노리드 패키지
JP2001127195A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination