CN113540056A - 半导体模块及其制造方法 - Google Patents

半导体模块及其制造方法 Download PDF

Info

Publication number
CN113540056A
CN113540056A CN202010469892.5A CN202010469892A CN113540056A CN 113540056 A CN113540056 A CN 113540056A CN 202010469892 A CN202010469892 A CN 202010469892A CN 113540056 A CN113540056 A CN 113540056A
Authority
CN
China
Prior art keywords
pin
semiconductor module
pins
top surface
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010469892.5A
Other languages
English (en)
Inventor
李嘉炎
林孝羲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite On Semiconductor Corp
Original Assignee
Lite On Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Semiconductor Corp filed Critical Lite On Semiconductor Corp
Publication of CN113540056A publication Critical patent/CN113540056A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体模块及其制造方法，所述半导体模块包括一电路基板、至少一半导体晶片、数个插脚、数条导线以及封装结构。电路基板的表面具有一电路图案，半导体晶片位于所述电路基板的所述表面上，且上述插脚位于电路基板的所述表面上，每个插脚包括上插脚与下插脚，上插脚经由下插脚电性连接电路图案。导线分别连接半导体晶片与电路图案，封装结构则包封半导体晶片、导线、电路图案以及每个插脚的下插脚，其中封装结构的材料包括环氧树脂模塑料(EMC)。

Description

半导体模块及其制造方法
技术领域
本发明涉及一种半导体模块及其制造方法，且特别是涉及一种具有两段式插脚的半导体模块及其制造方法。
背景技术
半导体封装是一种用于包覆一个或多个半导体晶片(die)的工艺技术，以提供半导体晶片一定的冲击/破坏保护，并为半导体晶片提供与外部电路连接的插脚(pin)或触点。
现今商品大多使用插脚搭配套筒(sleeve)的型态，其中套筒为中空且为插脚所插合以作为稳固件，来强化插脚与基板的接合。而且，目前是用单个外壳(housing)封装半导体晶片，因此需要先切割一颗颗晶片、形成外壳，再使用硅胶分别进行封装。
然而使用上述封装结构的半导体模块不但因为插脚与套筒之间的接触面积小，而使电流承载能力受限，还有工艺时间与成本高的问题。
发明内容
本发明是针对一种半导体模块，能改善半导体模块中插脚的结构，藉此提供更佳的可靠性与可再制性(re-workability)，并可免除套管(sleeve)，提高功率密度(powerdensity)。
本发明还针对一种半导体模块的制造方法，能利用较短的时间与较低的成本制作出电流承载能力佳的半导体模块。
根据本发明的实施例，一种半导体模块，包括一电路基板、至少一半导体晶片、数个插脚、数条导线以及封装结构。电路基板的一表面具有一电路图案，半导体晶片位于所述电路基板的所述表面上，且上述插脚位于电路基板的所述表面上，每个插脚包括上插脚与下插脚，上插脚经由下插脚电性连接电路图案。导线分别连接半导体晶片与电路图案，封装结构则包封半导体晶片、导线、电路图案以及每个插脚的下插脚，其中封装结构的材料包括环氧树脂模塑料(Epoxy molding compound，EMC)。
在根据本发明的实施例的中，上述上插脚与上述下插脚的接触面积等于下插脚的顶面面积。
在根据本发明的实施例的中，上述上插脚的部分侧壁与上述封装结构接触。
在根据本发明的实施例的中，上述上插脚的侧壁不与上述封装结构接触。
在根据本发明的实施例的中，上述上插脚与上述下插脚直接接触。
在根据本发明的实施例的中，上述上插脚与上述下插脚都是实心结构。
在根据本发明的实施例的中，上述上插脚的直径小于或等于上述下插脚的直径。
在根据本发明的实施例的中，上述下插脚的顶面低于上述封装结构的顶面。
在根据本发明的实施例的中，上述上插脚经由焊料与上述下插脚电性连接。
在根据本发明的实施例的中，上述下插脚的顶面与上述封装结构的顶面共平面。
在根据本发明的实施例的中，上述上插脚直接接合下插脚。
根据本发明的另一实施例，一种半导体模块的制造方法，包括提供表面具有一电路图案的电路基板，接合至少一半导体晶片到所述电路基板的所述表面上，再形成多条导线，以分别连接半导体晶片与电路图案。电性连接数个下插脚至电路基板的所述电路图案上，再使用封装结构包封半导体晶片、导线、电路图案以及下插脚，其中所述封装结构的材料包括环氧树脂模塑料(EMC)，之后在每个下插脚的顶面电性连接一上插脚。
在根据本发明的另一实施例的制造方法中，电性连接上述上插脚的步骤包括在每个下插脚的顶面形成焊料，再将上插脚接合到顶面的焊料。
在根据本发明的另一实施例的制造方法中，电性连接上述上插脚之前还可包括移除部分封装结构的步骤，使每个下插脚的顶面暴露出来。
在根据本发明的另一实施例的制造方法中，上述移除部分封装结构的步骤包括化学蚀刻、激光钻孔、机械钻孔或等离子蚀刻。
在根据本发明的另一实施例的制造方法中，电性连接上述上插脚的步骤包括以直接接合方式在每个所述下插脚的顶面电性连接上述上插脚。
在根据本发明的另一实施例的制造方法中，上述包封的步骤是在真空环境下进行。
在根据本发明的各个实施例中，上述电路基板包括直接敷铜(Direct BondedCopper，DBC)基板或直接镀铜(Direct Plated Copper，DPC)基板。
在根据本发明的各个实施例中，上述电路基板中的绝缘材料包括氮化铝(AlN)或热界面材料(thermal interface material，TIM)。
基于上述，本发明通过插脚的结构改良，连带改变半导体模块的制造流程，而免除套管(sleeve)与外壳(housing)的使用，且插脚允许电流流经的面积比使用套管的方式要大得多，所以插脚整体的电流承载能力也获得改善，进而提高半导体模块的功率密度，藉此提供更佳的可靠性与可再制性。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1是依照本发明的第一实施例的一种半导体模块的剖面示意图；
图2A是第一实施例的半导体模块中的插脚的放大示意图；
图2B是第一实施例的半导体模块的另一种插脚的放大示意图；
图2C是第一实施例的半导体模块的再一种插脚的放大示意图；
图3A至图3F是依照本发明的第二实施例的一种半导体模块的制造流程剖面示意图。
附图标号说明
100：电路基板；
100a、102a、102b：表面；
102：半导体晶片；
104：插脚；
106：导线；
108：封装结构；
108a、118a：顶面；
110：电路图案；
111：绝缘材料；
112、120、122：焊料；
114：结合片；
116、200：上插脚；
116a、200a：侧壁；
118：下插脚；
202、204：凹口；
d1、d2、d3：直径。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。以下将列举一些实施例并配合所附图式来详细地说明本发明的内容，但所提供的实施例并非用以限制本发明所涵盖的范围。此外，图式仅以说明为目的，并未依照原尺寸作图，所以会有尺寸与比例与实际不一致的可能。另外，关于说明书中所使用“包含”、“包括”、“具有”等用语，均为开放性的用语；也就是指包含但不限于。
图1是依照本发明的第一实施例的一种半导体模块的剖面示意图。
请参照图1，第一实施例的半导体模块包括一电路基板100、至少一半导体晶片102、数个插脚104、数条导线106以及封装结构108。电路基板100的表面100a具有一电路图案110，且电路基板100可为印刷电路板(PCB)、直接敷铜(Direct Bonded Copper，DBC)基板或直接镀铜(Direct Plated Copper，DPC)基板。若是要应用于高发热、高功率的半导体晶片102，可选用高导热、高耐热且高强度的DBC基板。以DBC基板为例，电路图案110是铜层，电路基板100中的绝缘材料111可为氮化铝(AlN)或热界面材料(thermal interfacematerial，TIM)。
在图1中，有两个半导体晶片102位于电路基板100的表面100a上，且半导体晶片102的一表面102a可通过焊料(solder)112与电路图案110接合、另一表面102b则通过数条导线106分别接合至电路图案110。本发明所属技术领域中具有通常知识者应知，半导体晶片102可包括各种半导体元件与内连线，并可在其表面102a/102b制作结合片(bondingpad)114等结构，以方便将导线106线接合至半导体晶片102，使半导体晶片102的各个结合片114连接至电路图案110的各个部位。然而本发明并不限于此，上述接合方式还可因应需求作变化。
请继续参照图1，插脚104位于电路基板100的表面100a上，每个插脚104包括上插脚116与下插脚118，上插脚116经由下插脚118电性连接电路图案110。在本实施例中，下插脚118的顶面118a略低于封装结构108的顶面108a，所以下插脚118整体是被包封在封装结构108内，而上插脚116较佳是经由焊料120与下插脚118电性连接；也就是说，上插脚116虽然没有被包封在封装结构108内，但上插脚116的部分侧壁116a会透过焊料120与封装结构108接触。在另一实施例中，若是不使用焊料120而改以直接接合(direct bonding)，例如Cu对Cu直接接合(Cu to Cu direct bonding)方式连结上插脚116与下插脚118，则可实现上插脚116与下插脚118直接接触的结构。上插脚116的直径d1可小于下插脚118的直径d2。由于上插脚116与下插脚118都是实心结构，所以电流通过面积明显比目前使用套筒的结构要大，因此本发明的结构能提升电流乘载能力。此外，下插脚118与电路图案110之间也可通过另一焊料122彼此接合。至于封装结构108则包封半导体晶片102、导线106、电路图案110以及每个插脚104的下插脚118，其中封装结构108的材料为环氧树脂模塑料(Epoxy moldingcompound，EMC)。因此在封装期间可直接对一整个晶圆或芯片(chip)先进行线接合(wirebonding)，再使用上述散热佳且可靠度高的EMC包封整个结构(不含上插脚116)，并于接合上插脚116之前或之后再切割，以制得如图1的半导体模块。相较下，目前采用单个外壳(housing)封装的半导体模块需要先切割一颗颗晶片、形成外壳再使用硅胶分开封装的程序，不但工艺时间长且额外使用的材料成本也高。
另外，第一实施例的半导体模块的插脚除了图1以外，还可以有其他变形例，如图2A、图2B以及图2C。
在图2A中，除了上插脚200以外，其余构件与图1相同，其中上插脚200的直径d3等于下插脚118的直径d2，也因此封装结构108需要开一个较大的凹口(recess)202，其中上插脚200与下插脚118的接触面积约等于下插脚118的顶面118a的面积。
在图2B中，除了凹口204比图2A的要小以外，其余构件与图2A相同，因此上插脚200的部分侧壁200a会与封装结构108直接接触。
在图2C中，下插脚118的顶面118a与封装结构108的顶面108a共平面，所以上插脚200的侧壁200a不与封装结构108接触。而且，上插脚200与下插脚118之间较佳是不使用焊料120而是以直接接合方式彼此连结。
图3A至图3F是依照本发明的第二实施例的一种半导体模块的制造流程剖面示意图，其中使用与第一实施例相同的元件符号来代表相同或相似的元件，且相同的构件的说明可参照第一实施例，于此不再赘述。
请先参照图3A，提供表面100a具有一电路图案110的电路基板100。电路基板100例如直接敷铜(DBC)基板或直接镀铜(DPC)基板；其制作方式例如在一层绝缘材料111的两面各自利用铜氧共晶直接将铜覆接于其上或直接镀铜再进行图案化的方式。
接着，请参照图3B，接合半导体晶片102到电路基板100的表面100a上，譬如通过焊料112将半导体晶片102的一表面102a接合至图案110，再形成分别连接半导体晶片102与电路图案100的导线106。由于半导体晶片102的另一表面102b可具有结合片114等结构，所以可通过线接合方式将导线106从结合片114线接合到电路图案110的各个部位。然而本发明并不限于此，上述接合方式还可因应需求作变化，譬如将导线106置换成导电片之类的结构并利用焊接或覆晶接合方式将半导体晶片102与图案110电性连接。
随后，请参照图3C，电性连接数个下插脚118至电路基板100的电路图案110上，譬如先将焊料122涂布于电路图案110上，再将下插脚118接合至焊料122处。
然后，请参照图3D，使用封装结构108包封半导体晶片102、导线106、电路图案110以及下插脚118，其中封装结构108的材料是环氧树脂模塑料(EMC)，且所述包封的步骤是在真空环境下进行。举例来说，先将含有多个图3C的结构的整片晶圆置于模腔，再用传递成型法将EMC挤压入模腔，同时交联固化成型，成为具有固定结构外形的封装结构108。由于EMC的热膨胀系数(CTE)较Cu、Al等其他封装部件的CTE大，因此于固化期间可能产生较大应力，所以电路基板100中的绝缘材料111可选用氮化铝(AlN)或热界面材料(thermal interfacematerial，TIM)。后续完成封装后可以再进行切割，或者完成图3D的步骤就先进行切割。
此外，图3D的封装结构108稍微覆盖下插脚118的顶面118a，所以需要进行图3E的步骤；换句话说，若是封装结构108没有覆盖下插脚118的顶面118a，则可省略图3E的步骤。
请参照图3E，移除部分封装结构108，使每个下插脚118的顶面118a暴露出来，其中移除方法例如化学蚀刻、激光钻孔、机械钻孔或等离子蚀刻，且移除部位的大小可根据后续上插脚的尺寸做变化。
然后，请参照图3F，在每个下插脚118的顶面118a电性连接一上插脚116。举例来说，电性连接上插脚116的步骤可先在每个下插脚118的顶面118a形成焊料120，再将上插脚116接合到顶面118a的焊料120。另外，也可采用直接接合的方式电性连接上插脚116与下插脚118。
综上所述，本发明的插脚是由上、下插脚构成，所以能在真空环境下不用外壳而直接使用环氧树脂模塑料包封下插脚与半导体晶片，再利用上插脚接合下插脚的方式完成插脚的制作。因此，本发明能增进插脚的电流承载能力，进而提高半导体模块的功率密度，且通过插脚的结构改良，连带改变半导体模块的工艺，而降低工艺时间与成本。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种半导体模块，其特征在于，包括：
电路基板，其一表面具有电路图案；
至少一半导体晶片，位于所述电路基板的所述表面上；
多个插脚，位于所述电路基板的所述表面上，每个所述插脚包括上插脚与下插脚，所述上插脚经由所述下插脚电性连接所述电路图案；
多个导线，分别连接所述半导体晶片与所述电路图案；以及
封装结构，包封所述至少一半导体晶片、所述多个导线、所述电路图案以及每个所述插脚的所述下插脚，其中所述封装结构的材料包括环氧树脂模塑料。
2.根据权利要求1所述的半导体模块，其中所述上插脚与所述下插脚的接触面积等于所述下插脚的顶面面积。
3.根据权利要求1所述的半导体模块，其中所述上插脚的部分侧壁与所述封装结构接触。
4.根据权利要求1所述的半导体模块，其中所述上插脚的侧壁不与所述封装结构接触。
5.根据权利要求1所述的半导体模块，其中所述上插脚与所述下插脚直接接触。
6.根据权利要求1所述的半导体模块，其中所述上插脚与所述下插脚都是实心结构。
7.根据权利要求1所述的半导体模块，其中所述上插脚的直径小于或等于所述下插脚的直径。
8.根据权利要求1所述的半导体模块，其中所述下插脚的顶面低于所述封装结构的顶面。
9.根据权利要求8所述的半导体模块，其中所述上插脚经由焊料与所述下插脚电性连接。
10.根据权利要求1所述的半导体模块，其中所述下插脚的顶面与所述封装结构的顶面共平面。
11.根据权利要求10所述的半导体模块，其中所述上插脚直接接合所述下插脚。
12.根据权利要求1所述的半导体模块，其中所述电路基板包括直接敷铜基板或直接镀铜基板。
13.根据权利要求1所述的半导体模块，其中所述电路基板中的绝缘材料包括氮化铝或热界面材料。
14.一种半导体模块的制造方法，其特征在于，包括：
提供电路基板，所述电路基板的一表面具有电路图案；
接合至少一半导体晶片到所述电路基板的所述表面上；
形成多个导线，分别连接所述半导体晶片与所述电路图案；
电性连接多个下插脚至所述电路基板的所述电路图案上；
使用封装结构包封所述至少一半导体晶片、所述多个导线、所述电路图案以及所述多个下插脚，其中所述封装结构的材料包括环氧树脂模塑料；以及
在每个所述下插脚的顶面电性连接上插脚。
15.根据权利要求14所述的半导体模块的制造方法，其中电性连接所述上插脚的步骤包括：
在每个所述下插脚的所述顶面形成焊料；以及
将所述上插脚接合到所述顶面的所述焊料。
16.根据权利要求15所述的半导体模块的制造方法，其中电性连接所述上插脚之前还包括步骤：移除部分所述封装结构，使每个所述下插脚的所述顶面暴露出来。
17.根据权利要求16所述的半导体模块的制造方法，其中移除部分所述封装结构的步骤包括化学蚀刻、激光钻孔、机械钻孔或等离子蚀刻。
18.根据权利要求14所述的半导体模块的制造方法，其中电性连接所述上插脚的步骤包括以直接接合方式在每个所述下插脚的顶面电性连接所述上插脚。
19.根据权利要求14所述的半导体模块的制造方法，其中所述包封的步骤是在真空环境下进行。
20.根据权利要求14所述的半导体模块的制造方法，其中所述电路基板包括直接敷铜基板或直接镀铜基板。
21.根据权利要求20所述的半导体模块的制造方法，其中所述电路基板中的绝缘材料包括氮化铝或热界面材料。
CN202010469892.5A 2020-04-17 2020-05-28 半导体模块及其制造方法 Pending CN113540056A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109112895 2020-04-17
TW109112895A TW202141718A (zh) 2020-04-17 2020-04-17 半導體模組及其製造方法

Publications (1)

Publication Number Publication Date
CN113540056A true CN113540056A (zh) 2021-10-22

Family

ID=78094243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010469892.5A Pending CN113540056A (zh) 2020-04-17 2020-05-28 半导体模块及其制造方法

Country Status (2)

Country Link
CN (1) CN113540056A (zh)
TW (1) TW202141718A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825552B (zh) * 2022-01-11 2023-12-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI820690B (zh) * 2022-04-28 2023-11-01 財團法人工業技術研究院 功率模組及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140084478A1 (en) * 2012-09-26 2014-03-27 Bogdan M. Simion Mold chase for integrated circuit package assembly and associated techniques and configurations
CN104425418A (zh) * 2013-08-22 2015-03-18 矽品精密工业股份有限公司 半导体封装件及其制法
CN104952828A (zh) * 2014-03-25 2015-09-30 恒劲科技股份有限公司 覆晶堆叠封装结构及其制作方法
US20170053898A1 (en) * 2015-08-21 2017-02-23 Powertech Technology Inc. Semiconductor package with pillar-top-interconnection (pti) configuration and its mis fabricating method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140084478A1 (en) * 2012-09-26 2014-03-27 Bogdan M. Simion Mold chase for integrated circuit package assembly and associated techniques and configurations
CN104425418A (zh) * 2013-08-22 2015-03-18 矽品精密工业股份有限公司 半导体封装件及其制法
CN104952828A (zh) * 2014-03-25 2015-09-30 恒劲科技股份有限公司 覆晶堆叠封装结构及其制作方法
US20170053898A1 (en) * 2015-08-21 2017-02-23 Powertech Technology Inc. Semiconductor package with pillar-top-interconnection (pti) configuration and its mis fabricating method

Also Published As

Publication number Publication date
TW202141718A (zh) 2021-11-01

Similar Documents

Publication Publication Date Title
US6621152B2 (en) Thin, small-sized power semiconductor package
US7439099B1 (en) Thin ball grid array package
US9123869B2 (en) Semiconductor device with a light emitting semiconductor die
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US20030011054A1 (en) Power module package having improved heat dissipating capability
EP0528367A1 (en) Three-dimensional multi-chip module
US20030214048A1 (en) Semiconductor package and fabricating method thereof
US11508646B2 (en) Semiconductor device
US6544812B1 (en) Single unit automated assembly of flex enhanced ball grid array packages
US5796038A (en) Technique to produce cavity-up HBGA packages
JPH11312764A (ja) エリアアレイ型半導体パッケージ及びその製造方法
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
US5757068A (en) Carrier film with peripheral slits
CN113540056A (zh) 半导体模块及其制造方法
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
KR100271639B1 (ko) 적층형 반도체패키지 및 그 제조방법 및 그 적층방법
KR101474189B1 (ko) 집적회로 패키지
JP2021082714A (ja) 半導体装置
CN108242434B (zh) 基板结构及其制造方法
US20020145207A1 (en) Method and structure for integrated circuit package
KR101432486B1 (ko) 집적회로 패키지 제조방법
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
US20240153880A1 (en) Qfn package comprising two electronic chips with different substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20211022