TWI825552B - 電子封裝件及其製法 - Google Patents

Abstract

一種電子封裝件，係於線路結構之上側配置電子元件，且以封裝層包覆該電子元件，並於該封裝層中埋設有作用結構，以令該作用結構外露於該封裝層之表面，再將接合元件對應該作用結構之位置而配置於該線路結構之下側，以於該接合元件與該作用結構之間形成熱導通，故雷射可藉由該作用結構將熱能傳遞至該接合元件，因而得以回銲該接合元件上之銲錫材料。

Description

電子封裝件及其製法

本發明係有關一種半導體封裝製程，尤指一種具散熱機制之電子封裝件及其製法。

隨著科技的演進，電子產品需求趨勢朝向高密度線路/高傳輸速度/高疊層數/大尺寸設計之高階產品邁進。該些產品隨著晶片尺寸加大、及接點(I/O)數增多，而對熱反應更為敏感，故在封裝作業中的熱製程，如回銲(reflow)製程，極易因各材料之間不同的熱膨脹係數(Coefficient of thermal expansion，簡稱CTE)而使整體結構發生翹曲(warpage)，且也會因結構內部之熱應力集中之情況而發生信賴性不良之問題。

目前雷射輔助接合(laser assisted bonding，簡稱LAB)製程可選擇性局部加熱，且具備快速升溫的特性，故可大幅縮減熱製程之時間，因而能降低結構內部的熱應力集中之情況，且藉由控制雷射波長及局部加熱的特性，能大幅縮減翹曲之程度。

圖1係為習知半導體封裝件1之示意圖。如圖1所示，該半導體封裝件1係於一具有介電層100與佈線層101之基板結構10上以覆晶方式(藉由銲錫凸 塊13)設置半導體晶片11，再以封裝層12包覆該半導體晶片11。之後，該基板結構10下側之導電凸塊14,15可藉由LAB製程將複數銲錫材料16,17接置於一電路板1a之接點19上。

然而，於進行LAB製程時，雷射L之熱能只能穿透該半導體晶片11而無法穿透該封裝層12，導致該封裝層12下方之導電凸塊14之熱能不足，因而造成該處之銲錫材料16發生未濕潤(non-wetting)之問題。

因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。

鑑於上述習知技術之種種缺失，本發明係提供一種電子封裝件，係包括：線路結構，係具有相對之第一側與第二側；電子元件，係配置於該線路結構之第一側；封裝層，係配置於該線路結構之第一側以包覆該電子元件；作用結構，係嵌埋於該封裝層中並位於該電子元件的周圍，其中，該作用結構係外露於該封裝層之上表面並連通至該線路結構之第一側；以及接合元件，係對應該作用結構之位置而配置於該線路結構之第二側上，以令該接合元件與該作用結構之間形成熱導通。

本發明復提供一種電子封裝件之製法，係包括：提供一線路結構，其具有相對之第一側與第二側；將電子元件配置於該線路結構之第一側；形成封裝層於該線路結構之第一側，以令該封裝層包覆該電子元件，且於該封裝層中對應該電子元件的周圍係嵌埋有作用結構，其中，該作用結構係外露於該封裝層之上表面並連通至該線路結構之第一側；以及形成接合元件於該線路結構之第二 側上，使該接合元件對應該作用結構之位置，以令該接合元件與該作用結構之間形成熱導通。

前述之製法中，該作用結構係先形成於該線路結構之第一側上，再將該封裝層一併包覆該作用結構與該電子元件。

前述之製法中，該線路結構之第一側上設置該電子元件後，先令該封裝層包覆該電子元件，再於該封裝層上形成外露該第一側之穿孔，之後，填充金屬材於該穿孔中形成該作用結構。

前述之電子封裝件及其製法中，該作用結構係包含無電性功能之柱體。

前述之電子封裝件及其製法中，該作用結構係連接該線路結構之功能部。

前述之電子封裝件及其製法中，該線路結構係包含扇出型重佈線路層。

前述之電子封裝件及其製法中，該作用結構係包含柱體，其係作為中心並以其半徑之2至3倍形成一圓形熱影響區，以令該熱影響區由該第一側朝該第二側之方向垂直投影，以於該線路結構中定義出熱通道，使該接合元件至少局部對應落入該熱通道之範圍中。

前述之電子封裝件及其製法中，該作用結構係包含複數柱體，以令單一該接合元件對應至少二該柱體。

前述之電子封裝件及其製法中，該作用結構係包含至少一柱體，以令單一該柱體對應複數該接合元件。

前述之電子封裝件及其製法中，該作用結構係包含至少一柱體，且該柱體與該接合元件的直徑比例為0.2至0.4或0.8至1.2。

由上可知，本發明之電子封裝件及其製法中，主要藉由該作用結構嵌埋於該封裝層中並外露於該封裝層之表面，使雷射可藉由該作用結構將熱能傳遞至該線路結構第二側的接合元件，因而得以回銲該接合元件上之銲錫材料，故相較於習知技術，本發明可有效改善該接合元件上之銲錫材料未濕潤之問題。

1:半導體封裝件

1a,3a:電路板

10:基板結構

100:介電層

101,201:佈線層

11,41:半導體晶片

12,22:封裝層

13:銲錫凸塊

14,15:導電凸塊

16,17,26,27,46:銲錫材料

19:接點

2:電子封裝件

2a:作用結構

20:線路結構

20a:第一側

20b:第二側

200:絕緣層

202:功能部

21:電子元件

21a:作用面

21b:非作用面

211:導電凸塊

212:絕緣材

22a:表面

23:第一柱體

23a:端面

24:接合元件

25:導電元件

28:第二柱體

30:接點

4:堆疊型封裝件

4a:封裝模組

40:穿孔

9:支撐板

A,A1,A2,A3,A4:熱影響區

D:半徑

L:雷射

R,R1,R2:直徑

S:熱通道

Y:切割路徑

圖1係為習知半導體封裝件之剖面示意圖。

圖2A至圖2D係為本發明之電子封裝件之製法之剖視示意圖。

圖2E係為圖2D之後續製程之剖視示意圖。

圖3A至圖3D係為圖2D之局部底視示意圖。

圖4A係為圖2B至圖2C之另一方式之剖視示意圖。

圖4B係為圖2D之後續製程之另一方式之剖視示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「下」、「第一」、「第二」及「一」等之用語，亦僅為 便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

圖2A至圖2D係為本發明之電子封裝件2之製法的剖面示意圖。

如圖2A所示，於一支撐板9上配置一線路結構20，再於該線路結構20上形成一包含複數第一柱體23與第二柱體28之作用結構2a。

於本實施例中，該支撐板9係例如為半導體材質(如矽或玻璃)之板體，且該線路結構20係例如為具有核心層之封裝基板、無核心層(coreless)形式之封裝基板、具導電矽穿孔(Through-silicon via，簡稱TSV)之矽中介板(Through Silicon interposer，簡稱TSI)或其它板型，其具有相對之第一側20a與第二側20b，以令該線路結構20以其第二側20b結合至該支撐板9上。例如，該線路結構20係包含至少一絕緣層200及至少一結合該絕緣層200之佈線層201，如至少一扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)，且該線路結構20復具有至少一功能部202，如傳遞訊號用或接地用。應可理解地，該線路結構20亦可為其它承載晶片之基材，如導線架(lead frame)、晶圓(wafer)、或其它具有金屬佈線(routing)之板體等，並不限於上述。

再者，該複數第一與第二柱體23,28係立設於該線路結構20之第一側20a上，且該第二柱體28可依需求連接該線路結構20之功能部202。例如，形成該第一與第二柱體23,28之材質係為如銅之金屬材、銲錫材或其它易於導熱之材質。

又，該線路結構20之佈線方式為扇出型重佈線路層(簡稱FORDL)，故該佈線層201之線距(pitch)從第一側20a之較小線距扇出至第二側20b之較大線距，即該佈線層201於該第一側20a之線距小於其於該第二側20b之線距。

如圖2B所示，於該線路結構20之第一側20a上設置至少一電子元件21，且該第一柱體23未電性連接該電子元件21，以作為虛連通件(dummy via)。

於本實施例中，該電子元件21係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如為半導體晶片，且該被動元件係例如為電阻、電容及電感。於本實施例中，該電子元件21係為半導體晶片，其具有相對之作用面21a與非作用面21b，該作用面21a具有複數電極墊，以藉由複數如銲錫材料、金屬柱(pillar)或其它等之導電凸塊211利用覆晶方式設於該線路結構20之第一側20a上並電性連接該較小線距之佈線層201，使該些高密度之電極墊或導電凸塊211能藉由該線路結構20朝外扇出至第二側20b之較大線距之接點，且以如底膠或非導電底部填充薄膜(NCF)等絕緣材212包覆該些導電凸塊211；或者，該電子元件21可藉由複數銲線(圖未示)以打線方式電性連接該線路結構20之佈線層201；亦或，該電子元件21可直接接觸該線路結構20之佈線層201。因此，有關電子元件21電性連接線路結構20之方式繁多，並不限於上述。

再者，該第一與第二柱體23,28係位於該電子元件21的周圍，如環繞該電子元件21，且將該第一與第二柱體23,28作為中心並以其半徑D之2至3倍形成一圓形熱影響區A，以令該熱影響區A由該第一側20a朝該第二側20b之方向垂直投影，以於該線路結構20中定義出一圓筒狀熱通道S。可理解的是，該圓形熱影響區A的大小會隨著該些柱體的材質熱擴散率而改變，且本實施例中該些柱體使用銅材材質，但不限於此。

應可理解地，於其它實施例中，亦可於該線路結構20上先設置該電子元件21，再形成該第一及第二柱體23,28。

如圖2C所示，於該線路結構20之第一側20a上形成一封裝層22，以令該封裝層22一併包覆該電子元件21與該作用結構2a，且令該作用結構2a之部分表面(如該第一與第二柱體23,28之上表面)外露於該封裝層22。

於本實施例中，該封裝層22係為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、如環氧樹脂(epoxy)之封裝膠體或封裝材(molding compound)。

再者，可藉由整平製程，使該封裝層22之表面22a齊平該電子元件21之非作用面21b與該第一及第二柱體23,28之端面23a,28a，以令該電子元件21之非作用面21b與該第一及第二柱體23,28之端面23a,28a外露於該封裝層22之表面22a。例如，該整平製程係藉由研磨方式，移除該電子元件21之部分材質、該作用結構2a之部分材質與該封裝層22之部分材質。應可理解地，該封裝層22亦可採用開孔形式外露該電子元件21之非作用面21b與該第一及第二柱體23,28之端面23a,28a。

又，於另一實施例中，如圖4A所示，於該線路結構20上設置該電子元件21後，亦可先形成封裝層22，再於該封裝層22上形成至少一或複數外露該絕緣層200(甚至外露該功能部202)之穿孔40，之後，於該穿孔40中形成易導熱材，供作為該作用結構2a。

如圖2D所示，移除該支撐板9，以露出該線路結構20之第二側20b，且沿如圖2C所示之切割路徑Y進行切單製程。接著，於該線路結構20之第二側20b上形成複數接合元件24及複數導電元件25，以形成本發明之電子封裝件2，其中，該些接合元件24與該些導電元件25係電性連接該佈線層201，以令該電子元件21電性導通至該些導電元件25及該些接合元件24。

於本實施例中，該第一及第二柱體23,28與該接合元件24的位置分設於該線路結構20的第一側20a與第二側20b，並使該第一及第二柱體23,28與該接合元件24呈現上下位置相互對應之配置。

再者，該接合元件24與該導電元件25均為如銅或其它導電材之金屬凸塊，且該接合元件24、該導電元件25與該導電凸塊211之材質可相同或相異。

又，該接合元件24係至少局部係對應落入該圓形熱影響區A所定義出之熱通道S之範圍中。例如，該接合元件24以相對該第一柱體23呈同心圓方式全部對應落入該熱通道S之範圍中，如圖3A所示；或者，該接合元件24以相對該第一柱體23呈偏心圓方式全部對應落入該熱通道S之範圍中，如圖3B所示。換言之，該第一柱體23與該接合元件24的相對位置可呈中心對齊關係(如圖3A所示)或不對齊關係(如圖3B所示)，只要該接合元件24之位置交集該熱通道S即可。

應可理解地，該接合元件24對應落入該熱通道S之方式繁多，如圖3C所示之接合元件24之位置部分交集該熱通道S(四個圓形熱影響區A1,A2,A3,A4)，並無特別限制。

另外，可將單一該接合元件24對應複數個柱體，如圖3C所示之四個第一柱體23，且該些第一柱體23係相對該接合元件24對稱排列，並使該接合元件24僅局部對應落入由四個熱影響區A1,A2,A3,A4所定義出之熱通道S之範圍中，其中，該第一柱體23的直徑R1(或如圖2D所示之第二柱體28之直徑R2)與該接合元件24的直徑R之比例(R1/R或R2/R)可介於0.2至0.4之間。或者，將單一柱體對應複數該接合元件24，如圖3D所示之一個第一柱體23對應四個接合元件24，且該些接合元件24係相對該第一柱體23對稱排列並完全對應落入該熱通道S之範圍中，其中，該第一柱體23的直徑R1(或如圖2D所示之第二柱體28之直徑R2)與該接合元件24的直徑R之比例(R1/R或R2/R)可介於0.8至1.2之間。另需注意，前述圖3A~圖3D主要以第一柱體23作為說明，而接合元件24亦可同樣至少局部係對應落入該第二柱體28之圓形熱影響區A所定義出之熱通道S，於此不再贅述。

應可理解地，該第一柱體23與該接合元件24之數量與位置均可視需求針對該熱影響區A,A1,A2,A3,A4的分布進行調整，並不限於上述。

於後續製程中，如圖2E所示，該電子封裝件2可以其接合元件24與導電元件25藉由銲錫材料26,27接置於一電路板3a之接點30上，再進行回銲製程，以藉由雷射L輔助加熱回銲該銲錫材料26,27，其中，該雷射L係由該封裝層22朝向該線路結構20之方向照射，故該雷射L除了穿透該電子元件21將熱能傳遞至該線路結構20之第二側20b，更可藉由加熱路徑(即從該作用結構2a至該熱通道S)將熱能傳遞至該線路結構20之第二側20b，以強化加熱回銲該接合元件24上之銲錫材料26及加熱回銲該導電元件25上之銲錫材料27。應可理解地，因雷射L無法穿透該封裝層22，故該作用結構2a之第一及第二柱體23,28需外露於該封裝層22且需貫穿該封裝層22，以令該第一及第二柱體23,28從該封裝層22連通至該線路結構20。

或者，如圖4B所示，於後續製程中，可於該第一及第二柱體23,28外露於該封裝層22之端面上藉由銲錫材料46堆疊至少一封裝模組4a，以形成堆疊型封裝件4(Package on Package，簡稱PoP)，其中，該封裝模組4a係包含至少一半導體晶片41，故該封裝模組4a可依需求設計，如可類似圖2D之電子封裝件2之態樣，並無特別限制。

因此，本發明之製法中，主要藉由該作用結構2a埋設於該封裝層22中，以作為雷射輔助接合(laser assisted bonding，簡稱LAB)製程的導熱途徑，使雷射L可藉由該些貫穿該封裝層22的第一及第二柱體23,28穿過該封裝層22而加熱該熱通道S下方的接合元件24，且該第一及第二柱體23,28與接合元件24之位置呈上下對應，因而得以強化回銲該接合元件24上之銲錫材料26，故相較於習知技術，本發明之製法能有效改善該銲錫材料26未濕潤(non-wetting)之問題，使該接合元件24上之銲錫材料26能順利融熔並接固該電路板3a。

再者，藉由該接合元件24的位置落在該熱通道S之範圍中，以提升LAB製程之加熱效能。

進一步，於LAB製程中，若該線路結構20屬於較易發生翹曲之無核心層(coreless)形式之封裝基板時，則藉由該第一柱體23之設計，更能凸顯改善熱應力問題之效益。

另外，若該作用結構2a(如第二柱體28)連接該線路結構20之接地用功能部202，則除了作為該LAB製程的熱傳導路徑，還可提供屏蔽(shielding)功能，且若該作用結構2a(如第二柱體28)連接傳遞訊號用之功能部202，還可提供該堆疊型封裝件4的上下連通之電性路徑。

本發明亦提供一種電子封裝件2，其包括：一線路結構20、至少一電子元件21、一封裝層22、一作用結構2a以及至少一接合元件24。

所述之線路結構20係具有相對之第一側20a與第二側20b。

所述之電子元件21係配置於該線路結構20之第一側20a。

所述之封裝層22係配置於該線路結構20之第一側20a以包覆該電子元件21。

所述之作用結構2a係嵌埋於該封裝層22中並連通至該線路結構20之第一側20a且位於該電子元件21的周圍，其中，該作用結構2a係外露於該封裝層22之表面22a。

所述之接合元件24係對應該作用結構2a之位置而配置於該線路結構20之第二側20b上，以令該接合元件24與該作用結構2a之間形成熱導通。

於一實施例中，該作用結構2a係包含無電性功能之第一柱體23。

於一實施例中，該作用結構2a係包含第二柱體28，其連接該線路結構20之功能部202。

於一實施例中，該線路結構20係包含如扇出型重佈線路層之佈線層201。

於一實施例中，該第一及第二柱體23,28係作為中心並以其半徑D之2至3倍形成一圓形熱影響區A,A1,A2,A3,A4，以令該熱影響區A,A1,A2,A3,A4由該第一側20a朝該第二側20b之方向垂直投影，以於該線路結構20中定義出熱通道S，使該接合元件24至少局部對應落入該熱通道S之範圍中。

於一實施例中，單一該接合元件24係對應複數該柱體(至少包含複數第一柱體23，可依需求包含該第二柱體28)。

於一實施例中，單一該第一柱體23或第二柱體28係對應複數該接合元件24。

於一實施例中，該第一柱體23與該接合元件24的直徑比例(R1/R)係為0.2至0.4或0.8至1.2，且該第二柱體28與該接合元件24的直徑比例(R2/R)係為0.2至0.4或0.8至1.2。

綜上所述，本發明之電子封裝件及其製法，係藉由該作用結構埋設於該封裝層中，使雷射可藉由該作用結構穿過該封裝層而加熱該熱通道下方的接合元件，因而得以將熱能傳遞至該接合元件以回銲其上之銲錫材料，故本發明能有效改善該銲錫材料未濕潤之問題。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

2:電子封裝件

2a:作用結構

20:線路結構

20a:第一側

20b:第二側

200:絕緣層

201:佈線層

21:電子元件

22:封裝層

23:第一柱體

24:接合元件

25:導電元件

28:第二柱體

A:熱影響區

R,R1,R2:直徑

S:熱通道

Claims (16)

1. 一種電子封裝件，係包括：線路結構，係具有相對之第一側與第二側；電子元件，係配置於該線路結構之第一側；封裝層，係配置於該線路結構之第一側以包覆該電子元件；作用結構，係嵌埋於該封裝層中並位於該電子元件的周圍，其中，該作用結構係外露於該封裝層之上表面並連通至該線路結構之第一側，且該作用結構係包含無電性功能之柱體；以及接合元件，係對應該作用結構之位置而配置於該線路結構之第二側上，以令該接合元件與該作用結構之間形成熱導通。
2. 如請求項1所述之電子封裝件，其中，該作用結構係連接該線路結構之功能部。
3. 如請求項1所述之電子封裝件，其中，該線路結構係包含扇出型重佈線路層。
4. 如請求項1所述之電子封裝件，其中，該作用結構係包含柱體，其係作為中心並以其半徑之2至3倍形成一圓形熱影響區，以令該熱影響區由該第一側朝該第二側之方向垂直投影，俾於該線路結構中定義出熱通道，而使該接合元件至少局部對應落入該熱通道之範圍中。
5. 如請求項1所述之電子封裝件，其中，該作用結構係包含複數柱體，以令單一該接合元件對應至少二該柱體。
6. 如請求項1所述之電子封裝件，其中，該作用結構係包含至少一柱體，以令單一該柱體對應複數該接合元件。
7. 如請求項1所述之電子封裝件，其中，該作用結構係包含至少一柱體，且該柱體與該接合元件的直徑比例為0.2至0.4或0.8至1.2。
8. 一種電子封裝件之製法，係包括：提供一線路結構，其具有相對之第一側與第二側；將電子元件配置於該線路結構之第一側；形成封裝層於該線路結構之第一側，以令該封裝層包覆該電子元件，且於該封裝層中對應該電子元件的周圍嵌埋作用結構，其中，該作用結構係外露於該封裝層之上表面並連通至該線路結構之第一側，且該作用結構係包含無電性功能之柱體；以及形成接合元件於該線路結構之第二側上，且使該接合元件對應該作用結構之位置，以令該接合元件與該作用結構之間形成熱導通。
9. 如請求項8所述之電子封裝件之製法，其中，該作用結構係連接該線路結構之功能部。
10. 如請求項8所述之電子封裝件之製法，其中，該線路結構係包含扇出型重佈線路層。
11. 如請求項8所述之電子封裝件之製法，其中，該作用結構係包含柱體，其係作為中心並以其半徑之2至3倍形成一圓形熱影響區，以令該熱影響區由該第一側朝該第二側之方向垂直投影，俾於該線路結構中定義出熱通道，而使該接合元件至少局部對應落入該熱通道之範圍中。
12. 如請求項8所述之電子封裝件之製法，其中，該作用結構係包含複數柱體，以令單一該接合元件對應至少二該柱體。
13. 如請求項8所述之電子封裝件之製法，其中，該作用結構係包含至少一柱體，以令單一該柱體對應複數該接合元件。
14. 如請求項8所述之電子封裝件之製法，其中，該作用結構係包含至少一柱體，且該柱體與該接合元件的直徑比例為0.2至0.4或0.8至1.2。
15. 如請求項8所述之電子封裝件之製法，其中，該作用結構係先形成於該線路結構之第一側上，再將該封裝層一併包覆該作用結構與該電子元件。
16. 如請求項8所述之電子封裝件之製法，其中，該線路結構之第一側上設置該電子元件後，先令該封裝層包覆該電子元件，再於該封裝層上形成外露該第一側之穿孔，之後，填充金屬材於該穿孔中形成該作用結構。

Images