TW201526174A - 半導體封裝件及其製法 - Google Patents
半導體封裝件及其製法 Download PDFInfo
- Publication number
- TW201526174A TW201526174A TW102146553A TW102146553A TW201526174A TW 201526174 A TW201526174 A TW 201526174A TW 102146553 A TW102146553 A TW 102146553A TW 102146553 A TW102146553 A TW 102146553A TW 201526174 A TW201526174 A TW 201526174A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor package
- adhesive layer
- encapsulant
- electrical connection
- connection pad
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000012790 adhesive layer Substances 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims abstract description 43
- 239000000084 colloidal system Substances 0.000 claims abstract description 16
- 239000008393 encapsulating agent Substances 0.000 claims description 42
- 238000005538 encapsulation Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種半導體封裝件及其製法，該製法包括：於一其上形成有第一黏著層的第一承載板上接置具有作用面之晶片，且該作用面係接置該第一黏著層；於該第一黏著層上形成包覆該晶片的封裝膠體，令該封裝膠體具有接觸該第一黏著層的第一表面與其相對之第二表面；形成外露該第一黏著層的封裝膠體開孔；於該封裝膠體開孔中的第一黏著層上形成電性連接墊；於該電性連接墊上接置第一導電元件；藉由第二黏著層於該封裝膠體之第二表面上接置第二承載板；移除該第一承載板與第一黏著層；於該封裝膠體之第一表面上形成電性連接該作用面與電性連接墊的線路重佈層；以及移除該第二承載板與第二黏著層。本發明能增進產品良率與可靠度。
Description
本發明提供一種封裝件及其製法，尤指一種半導體封裝件及其製法。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微型化(miniaturization)的封裝需求，遂發展出許多封裝技術。
請參照第1A至1H圖，係為習知技術中形成半導體封裝件之各步驟製程的剖視圖。
如第1A圖所示，首先提供一其上形成有第一黏著層122a的第一承載板12a，第一承載板12a之材質可為玻璃、金屬及陶瓷等等。
之後，如第1B圖所示地將具有作用面132及形成在作用面132處之銲墊134的晶片13接置於第一黏著層122a上。
而後，如第1C圖所示地於第一黏著層122a上形成封裝膠體11以包覆晶片13，並在之後於封裝膠體11上接置第二承載板12b，其中，第二承載板12b係可選擇性地在其表面上形成有第二黏著層122b，以藉由第二黏著層122b接置封裝膠體11。
之後，如第1D圖所示地將第一黏著層122a及第一承載板12a從作用面132及封裝膠體11的表面上移除。
接著如第1E圖所示地將線路重佈層15形成在作用面132及封裝膠體11的外露表面上，並使線路重佈層15電性連接晶片13。更具體而言，線路重佈層15係具有介電層150、線路(未標元件符號)、第一電性連接墊152、導電盲孔154及第二電性連接墊156，其中，介電層150係形成在作用面132及封裝膠體11的外露表面上，而介電層150內係在與該外露表面相接的一側形成有電性連接於銲墊134的第一電性連接墊152，此外第一電性連接墊152與封裝膠體11連接側之另一側上係形成有與其電性連接之導電盲孔154，而導電盲孔154與第一電性連接墊152電性連接側的另一側上則形成有第二電性連接墊156。
隨後，如第1F圖所示地將形成於第三承載板12c上的第三黏著層122c接置於線路重佈層15上。
接著，如第1G圖所示地將第二承載板12b及第二黏著層122b一併移除。
最後，如第1H圖所示地在封裝膠體11中以雷射鑽孔的方式形成封裝膠體開孔112，以外露第一電性連接墊152。後續將於該封裝膠體開孔112中形成導電材料(未圖示)，並藉由該導電材料電性連接另一封裝結構，而形成半導體封裝件(省略後續步驟之圖式)。
然而，於第1H圖之步驟中，由於習知技術之雷射能量不易控制或其功率不穩定，故容易使線路重佈層中之第一電性連接墊152因雷射燒蝕而造成斷路等狀況，進而造成良率過低及產品可
靠度不佳等問題。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種半導體封裝件之製法，係包括：於一其上形成有第一黏著層的第一承載板上接置具有作用面之晶片，令該晶片藉其作用面接置於該第一承載板之第一黏著層上；於該第一黏著層上形成包覆該晶片的封裝膠體，該封裝膠體具有結合至該第一黏著層的第一表面及與其相對之第二表面；形成複數外露該第一黏著層的封裝膠體開孔；於各該封裝膠體開孔中的第一黏著層上形成電性連接墊；於各該電性連接墊上接置第一導電元件；藉由第二黏著層於該封裝膠體之第二表面上接置第二承載板；移除該第一承載板與第一黏著層；於該封裝膠體之第一表面上形成電性連接該作用面與電性連接墊的線路重佈層；以及移除該第二承載板與第二黏著層。
於本發明之製法中，於形成該線路重佈層之後，復包括於該線路重佈層上接置複數第二導電元件，且於移除該第二承載板與第二黏著層之後，復包括於該封裝膠體之第二表面上方接置一電子元件，該電子元件係經由該第一導電元件電性連接該線路重佈層。
依前述之半導體封裝件之製法，該電子元件復包括用以電性連接該第一導電元件的第三導電元件，且該電子元件係為半導體晶片或封裝結構。
於本發明之製法中，該封裝膠體開孔係藉由雷射來形成，形
成該電性連接墊之材料係為銅，且形成該電性連接墊之方式係為濺鍍。
本發明復提供一種半導體封裝件，係包括：封裝膠體，係具有相對之第一表面與第二表面及複數貫穿該第一表面與第二表面之封裝膠體開孔；晶片，係嵌埋於該封裝膠體中，且具有外露於該封裝膠體之第一表面的作用面；線路重佈層，係形成於該封裝膠體之第一表面上；電性連接墊，係形成於外露於該封裝膠體開孔的線路重佈層上，且電性連接該線路重佈層；以及第一導電元件，係接置於該電性連接墊上。
於前述之半導體封裝件中，復包括複數第二導電元件，係接置於該線路重佈層上，並復包括電子元件，係接置於該封裝膠體之第二表面上方，且經由該第一導電元件電性連接該線路重佈層，該電子元件復包括用以電性連接該第一導電元件的第三導電元件。
於前所述之半導體封裝件，該電子元件係為半導體晶片或封裝結構，且形成該電性連接墊之材料係銅，該封裝膠體開孔係呈該第一表面端窄且第二表面端寬的錐形，且該電性連接墊係填滿該封裝膠體開孔之第一表面端而呈錐形。
本發明係於形成封裝膠體開孔後才形成線路重佈層，所以能克服習知之形成封裝膠體開孔時容易損傷線路重佈層，進而造成線路斷路之缺點，以提高線路重佈層的良率與產品可靠度。
11、23‧‧‧封裝膠體
112、230‧‧‧封裝膠體開孔
12a、20‧‧‧第一承載板
12b、27‧‧‧第二承載板
12c‧‧‧第三承載板
122a、21‧‧‧第一黏著層
122b、26‧‧‧第二黏著層
122c‧‧‧第三黏著層
13、22‧‧‧晶片
132、221‧‧‧作用面
134‧‧‧銲墊
15、28‧‧‧線路重佈層
150‧‧‧介電層
152‧‧‧第一電性連接墊
154‧‧‧導電盲孔
156‧‧‧第二電性連接墊
23a‧‧‧第一表面
23b‧‧‧第二表面
24‧‧‧電性連接墊
25‧‧‧第一導電元件
29‧‧‧第二導電元件
30‧‧‧電子元件
31‧‧‧第三導電元件
第1A至1H圖係說明習知技術中形成半導體封裝件之各步驟的剖視圖；以及
第2A至2K圖係本發明之半導體封裝件之製法的剖視。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。本發明亦可藉由其它不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。
請參閱第2A至2K圖，其係本發明之半導體封裝件之製法的剖視圖。
首先，請參照第2A圖，提供一其上形成有第一黏著層21的第一承載板20，該第一承載板20之材質可為玻璃、金屬及陶瓷等等。
接著，請參照第2B圖，於該第一黏著層21上接置晶片22，而該晶片22係具有接置於第一黏著層21上的作用面221。
請參照第2C圖，於該第一黏著層21上形成包覆該晶片22的封裝膠體23，令該封裝膠體23具有接觸該第一黏著層21的第一表面23a與其相對之第二表面23b。
請參照第2D圖，藉由雷射形成外露該第一黏著層21的封裝膠體開孔230，該封裝膠體開孔230係可呈該第一表面23a端窄且第二表面23b端寬的錐形。
請參照第2E圖，於該封裝膠體開孔230中的第一黏著層21上形成電性連接墊24，形成該電性連接墊24之材料可為銅，且形成該電性連接墊24之方式可為濺鍍，且該電性連接墊24可填滿該封裝膠體開孔230之第一表面23a端而呈錐形。
請參照第2F圖，於該電性連接墊24上接置例如銲球的第一導電元件25。
請參照第2G圖，藉由第二黏著層26於該封裝膠體23之第二表面23b上接置第二承載板27。
請參照第2H圖，移除該第一承載板20與第一黏著層21。
請參照第2I圖，於該封裝膠體23之第一表面23a上形成電性連接該作用面221與電性連接墊24的線路重佈層28，並於該線路重佈層28上接置複數第二導電元件29。
請參照第2J圖，移除該第二承載板27與第二黏著層26。
請參照第2K圖，於該封裝膠體23之第二表面23b上方接置一電子元件30，該電子元件30係經由該第一導電元件25電性連接該線路重佈層28，該電子元件30復包括用以電性連接該第一導電元件25的第三導電元件31，於本實施例中，該電子元件30係為一封裝結構，而最終構成一層疊式封裝件(package on package，簡稱POP)，但本發明之電子元件30亦可為半導體晶片。
本發明復提供一種半導體封裝件，係包括：封裝膠體23，係具有相對之第一表面23a與第二表面23b及複數貫穿該第一表面23a與第二表面23b之封裝膠體開孔230；晶片22，係嵌埋於該封裝膠體23中，且具有外露於該封裝膠體23之第一表面23a的作用面221；線路重佈層28，係形成於該封裝膠體23之第一表面23a上；電性連接墊24，係形成於外露於該封裝膠體開孔230的線路重佈層28上，且電性連接該線路重佈層28；以及第一導電元件25，係接置於該電性連接墊24上。
於本實施例之半導體封裝件中，復包括複數第二導電元件
29，係接置於該線路重佈層28上，且復包括電子元件30，係接置於該封裝膠體23之第二表面23b上方，且經由該第一導電元件25電性連接該線路重佈層28。
依前所述之半導體封裝件，該電子元件30復包括用以電性連接該第一導電元件25的第三導電元件31，該電子元件30係為半導體晶片或封裝結構，且形成該電性連接墊24之材料係銅，該封裝膠體開孔230係呈該第一表面23a端窄且第二表面23b端寬的錐形，且該電性連接墊24係填滿該封裝膠體開孔230之第一表面23a端而呈錐形。
綜上所述，相較於習知技術，由於本發明係於形成封裝膠體開孔後才形成線路重佈層，所以能克服習知之形成封裝膠體開孔時容易損傷線路重佈層，進而造成線路斷路之缺點，以提高線路重佈層的良率與產品可靠度。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
22‧‧‧晶片
221‧‧‧作用面
23‧‧‧封裝膠體
230‧‧‧封裝膠體開孔
23a‧‧‧第一表面
23b‧‧‧第二表面
24‧‧‧電性連接墊
25‧‧‧第一導電元件
28‧‧‧線路重佈層
29‧‧‧第二導電元件
Claims (15)
- 一種半導體封裝件之製法，係包括：於一其上形成有第一黏著層的第一承載板上接置具有作用面之晶片，令該晶片藉其作用面接置於該第一承載板之第一黏著層上；於該第一黏著層上形成包覆該晶片的封裝膠體，該封裝膠體具有結合至該第一黏著層的第一表面及與其相對之第二表面；形成複數外露該第一黏著層的封裝膠體開孔；於各該封裝膠體開孔中的第一黏著層上形成電性連接墊；於各該電性連接墊上接置第一導電元件；藉由第二黏著層於該封裝膠體之第二表面上接置第二承載板；移除該第一承載板與第一黏著層；於該封裝膠體之第一表面上形成電性連接該作用面與電性連接墊的線路重佈層；以及移除該第二承載板與第二黏著層。
- 如申請專利範圍第1項所述之半導體封裝件之製法，於形成該線路重佈層之後，復包括於該線路重佈層上接置複數第二導電元件。
- 如申請專利範圍第1項所述之半導體封裝件之製法，於移除該第二承載板與第二黏著層之後，復包括於該封裝膠體之第二表面上方接置一電子元件，該電子元件係經由該第一導電元件電性連接該線路重佈層。
- 如申請專利範圍第3項所述之半導體封裝件之製法，其中，該電子元件復包括用以電性連接該第一導電元件的第三導電元件。
- 如申請專利範圍第3項所述之半導體封裝件之製法，其中，該電子元件係為半導體晶片或封裝結構。
- 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該封裝膠體開孔係藉由雷射來形成。
- 如申請專利範圍第1項所述之半導體封裝件之製法，其中，形成該電性連接墊之材料係為銅。
- 如申請專利範圍第1項所述之半導體封裝件之製法，其中，形成該電性連接墊之方式係為濺鍍。
- 一種半導體封裝件，係包括：封裝膠體，係具有相對之第一表面與第二表面及複數貫穿該第一表面與第二表面之封裝膠體開孔；晶片，係嵌埋於該封裝膠體中，且具有外露於該封裝膠體之第一表面的作用面；線路重佈層，係形成於該封裝膠體之第一表面上；電性連接墊，係形成於外露於該封裝膠體開孔的線路重佈層上，且電性連接該線路重佈層；以及第一導電元件，係接置於該電性連接墊上。
- 如申請專利範圍第9項所述之半導體封裝件，復包括複數第二導電元件，係接置於該線路重佈層上。
- 如申請專利範圍第9項所述之半導體封裝件，復包括電子元件，係接置於該封裝膠體之第二表面上方，且經由該第一導電 元件電性連接該線路重佈層。
- 如申請專利範圍第11項所述之半導體封裝件，其中，該電子元件復包括用以電性連接該第一導電元件的第三導電元件。
- 如申請專利範圍第11項所述之半導體封裝件，其中，該電子元件係為半導體晶片或封裝結構。
- 如申請專利範圍第9項所述之半導體封裝件，其中，形成該電性連接墊之材料係銅。
- 如申請專利範圍第9項所述之半導體封裝件，其中，該封裝膠體開孔係呈該第一表面端窄且第二表面端寬的錐形，且該電性連接墊係填滿該封裝膠體開孔之第一表面端而呈錐形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102146553A TWI541952B (zh) | 2013-12-17 | 2013-12-17 | 半導體封裝件及其製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102146553A TWI541952B (zh) | 2013-12-17 | 2013-12-17 | 半導體封裝件及其製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201526174A true TW201526174A (zh) | 2015-07-01 |
| TWI541952B TWI541952B (zh) | 2016-07-11 |
Family
ID=54197780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102146553A TWI541952B (zh) | 2013-12-17 | 2013-12-17 | 半導體封裝件及其製法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI541952B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI825552B (zh) * | 2022-01-11 | 2023-12-11 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
-
2013
- 2013-12-17 TW TW102146553A patent/TWI541952B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI825552B (zh) * | 2022-01-11 | 2023-12-11 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI541952B (zh) | 2016-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI460834B (zh) | 嵌埋穿孔晶片之封裝結構及其製法 | |
| TWI418003B (zh) | 嵌埋電子元件之封裝結構及其製法 | |
| TWI496254B (zh) | 嵌埋半導體元件之封裝結構及其製法 | |
| TW201605309A (zh) | 無核心層封裝基板及其製法 | |
| TWI525769B (zh) | 封裝基板及其製法 | |
| US9607860B2 (en) | Electronic package structure and fabrication method thereof | |
| TWI594382B (zh) | 電子封裝件及其製法 | |
| TW201407716A (zh) | 半導體封裝件之製法 | |
| TWI582861B (zh) | 嵌埋元件之封裝結構及其製法 | |
| TW201901908A (zh) | 電子封裝件及其製法 | |
| TWI491017B (zh) | 半導體封裝件及其製法 | |
| TWI567888B (zh) | 封裝結構及其製法 | |
| TWI438880B (zh) | 嵌埋穿孔晶片之封裝結構及其製法 | |
| TW201611213A (zh) | 封裝結構及其製法 | |
| TWI546931B (zh) | 半導體器件的製作方法 | |
| TWI541952B (zh) | 半導體封裝件及其製法 | |
| TWI508197B (zh) | 半導體封裝件及其製法 | |
| TWI591788B (zh) | 電子封裝件之製法 | |
| TWI658557B (zh) | 線路載板及其製造方法 | |
| TWI425886B (zh) | 嵌埋有電子元件之封裝結構及其製法 | |
| TWI570856B (zh) | 封裝結構及其製法 | |
| CN106158782B (zh) | 电子封装件及其制法 | |
| TW201603213A (zh) | 半導體封裝件及其製法 | |
| TWI634629B (zh) | 電子封裝件及其製法 | |
| TW201822331A (zh) | 電子封裝件 |