JP5629313B2 - 差動信号伝送線路、icパッケージおよびそれらの試験方法 - Google Patents
差動信号伝送線路、icパッケージおよびそれらの試験方法 Download PDFInfo
- Publication number
- JP5629313B2 JP5629313B2 JP2012514690A JP2012514690A JP5629313B2 JP 5629313 B2 JP5629313 B2 JP 5629313B2 JP 2012514690 A JP2012514690 A JP 2012514690A JP 2012514690 A JP2012514690 A JP 2012514690A JP 5629313 B2 JP5629313 B2 JP 5629313B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- package
- differential signal
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008054 signal transmission Effects 0.000 title claims description 33
- 238000010998 test method Methods 0.000 title claims description 19
- 238000012360 testing method Methods 0.000 claims description 38
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 7
- 238000011056 performance test Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/46—Monitoring; Testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/50—Systems for transmission between fixed stations via two-conductor transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6638—Differential pair signal lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dc Digital Transmission (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1.ICパッケージの構成
図1(a)は、本発明に係る差動信号伝送線路(または差動信号伝送装置)の一実施形態であるICパッケージの構成を示した図である。本実施形態のICパッケージ50は内部にLSIチップ10を備える。LSIチップ10は複数の端子(図示せず)を備え、各端子は、ボンディングワイヤ20、21a、21b、・・・を介して、リードフレーム40、41a、41b、・・・に接続されている。なお、図1(a)では、説明の便宜上、ICパッケージ50の一部の接続端子のみ記載している。
本実施形態のICパッケージ50のNC端子43は、通常使用時は非接続端子としていずれの電位(ノード)にも接続されない状態で使用されるが、ICパッケージの性能を評価する所定の試験時においてはテスト端子として使用できる。以下、NC端子43をテスト端子として用いた試験方法について説明する。
図2を参照して、ICパッケージ50に対する差動信号へのコモンモードノイズ印加試験について説明する。
受信性能を評価することにより、LSIのコモンモードノイズ耐性を評価する。
図3を参照して、ICパッケージ50に対する差動信号へのESD印加試験について説明する。
図4を参照して、ICパッケージ50に対する差動信号のイントラスキュー評価試験について説明する。イントラスキューとは、正側の差動信号(S+)と負側の差動信号(S-)の時間差(スキュー)である。
本実施形態のICパッケージ50では、差動信号端子41a、41b間にNC端子43を設けている。これにより、差動信号端子41a、41bすなわちリードフレーム41a、41b間の距離を、NC端子43を設けない場合に比して、より長く確保することができる。よって、それらの端子(リードフレーム)41a、41b間の結合容量および相互インダクタンスをより低下させることができ、ICパッケージ50の特性インピーダンスを上昇さることができ、結果としてリターンロス特性を向上させることが可能となる。
以下いくつかの変形例について説明する。
において、NC端子43を基準電位に接続してもよい(図7参照)。NC端子43を基準電位に接続することにより、NC端子43と差動信号端子41a、41bの間に容量が形成される。ICパッケージの動作において、差動信号端子41a、41bにコモンモードノイズやESDが入力されても、NC端子43と差動信号端子41a、41bの間に形成される容量により、コモンモードノイズやESDが接地電位に逃されるため、コモンモードノイズやESDの影響を防止できる。
実施の形態1では、本発明の思想をICパッケージに適用した例を示した。本実施形態では、本発明の思想をコネクタに適用した例を示す。
20、21a、21b ボンディングワイヤ
40、41a、41b、42a、42b、43 リードフレーム(端子)
50 ICパッケージ
60 プリント基板
61 コネクタ
63 信号端子
100 コネクタ
141a、141b、142a、142b、143 リードフレーム(端子)
151a、151b、152a、152b、153 リードフレーム(端子)
Claims (15)
- 正の極性を持つ信号と負の極性を持つ信号とからなる一対の差動信号を伝送する伝送線路であって、
前記正の極性を持つ信号を伝送する第1の信号端子と、
前記負の極性を持つ信号を伝送する第2の信号端子と、
前記第1の信号端子と前記第2の信号端子との間に配置され、いずれの電位にも接続されていない第3の端子と
を備えた、差動信号伝送線路。 - 基準電位に接続される第1及び第2の接地端子をさらに備え、
前記第1の接地端子と前記第2の接地端子との間に、前記第1及び第2及び第3の端子が配置された、請求項1記載の差動信号伝送線路。 - 前記第3の端子は、当該差動信号伝送線路の所定の性能試験時においてテスト端子として使用される、請求項1または2記載の差動信号伝送線路。
- 請求項1ないし3のいずれかに記載の差動信号伝送線路を備えたICパッケージ。
- 請求項1ないし3のいずれかに記載の差動信号伝送線路を備えたコネクタ。
- 請求項3に記載の差動信号伝送線路の試験方法であって、
前記第3の端子にテスト用のノイズ信号を印加し、
前記第3の端子へのノイズ信号の印加時において、受信性能を評価することにより、
測定した信号に基づきコモンモードノイズ耐性を評価する、
差動信号伝送線路の試験方法。 - 請求項3に記載の差動信号伝送線路の試験方法であって、
前記第3の端子にESDを印加し、
前記第3の端子へのESDの印加時において、受信性能を評価することにより、
測定した信号に基づきESD耐性を評価する、
差動信号伝送線路の試験方法。 - 請求項3に記載の差動信号伝送線路の試験方法であって、
前記第3の端子を、抵抗を介して接地電位に接続し、
前記第1及び第2の信号端子それぞれにテスト用の差動信号を印加し、
前記第3の端子に接続された抵抗に発生する電圧を測定し、
測定した電圧に基づき差動信号のスキューを評価する、
差動信号伝送線路の試験方法。 - 正の極性を持つ信号と負の極性を持つ信号とからなる一対の差動信号を送受信する集積回路と、前記正の極性を持つ信号を伝送する第1の信号端子と、前記負の極性を持つ信号を伝送する第2の信号端子と、前記第1の信号端子と前記第2の信号端子との間に配置された第3の端子とを備え、前記第1及び第2の端子は前記集積回路に電気的に接続され、前記第3の端子は前記集積回路に電気的に接続されていないICパッケージの試験方法であって、
前記第3の端子にテスト用のノイズ信号を印加し、
前記第3の端子へのノイズ信号の印加時において、受信性能を評価することにより、
測定した信号に基づきコモンモードノイズ耐性を評価する、
ICパッケージの試験方法。 - 正の極性を持つ信号と負の極性を持つ信号とからなる一対の差動信号を送受信する集積回路と、前記正の極性を持つ信号を伝送する第1の信号端子と、前記負の極性を持つ信号を伝送する第2の信号端子と、前記第1の信号端子と前記第2の信号端子との間に配置された第3の端子とを備え、前記第1及び第2の端子は前記集積回路に電気的に接続され、前記第3の端子は前記集積回路に電気的に接続されていないICパッケージの試験方法であって、
前記第3の端子にESDを印加し、
前記第3の端子へのESDの印加時において、受信性能を評価することにより、
測定した信号に基づきESD耐性を評価する、
ICパッケージの試験方法。 - 正の極性を持つ信号と負の極性を持つ信号とからなる一対の差動信号を送受信する集積回路と、前記正の極性を持つ信号を伝送する第1の信号端子と、前記負の極性を持つ信号を伝送する第2の信号端子と、前記第1の信号端子と前記第2の信号端子との間に配置された第3の端子とを備え、前記第1及び第2の端子は前記集積回路に電気的に接続され、前記第3の端子は前記集積回路に電気的に接続されていないICパッケージの試験方法であって、
前記第3の端子を、抵抗を介して接地電位に接続し、
前記第1及び第2の信号端子それぞれにテスト用の差動信号を印加し、
前記第3の端子に接続された抵抗に発生する電圧を測定し、
測定した電圧に基づき差動信号のスキューを評価する、
ICパッケージの試験方法。 - 前記第3の端子は基準電位に接続される端子である、
請求項9ないし11のいずれかに記載のICパッケージの試験方法。 - 前記ICパッケージにおいて前記第3の端子を複数個設けた、請求項9ないし12のいずれかに記載のICパッケージの試験方法。
- 前記第1及び第2の信号端子並びに前記第3の端子は、ICパッケージ外部に表出した部分とICパッケージ内部に延在した部分を有しており、
前記第3の端子のICパッケージ内部に延在した部分は、前記第1の信号端子のICパッケージ内部に延在した部分と、前記第2の信号端子のICパッケージ内部に延在した部分のそれぞれから等距離の位置に配置される、
請求項9ないし12のいずれかに記載のICパッケージの試験方法。 - 前記ICパッケージは、基準電位に接続される第1及び第2の接地端子をさらに備え、
前記第1の接地端子と前記第2の接地端子との間に、前記第1及び第2及び第3の端子が配置された、請求項9ないし14のいずれかに記載のICパッケージの試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012514690A JP5629313B2 (ja) | 2010-05-12 | 2011-04-13 | 差動信号伝送線路、icパッケージおよびそれらの試験方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010110220 | 2010-05-12 | ||
JP2010110220 | 2010-05-12 | ||
PCT/JP2011/002188 WO2011142079A1 (ja) | 2010-05-12 | 2011-04-13 | 差動信号伝送線路、icパッケージおよびそれらの試験方法 |
JP2012514690A JP5629313B2 (ja) | 2010-05-12 | 2011-04-13 | 差動信号伝送線路、icパッケージおよびそれらの試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011142079A1 JPWO2011142079A1 (ja) | 2013-07-22 |
JP5629313B2 true JP5629313B2 (ja) | 2014-11-19 |
Family
ID=44914140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012514690A Expired - Fee Related JP5629313B2 (ja) | 2010-05-12 | 2011-04-13 | 差動信号伝送線路、icパッケージおよびそれらの試験方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20120112784A1 (ja) |
EP (1) | EP2571213A4 (ja) |
JP (1) | JP5629313B2 (ja) |
CN (1) | CN102474476B (ja) |
WO (1) | WO2011142079A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9837188B2 (en) * | 2012-07-06 | 2017-12-05 | Nxp B.V. | Differential return loss supporting high speed bus interfaces |
US10109904B2 (en) | 2015-08-11 | 2018-10-23 | Keysight Technologies, Inc. | Coaxial transmission line including electrically thin resistive layer and associated methods |
US9842813B2 (en) | 2015-09-21 | 2017-12-12 | Altera Corporation | Tranmission line bridge interconnects |
US9900032B1 (en) | 2016-07-29 | 2018-02-20 | Keysight Technologies, Inc. | Differential transmission assembly with common mode suppression |
WO2019074470A1 (en) | 2017-10-09 | 2019-04-18 | Keysight Technologies, Inc. | MANUFACTURE OF HYBRID COAXIAL CABLE |
US10880991B2 (en) * | 2018-04-04 | 2020-12-29 | Marvell Asia Pte, Ltd. | Apparatus and methods for enhancing signaling bandwidth in an integrated circuit package |
JP7075121B2 (ja) * | 2018-08-21 | 2022-05-25 | 地方独立行政法人東京都立産業技術研究センター | 電子製品の評価方法および評価装置 |
JP7156007B2 (ja) * | 2018-12-25 | 2022-10-19 | セイコーエプソン株式会社 | 液体吐出装置、及び回路基板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004006789A (ja) * | 2002-04-04 | 2004-01-08 | Seiko Epson Corp | プリント配線基板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4761524B2 (ja) * | 2004-09-28 | 2011-08-31 | キヤノン株式会社 | プリント配線板及びプリント回路板 |
JP2006262460A (ja) * | 2005-03-17 | 2006-09-28 | Samsung Electronics Co Ltd | 低電圧差動信号の送受信システム |
JP4241772B2 (ja) * | 2005-07-20 | 2009-03-18 | キヤノン株式会社 | プリント回路板および差動信号伝送構造 |
US7479680B2 (en) * | 2005-11-30 | 2009-01-20 | California Micro Devices | Method and apparatus that provides differential connections with improved ESD protection and routing |
JP2009004628A (ja) * | 2007-06-22 | 2009-01-08 | Toshiba Corp | 半導体装置 |
JP2009147058A (ja) * | 2007-12-13 | 2009-07-02 | Panasonic Corp | インピーダンス整合フィルタ、および、実装基板 |
JP5508680B2 (ja) * | 2008-02-15 | 2014-06-04 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2009267227A (ja) * | 2008-04-28 | 2009-11-12 | Sumitomo Metal Electronics Devices Inc | 半導体素子収納用パッケージとその製造方法 |
JP5242605B2 (ja) * | 2010-01-28 | 2013-07-24 | ルネサスエレクトロニクス株式会社 | 配線構造 |
-
2011
- 2011-04-13 JP JP2012514690A patent/JP5629313B2/ja not_active Expired - Fee Related
- 2011-04-13 CN CN201180002860.3A patent/CN102474476B/zh not_active Expired - Fee Related
- 2011-04-13 EP EP11780340.3A patent/EP2571213A4/en not_active Withdrawn
- 2011-04-13 US US13/383,726 patent/US20120112784A1/en not_active Abandoned
- 2011-04-13 WO PCT/JP2011/002188 patent/WO2011142079A1/ja active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004006789A (ja) * | 2002-04-04 | 2004-01-08 | Seiko Epson Corp | プリント配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2011142079A1 (ja) | 2013-07-22 |
CN102474476B (zh) | 2016-06-15 |
WO2011142079A1 (ja) | 2011-11-17 |
CN102474476A (zh) | 2012-05-23 |
EP2571213A1 (en) | 2013-03-20 |
EP2571213A4 (en) | 2015-11-18 |
US20120112784A1 (en) | 2012-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5629313B2 (ja) | 差動信号伝送線路、icパッケージおよびそれらの試験方法 | |
KR100702640B1 (ko) | 신호 송신 회로 | |
US7545652B2 (en) | Printed circuit board and differential signaling structure | |
JP4012553B2 (ja) | インダクタンス素子及び信号伝送回路 | |
JP4213695B2 (ja) | 信号伝送回路 | |
JP3962735B2 (ja) | 信号伝送回路、電子機器、ケーブル、及びコネクタ | |
TWI414791B (zh) | 測試配置裝置、彈簧銷針及用以測試受測元件之方法 | |
US7573353B2 (en) | Circuit topology for multiple loads | |
WO2011076259A1 (en) | Tapped transmission line structure, test board, automated test equipment and method for providing signals to a plurality of devices | |
US7746195B2 (en) | Circuit topology for multiple loads | |
JP2017059517A (ja) | 電子機器、およびプリンター | |
JP5096871B2 (ja) | ケーブル断線検出装置およびケーブル断線検出方法 | |
JP5873682B2 (ja) | リドライバic、半導体装置、及びその製造方法 | |
CN203675437U (zh) | 电路板及具有此电路板的电子装置 | |
EP2684063B1 (en) | Non-contact testing devices for printed circuit boards transporting high-speed signals | |
JP4213696B2 (ja) | 信号伝送回路 | |
CN219552455U (zh) | 芯片输出信号在不同反射条件下的通用扩展测试板 | |
JP6812270B2 (ja) | プローブカード | |
CN112398540B (zh) | 光模块及包括其的信号处理系统 | |
JP2007037065A (ja) | 信号伝送回路、電子機器、ケーブル、及びコネクタ | |
JP6895122B2 (ja) | カレントモニタ及びカレントモニタ用中継装置 | |
JP5530678B2 (ja) | 分岐コネクタ | |
JP2013108786A (ja) | 半導体集積回路 | |
JPWO2011117941A1 (ja) | 通信装置、テレビジョン受像機、映像信号記録装置および通信方法 | |
JP6040521B2 (ja) | ノイズ抑制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141003 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5629313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |