JP5629313B2 - 差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法 - Google Patents

差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法 Download PDF

Info

Publication number
JP5629313B2
JP5629313B2 JP2012514690A JP2012514690A JP5629313B2 JP 5629313 B2 JP5629313 B2 JP 5629313B2 JP 2012514690 A JP2012514690 A JP 2012514690A JP 2012514690 A JP2012514690 A JP 2012514690A JP 5629313 B2 JP5629313 B2 JP 5629313B2
Authority
JP
Japan
Prior art keywords
terminal
signal
package
differential signal
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012514690A
Other languages
English (en)
Other versions
JPWO2011142079A1 (ja
Inventor
耕平 増田
耕平 増田
柴田　修
修 柴田
寛 末永
寛 末永
義行 齊藤
義行 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012514690A priority Critical patent/JP5629313B2/ja
Publication of JPWO2011142079A1 publication Critical patent/JPWO2011142079A1/ja
Application granted granted Critical
Publication of JP5629313B2 publication Critical patent/JP5629313B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/50—Systems for transmission between fixed stations via two-conductor transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc Digital Transmission (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、差動信号を伝送する端子を備えた差動信号伝送線路およびそのような伝送線路を備えたＩＣパッケージ並びにそれらの試験方法に関する。
近年、機器間または機器内でデータを伝送するためのインタフェースは益々高速化され、Ｇｂｐｓオーダの伝送が可能な高速デジタルインタフェースが主流となってきている。高速デジタルインタフェースの代表的なものとして、ＳＡＴＡ（Serial ATA）やＵＳＢ３．０等がある。
デジタル信号が高速化すると信号の周期が短くなり時間軸におけるタイミングマージンが減少する。したがって、機器内部で発生するノイズや外来ノイズの影響を顕著に受け、受信性能の劣化につながる。これらのノイズに対する耐性を考慮して、多くの高速デジタルインタフェースでは差動伝送方式が用いられている。差動伝送方式は、正と負の相補信号である差動信号を用いて伝送を行なう伝送方式である。差動伝送方式では、正信号の磁界と負信号の磁界が互いに相殺されるためにノイズ放射が低い。また、正信号と負信号の差分をとって信号受信を行なうため、外来ノイズが相殺されることになりノイズ耐性も高い。
よって、差動伝送方式を用いる高速デジタルインタフェースに対応した伝送装置では、適切なノイズ耐性が得られるよう装置全体を適宜設計することが必要となる。具体的には、図１１（ａ）に示すようなコネクタ、信号配線、ＩＣパッケージ及びＬＳＩで構成される装置の場合、良好なノイズ耐性を得るためには、コネクタ、配線、ＩＣパッケージ、ＬＳＩの各要素間の特性インピーダンスを整合させることや正信号の配線長と負信号の配線長とを揃えることなどが必要となる。
しかし、各要素が不十分に設計された場合や大きな外来ノイズの影響を受けた場合に差動信号の信号品質が悪くなることが考えられる。したがって、信号の受信を行なうＬＳＩ単体の受信性能を試験する方法が必要である。
また、これらの高速デジタルインタフェースに対してはリターンロスが問題となる。リターンロス（反射損失）は、入射波と反射波の電力比であり、一般にデシベルで表される。近年、高速デジタルインタフェースに対してリターンロス規制が導入され、リターンロスが所定値以内に抑えるよう要求されている。
よって、高速デジタルインタフェースに対応した伝送装置では、リターンロス規制を順守するよう装置全体を適宜設計することが必要となる。具体的には、図１１（ａ）に示すようなコネクタ、配線、ＩＣパッケージ及びＬＳＩで構成される装置の場合、良好なリターンロス特性を得るためには、コネクタ、配線、ＩＣパッケージ、ＬＳＩの各要素間の特性インピーダンスを整合させることが必要となる。
なお、差動信号を伝送するＩＣパッケージに関する発明として以下の先行技術文献に開示されたものがある。
特開２００９−２６７２２７号公報 特開２００９−４６２８号公報 特開２００６−２６２４６０号公報
しかしながら、これらの文献では、ＬＳＩ単体のノイズ耐性を試験する方法は明示されていない。さらに、実際の装置においては要素間の特性インピーダンスの整合をとることは困難であり、一般には図１１（ｂ）に示すように要素間の接続部分において特性インピーダンスの変動が生じる。例えば、図１１（ｂ）では、ＩＣパッケージ（リードフレームとボンディングワイヤ）とＬＳＩの接続部分付近において特性インピーダンスが大きく低下している。
このようなＩＣパッケージとＬＳＩの接続部分付近における特性インピーダンスの低下は、リターンロス特性の悪化を招き、結果としてリターンロス規制を順守できないという問題を生じる。
本発明は、上記課題を解決すべくなされたものであり、その目的とするところは、伝送線路の特性インピーダンスを改善し良好なリターンロス特性を実現する差動信号伝送線路及びそれを含むＩＣパッケージを提供することにある。さらには、ＩＣパッケージやコネクタを用いてＬＳＩ単体のノイズ耐性を評価する伝送線路構造とその試験方法を提供することにある。
本発明に係るＩＣパッケージは、正の極性を持つ信号と負の極性を持つ信号とからなる一対の差動信号を送受信する集積回路と、正の極性を持つ信号を伝送する第１の信号端子と、負の極性を持つ信号を伝送する第２の信号端子と、第１の信号端子と第２の信号端子との間に配置された第３の端子とを備える。第１及び第２の端子は集積回路に電気的に接続され、第３の端子は集積回路に電気的に接続されていない。
本発明に係る差動信号伝送線路は、第１の差動信号と第２の差動信号からなる一対の差動信号を伝送する装置であって、第１の差動信号を伝送する第１の信号端子と、第２の差動信号を伝送する第２の信号端子と、第１の信号端子と第２の信号端子との間に配置され、いずれの電位にも接続されていない第３の端子とを備える。
本発明に係る第１の試験方法は、上記のＩＣパッケージまたは差動信号伝送線路の試験方法であって、非接続端子にテスト用のノイズ信号を印加し、第３の端子へのノイズ信号の印加時において、受信性能の評価を行なうことによりコモンモードノイズ耐性を評価する。
本発明に係る第２の試験方法は、上記のＩＣパッケージまたは差動信号伝送線路の試験方法であって、第３の端子にＥＳＤを印加し、第３の端子へのＥＳＤの印加時において、受信性能の評価を行なうことによりＥＳＤ耐性を評価する。
本発明に係る第３の試験方法は、上記のＩＣパッケージまたは差動信号伝送線路の試験方法であって、第３の端子を、抵抗を介して接地電位に接続し、第１及び第２の信号端子それぞれにテスト用の差動信号を印加し、第３の端子に接続された抵抗に発生する電圧を測定し、測定した電圧に基づき差動信号のスキューを評価する。
本発明のＩＣパッケージまたは差動信号伝送線路によれば、第３の端子を差動信号端子間に設けたことで、差動信号端子間の間隔を広くでき、信号端子間の結合容量および相互インダクタンスを低下でき、差動信号伝送線路の特性インピーダンスを上昇させることができる。その結果、差動信号伝送線路のリターンロス特性を向上できる。また、本発明のＩＣパッケージまたは差動信号伝送線路によれば、第３の端子を、ＩＣパッケージまたは差動信号伝送線路の性能を評価する際のテスト端子として用いることができ、種々の試験が可能となる。
（ａ）本発明に係る差動信号伝送線路（または差動信号伝送装置）の一実施形態であるＩＣパッケージの構成を示した図、（ｂ）実施形態１のＩＣパッケージにおける差動信号伝送に関連した接続端子の配置を説明した図 ＮＣ端子を用いた差動信号へのコモンモードノイズ印加試験について説明した図 ＮＣ端子を用いた差動信号へのＥＳＤ印加試験について説明した図 ＮＣ端子を用いた差動信号のイントラスキュー評価試験について説明した図 ＩＣパッケージのインピーダンス特性の測定結果を示した図 ＩＣパッケージのリターンロス特性の測定結果を示した図 ＩＣパッケージのＮＣ端子が接地されて使用される状態を説明した図 複数のＮＣ端子が設けられたＩＣパッケージを説明した図 ２つの差動信号端子から等距離の位置に配置されたＮＣ端子の配置を説明した図 本発明に係る差動信号伝送線路（または差動信号伝送装置）の一実施形態であるコネクタの端子を説明した図 （ａ）従来の高速デジタルインタフェースに対応した伝送装置の構成を示す図、（ｂ）リターンロス特性の問題を説明するための図
以下、添付の図面を参照して本発明の実施の形態を説明する。
実施の形態１
１．ＩＣパッケージの構成
図１（ａ）は、本発明に係る差動信号伝送線路（または差動信号伝送装置）の一実施形態であるＩＣパッケージの構成を示した図である。本実施形態のＩＣパッケージ５０は内部にＬＳＩチップ１０を備える。ＬＳＩチップ１０は複数の端子（図示せず）を備え、各端子は、ボンディングワイヤ２０、２１ａ、２１ｂ、・・・を介して、リードフレーム４０、４１ａ、４１ｂ、・・・に接続されている。なお、図１（ａ）では、説明の便宜上、ＩＣパッケージ５０の一部の接続端子のみ記載している。
ＩＣパッケージ５０は樹脂モールドされ、その内部に、ＬＳＩチップ１０、ボンディングワイヤ２０、２１ａ、２１ｂ、・・・、及びリードフレーム４０、４１ａ、４１ｂ、・・・の一部を封入している。リードフレーム４０、４１ａ、４１ｂ、・・・において樹脂モールドの外部に露出する部分は、ＩＣパッケージ５０をプリント基板６０に実装する際の接続端子として機能する。
本実施形態のＬＳＩチップ１０は、ＳＡＴＡ（Serial-ATA）やＵＳＢ３．０等の差動信号を用いて高速な信号伝送が可能なインタフェースに対応しており、このためＩＣパッケージ５０は差動信号を伝送するための信号端子を備える。図１（ｂ）は、本実施形態のＩＣパッケージ５０における差動信号伝送に関連した接続端子の配置を説明した図である。接続端子４１ａ、４１ｂは差動信号を伝送する端子であり、接続端子４１ａは正側の差動信号（Ｓ＋）を、接続端子４１ｂは負側の差動信号（Ｓ−）をそれぞれ伝送する。また、接続端子４２ａ、４２ｂは基準電位に接続された端子である。以下、接続端子４１ａ、４１ｂを「差動信号端子」と、接続端子４２ａ、４２ｂを「グランド端子」と称す。
特に、本実施形態では、差動信号端子４１ａと差動信号端子４１ｂの間に端子４３を設けている。この端子４３は、いずれの電位にも接続されていない端子である（以下、このような端子を「ＮＣ端子」と称す。）。すなわち、差動信号端子４１ａ、４１ｂ（すなわちリードフレーム４１ａ、４１ｂ）及びグランド端子４２ａ、４２ｂ（すなわちリードフレーム４２ａ、４２ｂ）等はボンディングワイヤ２１ａ、２１ｂ、・・・を介して、ＬＳＩチップ１０の各端子に接続されているのに対して、ＮＣ端子４３（すなわちリードフレーム４３）は、ＬＳＩチップ１０の端子及び他のいずれのノードにも接続されていない。差動信号端子４１ａと差動信号端子４１ｂの間にこのようなＮＣ端子４３を設けたことでリターンロス特性を改善できる（詳細は後述）。
ここで、ＮＣ端子４３を設けたことで、ＮＣ端子４３に印加されるノイズの影響が懸念される。しかし、本実施形態では、ＮＣ端子４３はＬＳＩチップ１０の端子には接続されていない。このため、ＮＣ端子４３にノイズが印加されたとしても、そのノイズがＬＳＩチップ１０に伝達することが防止される。また、ＮＣ端子４３に印加されたノイズが、ＮＣ端子４３と差動信号端子４１ａ及び差動信号端子４１ｂとの間の結合を介して、差動信号端子４１ａ及び差動信号端子４１ｂに伝達されたとしても、差動信号の特性から、差動信号を受けた装置側においてノイズはキャンセルされる。
なお、本実施形態では、ＮＣ端子４３（リードフレーム４３）は、ボンディングワイヤに接続されていないが、ボンディングワイヤがＬＳＩ内部のいずれの電位にも接続されていなければ、ＮＣ端子４３（リードフレーム４３）にボンディングワイヤが接続されていてもよい。
２．ＮＣ端子を用いたＩＣパッケージの各種試験
本実施形態のＩＣパッケージ５０のＮＣ端子４３は、通常使用時は非接続端子としていずれの電位（ノード）にも接続されない状態で使用されるが、ＩＣパッケージの性能を評価する所定の試験時においてはテスト端子として使用できる。以下、ＮＣ端子４３をテスト端子として用いた試験方法について説明する。
２．１ 差動信号へのコモンモードノイズ印加試験
図２を参照して、ＩＣパッケージ５０に対する差動信号へのコモンモードノイズ印加試験について説明する。
ＮＣ端子４３に０オームの抵抗Ｒを介して信号端子６３を接続し、差動信号端子４１ａ、４１ｂにコネクタ６１を接続する。ＮＣ端子４３に信号端子６３を介してノイズ信号を印加する。これによって、ＮＣ端子４３（すなわちリードフレーム４３）から、２つの差動信号端子４１ａ、４１ｂ（すなわちリードフレーム４１ａ、４１ｂ）にコモンモードノイズが印加される。その状態で、

受信性能を評価することにより、ＬＳＩのコモンモードノイズ耐性を評価する。
以上のように、本実施の形態のＩＣパッケージ５０は、通常の使用時にはＮＣ端子４３には何も接続せず、コモンモードノイズ耐性試験時には、抵抗Ｒを接続してＮＣ端子４３を、ノイズを印加するためのテスト用端子として使用することで、コモンモードノイズ耐性の評価が可能となる。
２．２ 差動信号へのＥＳＤ印加試験
図３を参照して、ＩＣパッケージ５０に対する差動信号へのＥＳＤ印加試験について説明する。
ＮＣ端子４３にＥＳＤ（静電気放電：Electrostatic Discharge）を、ＥＳＤガン等を用いて印加する。これによって、ＮＣ端子のリードフレーム４３から、２つの差動信号端子のリードフレーム４１ａ、４１ｂへＥＳＤが印加される。その状態で、受信性能を評価することにより、ＬＳＩのＥＳＤ耐性を評価することができる。
以上のように、本実施の形態のＩＣパッケージ５０は、通常の使用時にはＮＣ端子４３には何も接続せず、ＥＳＤ耐性試験時には、ＮＣ端子４３をＥＳＤを印加するためのテスト用端子として使用することで、ＥＳＤ耐性試験が可能となる。
２．３ 差動信号のイントラスキュー評価試験
図４を参照して、ＩＣパッケージ５０に対する差動信号のイントラスキュー評価試験について説明する。イントラスキューとは、正側の差動信号（S+）と負側の差動信号（S-）の時間差（スキュー）である。
ＮＣ端子４３を抵抗Ｒを介してグランドに接続する。そして、差動信号端子４１ａ、４１ｂのそれぞれに差動信号（S+,S-）を印加する。ここで、それぞれの差動信号端子４１ａ、４１ｂを伝播する差動信号間にずれがなければ、ＮＣ端子４３に接続された抵抗Ｒには電圧が発生しない。しかし、それぞれの差動信号端子４１ａ、４１ｂを伝播する差動信号間に時間差（スキュー）があると、そのずれの間、抵抗Ｒの両端に電圧が発生する。この発生した電圧を測定することで、差動信号のイントラスキューを評価することができる。
差動信号端子４１ａ、４１ｂに伝送される信号に時間差（スキュー）がない場合、ＮＣ端子４３上では、差動信号端子４１ａによる電界の影響と差動信号端子４１ｂによる電界の影響とが互いに打ち消しあうため、抵抗Ｒには電圧が発生しない。しかし、差動信号端子４１ａ、４１ｂで伝送される信号に時間差（スキュー）があると、その時間差の期間内は、差動信号端子４１ａによる電界の影響と差動信号端子４１ｂによる電界の影響とが互いに打ち消されないため、ＮＣ端子４３に接続された抵抗Ｒに電圧が発生する。よって、この抵抗Ｒに発生する電圧を測定することでイントラスキューを評価することができる。
以上のように、本実施の形態のＩＣパッケージ５０は、通常の使用時にはＮＣ端子４３には何も接続せず、イントラスキュー評価時には、ＮＣ端子４３をテスト用端子として使用することで、イントラスキュー評価が可能となる。
３．ＮＣ端子を用いたＩＣパッケージの特性インピーダンス
本実施形態のＩＣパッケージ５０では、差動信号端子４１ａ、４１ｂ間にＮＣ端子４３を設けている。これにより、差動信号端子４１ａ、４１ｂすなわちリードフレーム４１ａ、４１ｂ間の距離を、ＮＣ端子４３を設けない場合に比して、より長く確保することができる。よって、それらの端子（リードフレーム）４１ａ、４１ｂ間の結合容量および相互インダクタンスをより低下させることができ、ＩＣパッケージ５０の特性インピーダンスを上昇さることができ、結果としてリターンロス特性を向上させることが可能となる。
図５は、ＩＣパッケージのインピーダンス特性の測定結果を示した図である。また、図６は、ＩＣパッケージのリターンロス特性の測定結果を示した図である。図５，６において、実線は、本実施形態のように差動信号端子４１ａ、４１ｂ間にＮＣ端子４３を設けた場合の特性を示し、破線は、ＮＣ端子４３を設けていない従来の構成の場合における特性を示す。なお、図５において横軸は時間を示しているが、時間はＩＣパッケージの端子からの距離に対応している。例えば、図６において、６４００μｓｅｃ付近で特性インピーダンスが大きく変動しているが、６４００μｓｅｃ付近はＬＳＩチップと接続端子（すなわちリードフレーム）が接続されている位置付近に相当する。
図５から、本実施形態のように差動信号端子４１ａ、４１ｂ間にＮＣ端子４３を設けることにより、インピーダンス特性の変動を抑制できることが理解できる。また、図６から、本実施形態のように差動信号端子４１ａ、４１ｂ間にＮＣ端子４３を設けることにより、リターンロスを抑制できることが理解できる。
以上のように、ＩＣパッケージ５０のテスト時には、ＮＣ端子４３をテスト端子として使用することでＩＣパッケージ５０の種々の性能評価が可能となる一方で、ＩＣパッケージ５０の通常の使用時には、ＮＣ端子４３をいずれの電位にも接続しないことでリターンロス特性を改善できる。
４．変形例
以下いくつかの変形例について説明する。
（１）上記の例では、NC端子４３がいずれの電位にも接続されない例を説明したが、NC端子４３を基準電位に接続してもよい。すなわち、ICパッケージ５０の動作時
において、NC端子４３を基準電位に接続してもよい（図７参照）。NC端子４３を基準電位に接続することにより、ＮＣ端子４３と差動信号端子４１ａ、４１ｂの間に容量が形成される。ICパッケージの動作において、差動信号端子４１ａ、４１ｂにコモンモードノイズやＥＳＤが入力されても、ＮＣ端子４３と差動信号端子４１ａ、４１ｂの間に形成される容量により、コモンモードノイズやＥＳＤが接地電位に逃されるため、コモンモードノイズやＥＳＤの影響を防止できる。
（２）上記の例では、差動信号端子４１ａと差動信号端子４１ｂの間に１つのＮＣ端子４３を設けた例を説明したが、ＮＣ端子は複数設けても良い。例えば、図８に示すように２本設けても良いし、３または４本設けても良い（特性インピーダンスを１００Ωとするためには、２本または３本が好ましい）。
（３）ＮＣ端子４３の配置について、ＮＣ端子４３と差動信号端子４１ａ間の距離と、ＮＣ端子４３と差動信号端子４１ｂ間の距離とが等しくなるように、ＮＣ端子４３を配置するのが好ましい。図９に示すように、ＩＣパッケージ５０の内部から外部に向かうほど、ＮＣ端子４３と差動信号端子４１ａ、４１ｂ間の間隔は広がるが（ｄ１＜ｄ２＜ｄ３）、ＮＣ端子４３と差動信号端子４１ａ間の間隔と、ＮＣ端子４３と差動信号端子４１ｂ間の間隔が等しくなるように、NC端子４３を配置する。このようにＮＣ端子を配置することで、テーパー構造と同様の効果が得られ、特性インピーダンスの急激な変化を防止できる。
実施の形態２
実施の形態１では、本発明の思想をＩＣパッケージに適用した例を示した。本実施形態では、本発明の思想をコネクタに適用した例を示す。
図１０（ａ）は本実施形態のコネクタの上面図であり、図１０（ｂ）は本実施形態のコネクタの側面図である。本実施形態のコネクタ１００は開口部を有し、その開口部に、コネクタ１００の端子群に対応する端子群を備えた別のコネクタ（図示せず）（以下「プラグコネクタ」と称す。）が挿入可能なコネクタである。本実施形態のコネクタ１００も、ＳＡＴＡ（Serial-ATA）やＵＳＢ３．０等の差動信号を用いて高速な信号伝送が可能なインタフェースに対応している。
図１０（ａ）に示すように、コネクタ１００の開口部内側に、プラグコネクタの各々の端子と電気的に接続するための接続端子が複数配置されている。複数の接続端子には、接続端子１４１ａ、１４１ｂ、１４２ａ、１４３が含まれている。接続端子１４１ａ、１４１ｂは差動信号（S+,S-）をそれぞれ伝送するための差動信号端子である。また、接続端子１４２ａ、１４２ｂは基準電位に接続されたグランド端子である。接続端子１４３は、いずれの電位にも接続されていないＮＣ端子である。
また、コネクタ１００の外側には、プリント基板と電気的に接続するための複数の接続端子が設けられている（図１０（ａ）、（ｂ）参照）。コネクタ１００の外側に設けられた接続端子は、コネクタ開口部の内側に配置された接続端子に対応して設けられている。コネクタ１００の外側に設けられた複数の接続端子には、接続端子１５１ａ、１５１ｂ、１５２ａ、１５３が含まれる。接続端子１５１ａ、１５１ｂは差動信号端子であり、それぞれ開口部の内側に設けられた接続端子１４１ａ、１４１ｂと物理的に接続されている。接続端子１５２ａ、１５２ｂはグランド端子であり、それぞれ開口部の内側に設けられた接続端子１４２ａ、１４２ｂと物理的に接続されている。接続端子１５３は、いずれの電位にも接続されていない端子であり、接続端子１４３と物理的に接続されている。
以上のような端子構成を有する本実施形態のコネクタ１００においても、実施の形態１と同様の原理で、インピーダンス特性を改善し、リターンロス特性を向上させることができる。また、コネクタ１００の端子１５３をテスト端子として使用することもできる。
なお、本実施形態のコネクタ１００の開口に挿入可能なプラグコネクタは、コネクタ１００の接続端子１４１ａ、１４１ｂ、１４２ａ、１４３の各々に対応した端子を備えてもよい。すなわち、プラグコネクタは、差動信号端子１４１ａ、１４１ｂに対応した２つの差動信号端子を備え、さらに、その差動信号端子間に、いずれの電位にも接続されない、端子１４３に対応した端子を備えてもよい。
上記の実施の形態１、２では、本発明の思想をＩＣパッケージやコネクタに適用したが、これらに限定されるものではない。本発明の思想は、差動信号を伝送する端子を含む複数の端子が配列された装置に対して適用することができる。
本発明は、差動信号を伝送する端子を含む複数の端子が配列された装置（ＩＣパッケージやコネクタ等）に対して有用である。
１０ ＬＳＩ
２０、２１ａ、２１ｂ ボンディングワイヤ
４０、４１ａ、４１ｂ、４２ａ、４２ｂ、４３ リードフレーム（端子）
５０ ＩＣパッケージ
６０ プリント基板
６１ コネクタ
６３ 信号端子
１００ コネクタ
１４１ａ、１４１ｂ、１４２ａ、１４２ｂ、１４３ リードフレーム（端子）
１５１ａ、１５１ｂ、１５２ａ、１５２ｂ、１５３ リードフレーム（端子）

Claims (15)

  1. 正の極性を持つ信号と負の極性を持つ信号とからなる一対の差動信号を伝送する伝送線路であって、
    前記正の極性を持つ信号を伝送する第１の信号端子と、
    前記負の極性を持つ信号を伝送する第２の信号端子と、
    前記第１の信号端子と前記第２の信号端子との間に配置され、いずれの電位にも接続されていない第３の端子と
    を備えた、差動信号伝送線路。
  2. 基準電位に接続される第１及び第２の接地端子をさらに備え、
    前記第１の接地端子と前記第２の接地端子との間に、前記第１及び第２及び第３の端子が配置された、請求項１記載の差動信号伝送線路。
  3. 前記第３の端子は、当該差動信号伝送線路の所定の性能試験時においてテスト端子として使用される、請求項１または２記載の差動信号伝送線路。
  4. 請求項１ないし３のいずれかに記載の差動信号伝送線路を備えたＩＣパッケージ。
  5. 請求項１ないし３のいずれかに記載の差動信号伝送線路を備えたコネクタ。
  6. 請求項３に記載の差動信号伝送線路の試験方法であって、
    前記第３の端子にテスト用のノイズ信号を印加し、
    前記第３の端子へのノイズ信号の印加時において、受信性能を評価することにより、
    測定した信号に基づきコモンモードノイズ耐性を評価する、
    差動信号伝送線路の試験方法。
  7. 請求項３に記載の差動信号伝送線路の試験方法であって、
    前記第３の端子にＥＳＤを印加し、
    前記第３の端子へのＥＳＤの印加時において、受信性能を評価することにより、
    測定した信号に基づきＥＳＤ耐性を評価する、
    差動信号伝送線路の試験方法。
  8. 請求項３に記載の差動信号伝送線路の試験方法であって、
    前記第３の端子を、抵抗を介して接地電位に接続し、
    前記第１及び第２の信号端子それぞれにテスト用の差動信号を印加し、
    前記第３の端子に接続された抵抗に発生する電圧を測定し、
    測定した電圧に基づき差動信号のスキューを評価する、
    差動信号伝送線路の試験方法。
  9. 正の極性を持つ信号と負の極性を持つ信号とからなる一対の差動信号を送受信する集積回路と、前記正の極性を持つ信号を伝送する第１の信号端子と、前記負の極性を持つ信号を伝送する第２の信号端子と、前記第１の信号端子と前記第２の信号端子との間に配置された第３の端子とを備え、前記第１及び第２の端子は前記集積回路に電気的に接続され、前記第３の端子は前記集積回路に電気的に接続されていないＩＣパッケージの試験方法であって、
    前記第３の端子にテスト用のノイズ信号を印加し、
    前記第３の端子へのノイズ信号の印加時において、受信性能を評価することにより、
    測定した信号に基づきコモンモードノイズ耐性を評価する、
    ＩＣパッケージの試験方法。
  10. 正の極性を持つ信号と負の極性を持つ信号とからなる一対の差動信号を送受信する集積回路と、前記正の極性を持つ信号を伝送する第１の信号端子と、前記負の極性を持つ信号を伝送する第２の信号端子と、前記第１の信号端子と前記第２の信号端子との間に配置された第３の端子とを備え、前記第１及び第２の端子は前記集積回路に電気的に接続され、前記第３の端子は前記集積回路に電気的に接続されていないＩＣパッケージの試験方法であって、
    前記第３の端子にＥＳＤを印加し、
    前記第３の端子へのＥＳＤの印加時において、受信性能を評価することにより、
    測定した信号に基づきＥＳＤ耐性を評価する、
    ＩＣパッケージの試験方法。
  11. 正の極性を持つ信号と負の極性を持つ信号とからなる一対の差動信号を送受信する集積回路と、前記正の極性を持つ信号を伝送する第１の信号端子と、前記負の極性を持つ信号を伝送する第２の信号端子と、前記第１の信号端子と前記第２の信号端子との間に配置された第３の端子とを備え、前記第１及び第２の端子は前記集積回路に電気的に接続され、前記第３の端子は前記集積回路に電気的に接続されていないＩＣパッケージの試験方法であって、
    前記第３の端子を、抵抗を介して接地電位に接続し、
    前記第１及び第２の信号端子それぞれにテスト用の差動信号を印加し、
    前記第３の端子に接続された抵抗に発生する電圧を測定し、
    測定した電圧に基づき差動信号のスキューを評価する、
    ＩＣパッケージの試験方法。
  12. 前記第３の端子は基準電位に接続される端子である、
    請求項９ないし１１のいずれかに記載のＩＣパッケージの試験方法。
  13. 前記ＩＣパッケージにおいて前記第３の端子を複数個設けた、請求項９ないし１２のいずれかに記載のＩＣパッケージの試験方法。
  14. 前記第１及び第２の信号端子並びに前記第３の端子は、ＩＣパッケージ外部に表出した部分とＩＣパッケージ内部に延在した部分を有しており、
    前記第３の端子のＩＣパッケージ内部に延在した部分は、前記第１の信号端子のＩＣパッケージ内部に延在した部分と、前記第２の信号端子のＩＣパッケージ内部に延在した部分のそれぞれから等距離の位置に配置される、
    請求項９ないし１２のいずれかに記載のＩＣパッケージの試験方法。
  15. 前記ＩＣパッケージは、基準電位に接続される第１及び第２の接地端子をさらに備え、
    前記第１の接地端子と前記第２の接地端子との間に、前記第１及び第２及び第３の端子が配置された、請求項９ないし１４のいずれかに記載のＩＣパッケージの試験方法。
JP2012514690A 2010-05-12 2011-04-13 差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法 Expired - Fee Related JP5629313B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012514690A JP5629313B2 (ja) 2010-05-12 2011-04-13 差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010110220 2010-05-12
JP2010110220 2010-05-12
PCT/JP2011/002188 WO2011142079A1 (ja) 2010-05-12 2011-04-13 差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法
JP2012514690A JP5629313B2 (ja) 2010-05-12 2011-04-13 差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法

Publications (2)

Publication Number Publication Date
JPWO2011142079A1 JPWO2011142079A1 (ja) 2013-07-22
JP5629313B2 true JP5629313B2 (ja) 2014-11-19

Family

ID=44914140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012514690A Expired - Fee Related JP5629313B2 (ja) 2010-05-12 2011-04-13 差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法

Country Status (5)

Country Link
US (1) US20120112784A1 (ja)
EP (1) EP2571213A4 (ja)
JP (1) JP5629313B2 (ja)
CN (1) CN102474476B (ja)
WO (1) WO2011142079A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837188B2 (en) * 2012-07-06 2017-12-05 Nxp B.V. Differential return loss supporting high speed bus interfaces
US10109904B2 (en) 2015-08-11 2018-10-23 Keysight Technologies, Inc. Coaxial transmission line including electrically thin resistive layer and associated methods
US9842813B2 (en) 2015-09-21 2017-12-12 Altera Corporation Tranmission line bridge interconnects
US9900032B1 (en) 2016-07-29 2018-02-20 Keysight Technologies, Inc. Differential transmission assembly with common mode suppression
WO2019074470A1 (en) 2017-10-09 2019-04-18 Keysight Technologies, Inc. MANUFACTURE OF HYBRID COAXIAL CABLE
US10880991B2 (en) * 2018-04-04 2020-12-29 Marvell Asia Pte, Ltd. Apparatus and methods for enhancing signaling bandwidth in an integrated circuit package
JP7075121B2 (ja) * 2018-08-21 2022-05-25 地方独立行政法人東京都立産業技術研究センター 電子製品の評価方法および評価装置
JP7156007B2 (ja) * 2018-12-25 2022-10-19 セイコーエプソン株式会社 液体吐出装置、及び回路基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006789A (ja) * 2002-04-04 2004-01-08 Seiko Epson Corp プリント配線基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4761524B2 (ja) * 2004-09-28 2011-08-31 キヤノン株式会社 プリント配線板及びプリント回路板
JP2006262460A (ja) * 2005-03-17 2006-09-28 Samsung Electronics Co Ltd 低電圧差動信号の送受信システム
JP4241772B2 (ja) * 2005-07-20 2009-03-18 キヤノン株式会社 プリント回路板および差動信号伝送構造
US7479680B2 (en) * 2005-11-30 2009-01-20 California Micro Devices Method and apparatus that provides differential connections with improved ESD protection and routing
JP2009004628A (ja) * 2007-06-22 2009-01-08 Toshiba Corp 半導体装置
JP2009147058A (ja) * 2007-12-13 2009-07-02 Panasonic Corp インピーダンス整合フィルタ、および、実装基板
JP5508680B2 (ja) * 2008-02-15 2014-06-04 株式会社ジャパンディスプレイ 表示装置
JP2009267227A (ja) * 2008-04-28 2009-11-12 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージとその製造方法
JP5242605B2 (ja) * 2010-01-28 2013-07-24 ルネサスエレクトロニクス株式会社 配線構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006789A (ja) * 2002-04-04 2004-01-08 Seiko Epson Corp プリント配線基板

Also Published As

Publication number Publication date
JPWO2011142079A1 (ja) 2013-07-22
CN102474476B (zh) 2016-06-15
WO2011142079A1 (ja) 2011-11-17
CN102474476A (zh) 2012-05-23
EP2571213A1 (en) 2013-03-20
EP2571213A4 (en) 2015-11-18
US20120112784A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
JP5629313B2 (ja) 差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法
KR100702640B1 (ko) 신호 송신 회로
US7545652B2 (en) Printed circuit board and differential signaling structure
JP4012553B2 (ja) インダクタンス素子及び信号伝送回路
JP4213695B2 (ja) 信号伝送回路
JP3962735B2 (ja) 信号伝送回路、電子機器、ケーブル、及びコネクタ
TWI414791B (zh) 測試配置裝置、彈簧銷針及用以測試受測元件之方法
US7573353B2 (en) Circuit topology for multiple loads
WO2011076259A1 (en) Tapped transmission line structure, test board, automated test equipment and method for providing signals to a plurality of devices
US7746195B2 (en) Circuit topology for multiple loads
JP2017059517A (ja) 電子機器、およびプリンター
JP5096871B2 (ja) ケーブル断線検出装置およびケーブル断線検出方法
JP5873682B2 (ja) リドライバｉｃ、半導体装置、及びその製造方法
CN203675437U (zh) 电路板及具有此电路板的电子装置
EP2684063B1 (en) Non-contact testing devices for printed circuit boards transporting high-speed signals
JP4213696B2 (ja) 信号伝送回路
CN219552455U (zh) 芯片输出信号在不同反射条件下的通用扩展测试板
JP6812270B2 (ja) プローブカード
CN112398540B (zh) 光模块及包括其的信号处理系统
JP2007037065A (ja) 信号伝送回路、電子機器、ケーブル、及びコネクタ
JP6895122B2 (ja) カレントモニタ及びカレントモニタ用中継装置
JP5530678B2 (ja) 分岐コネクタ
JP2013108786A (ja) 半導体集積回路
JPWO2011117941A1 (ja) 通信装置、テレビジョン受像機、映像信号記録装置および通信方法
JP6040521B2 (ja) ノイズ抑制方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141003

R151 Written notification of patent or utility model registration

Ref document number: 5629313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees