JP2007037065A - 信号伝送回路、電子機器、ケーブル、及びコネクタ - Google Patents
信号伝送回路、電子機器、ケーブル、及びコネクタ Download PDFInfo
- Publication number
- JP2007037065A JP2007037065A JP2005221608A JP2005221608A JP2007037065A JP 2007037065 A JP2007037065 A JP 2007037065A JP 2005221608 A JP2005221608 A JP 2005221608A JP 2005221608 A JP2005221608 A JP 2005221608A JP 2007037065 A JP2007037065 A JP 2007037065A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- transmission circuit
- signal transmission
- inductors
- common mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
【課題】 ESD対策として容量性素子を用いた場合でも、特性インピーダンスの低下を抑制することが可能な信号伝送回路を提供すること。
【解決手段】 第1及び第2のインダクタ11,12は、互いに同方向に磁気結合し、第3及び第4のインダクタ21,22は、互いに逆方向に磁気結合している。第1のバリスタ31は、第1のインダクタ11の後段に位置し、当該第1のインダクタ11,21に電気的に並列接続される。第3のインダクタ21は、第1のインダクタ11と第1のバリスタ31との間に位置し、第1のインダクタ11に電気的に直列接続される。第2のバリスタ32は、第2のインダクタ12の後段に位置し、当該第2のインダクタ12に電気的に並列接続される。第4のインダクタ22は、第2のインダクタ12と第2のバリスタ32との間に位置し、第2のインダクタ12に電気的に直列接続される。
【選択図】 図2
【解決手段】 第1及び第2のインダクタ11,12は、互いに同方向に磁気結合し、第3及び第4のインダクタ21,22は、互いに逆方向に磁気結合している。第1のバリスタ31は、第1のインダクタ11の後段に位置し、当該第1のインダクタ11,21に電気的に並列接続される。第3のインダクタ21は、第1のインダクタ11と第1のバリスタ31との間に位置し、第1のインダクタ11に電気的に直列接続される。第2のバリスタ32は、第2のインダクタ12の後段に位置し、当該第2のインダクタ12に電気的に並列接続される。第4のインダクタ22は、第2のインダクタ12と第2のバリスタ32との間に位置し、第2のインダクタ12に電気的に直列接続される。
【選択図】 図2
Description
本発明は、信号伝送回路と、当該信号伝送回路を備える電子機器、ケーブル、及びコネクタとに関する。
電子機器間でデジタル信号を伝送する方式の一つとして、差動伝送方式がある。差動伝送方式とは、1対の線路に互いに逆方向のデジタル信号を入力する方式で、信号線から発生する放射ノイズや、外来ノイズを差動伝送により相殺することができる。外来ノイズが相殺されることによりノイズが減少するため、信号を小振幅で送信することができ、更に、信号が小振幅となるため、信号の立ち上がり、降下時間が短縮され、信号伝送の高速化が実現されるという利点がある。
この差動伝送方式を用いるインターフェイス規格として、USB(Universal Serial Bus)、IEEE1394、LVDS(Low Voltage Differential Signaling)、DVI(Digital Visual Interface)、HDMI(High-Definition Multimedia Interface)等がある。これらの中でもHDMIは、より多くのデジタル信号の伝送を可能とするインターフェイスであり、ソース(Source)機器(例えば、DVDプレーヤーやセットトップボックス等)とシンク(Sink)機器(例えば、デジタルテレビやプロジェクタ等)との間で非圧縮のデジタル信号の伝送を可能とする高速インターフェイスである。HDMIによれば、1本のケーブルで映像信号及び音声信号を高速で伝送することができる。
ところで、伝送速度の高速化に伴い、信号線間の差動信号の微小なずれによってもノイズが発生することとなる。この問題を解決するために、ケーブル等のインターフェイスにコモンモードチョークコイルを挿入することによりノイズを軽減させる伝送回路が提案されている(例えば、特許文献1参照)。
特開2001−85118号公報
特開2004−40444号公報
HDMI等の高速インターフェイスでは、高速化を実現するために、IC自体の構造がESD(Electrostatic Discharge:静電気放電)に対して脆弱になってきている。このため、高速伝送系ICにおけるESD対策の要求が高まっており、ESD対策部品としてバリスタ、ツェナーダイオード等の容量性素子が用いられている。
しかしながら、ESD対策部品としての容量性素子を伝送線路に挿入すると、当該伝送線路を伝わる信号、特に高周波(200MHz以上)や高速のパルス信号が反射、減衰してしまうという問題が生じることが新たに判明した。これは、容量性素子を伝送線路に挿入した場合、容量性素子が有する容量成分により、伝送線路における容量性素子を挿入した位置での特性インピーダンスが低下して、当該位置にてインピーダンス整合されていないことに起因するものである。伝送線路にインピーダンス整合されていない部分が存在する場合、信号の高周波成分が特性インピーダンスの不整合部分で反射を起こすため、リターンロスが生じる。この結果、信号が大きく減衰してしまうこととなる。また、反射によって不要な輻射が伝送線路内に生じ、ノイズの原因となってしまうこともある。
HDMIでは、伝送線路の特性インピーダンスの規定値(TDR規格)が100Ω±15%に規定されている(High-Definition Multimedia Interface Specification Version
1.1)。
1.1)。
本発明の目的は、ESD対策として容量性素子を用いた場合でも、特性インピーダンスの低下を抑制することが可能な信号伝送回路、電子機器、ケーブル、及びコネクタを提供することにある。
本発明に係る信号伝送回路は、互いに同方向に磁気結合される第1及び第2のインダクタと、第1のインダクタの後段に位置し、当該第1のインダクタに電気的に並列接続される第1の容量性素子と、第2のインダクタの後段に位置し、当該第2のインダクタに電気的に並列接続される第2の容量性素子と、第1のインダクタと第1の容量性素子との間に位置し、第1のインダクタに電気的に直列接続される第3のインダクタと、第2のインダクタと第2の容量性素子との間に位置し、第2のインダクタに電気的に直列接続される第4のインダクタと、を備え、第3及び第4のインダクタが互いに逆方向に磁気結合されることを特徴とする。
本発明において、「互いに同方向に磁気結合」とは、同相成分に対しては互いに磁束を強め合い、差動成分に対しては互いに磁束を打ち消し合うように磁気結合していることを言う。また、本発明において、「互いに逆方向に磁気結合」とは、同相成分に対しては互いに磁束を打ち消し合い、差動成分に対しては互いに磁束を強め合うように磁気結合していることを言う。本発明に係る信号伝送回路では、第1〜第4のインダクタにより、第1及び第2の容量性素子による特性インピーダンスの低下を抑制することができる。
さらに、本発明に係る信号伝送回路では、第3及び第4のインダクタが互いに逆方向に磁気結合していることから、これらが磁気結合していない場合と比べ、より少ない巻数にて十分なインダクタンス値を確保することができる。このため、第1及び第2の容量性素子による特性インピーダンスの低下をより小型なインダクタンス素子によって抑制することが可能となる。
しかも、第3及び第4のインダクタとして、互いに別部品ではなく磁気結合した1個の部品を用いることができることから、インダクタンス値を精度良くバランスさせることができ、その結果、差動信号の対称性を維持することが可能となる。
第1の容量性素子の後段に位置し、第3のインダクタに電気的に直列接続される第5のインダクタと、第2の容量性素子の後段に位置し、第4のインダクタに電気的に直列接続される第6のインダクタと、を更に備えることが好ましい。この場合には、第1及び第2の容量性素子による特性インピーダンスの低下をより一層抑制することができる。
本発明に係る電子機器、ケーブル、及びコネクタは、上記信号伝送回路を備えることを特徴とする。
本発明に係る電子機器、ケーブル、及びコネクタそれぞれによれば、上述したように、第1及び第2の容量性素子による特性インピーダンスの低下を抑制することができる。
本発明によれば、ESD対策として容量性素子を用いた場合でも、特性インピーダンスの低下を抑制することが可能な信号伝送回路、電子機器、ケーブル、及びコネクタを提供することができる。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
まず、図1及び図2に基づいて、第1実施形態に係る信号伝送回路の構成を説明する。図1は、第1実施形態に係る信号伝送回路を示す模式図である。図2は、第1実施形態に係る信号伝送回路を示す回路図である。
図1に示されるように、デジタルテレビ1とDVDプレーヤー2とは、HDMIケーブル3にて接続されている。HDMIケーブル3は、差動伝送方式を用いたケーブルであり、接続端子部5,6(コネクタ)を備えている。HDMIケーブル3の接続端子部5は、DVDプレーヤー2の出力部に接続されている。HDMIケーブル3の接続端子部6は、デジタルテレビ1の入力部に接続されている。DVDプレーヤー2から出力されたデジタル信号は、HDMIケーブル3を通してデジタルテレビ1に高速伝送される。
デジタルテレビ1は、その入力部に信号伝送回路SC1を備えている。信号伝送回路SC1は、図2に示されるように、互いに同方向に磁気結合される第1及び第2のインダクタ11,12を有するコモンモードフィルタ10と、互いに逆方向に磁気結合される第3及び第4のインダクタ21,22を有するインダクタンス素子20と、第1及び第2のバリスタ31,32と、を備えている。コモンモードフィルタ10は、第1のインダクタ11に接続される入出力端子13,14と、第2のインダクタ12に接続される入出力端子15,16と、を有している。コモンモードフィルタ10の入力端子13,15は、HDMIケーブル3の接続端子部6がデジタルテレビ1の入力部に接続されることにより、接続端子部6の対応する端子に接続されることとなる。
ここで、図3(a)及び(b)を参照して、コモンモードフィルタ10の構造及び動作について説明する。図3(a)及び(b)は、コモンモードフィルタの動作を説明する概略図である。
コモンモードフィルタ10は、互いに絶縁された2本の導線17,18をフェライトコア19に複数回、同方向に巻きつけた構成となっている。導線17が第1のインダクタ11を構成することとなり、導線18が第2のインダクタ12を構成することとなる。フェライトコア19の形状は、必ずしも図示したリング形状であるとは限らない。
本実施形態において、コモンモードフィルタ10は、信号に対して、デイファレンシャルモードで用いられる。デイファレンシャルモードでは、図3(a)に示されるように、信号SIは、導線17,18に互いに逆方向の信号として入力される。そのため、各導線17,18によってフェライトコア19に生じる磁束F1,F2は、互いに逆方向の磁束となり、打ち消し合うように作用することとなる。従って、導線17,18が生み出す磁界MFによって生じるインピーダンス(インダクタンス)がほとんどないので、信号SIは、ほとんど減衰することなく出力される。
一方、コモンモードノイズCNに対しては、コモンモードフィルタ10は、コモンモードで用いられる。コモンモードでは、図3(b)に示されるように、コモンモードノイズCNは、導線17,18の同方向に生じる。そのため、各導線17,18によってフェライトコア19に生じる磁束F1,F2は、互いに同方向の磁束となり、強め合うように作用することとなる。従って、導線17,18が生み出す磁界MFによって生じるインピーダンス(インダクタンス)が高くなり、コモンモードノイズCNはほとんど出力されない。このようにして、コモンモードフィルタ10は、ノイズを減衰させることができる。
再び、図2を参照する。インダクタンス素子20は、一対の入力端子23,25と一対の出力端子24,26とを有しており、一対の入力端子23,25は、コモンモードフィルタ10の出力端子14,16にそれぞれ接続されている。インダクタンス素子20は、上述したコモンモードフィルタ10と同様、互いに絶縁された2つのインダクタ21,22をフェライトコアに複数回巻きつけた構成を有しており、これにより、第3及び第4のインダクタ21,22は互いに磁気結合している。しかしながら、インダクタンス素子20は、コモンモードフィルタ10とは異なり、2つのインダクタを構成する2本の導線の巻回方向が互いに逆方向とされている。このため、インダクタンス素子20は、信号に対してコモンモードとなり、コモンモードノイズに対してデイファレンシャルモードとなる。
インダクタンス素子20に含まれる第3のインダクタ21は、第1のインダクタ11に電気的に直列に接続されている。第3のインダクタ21は、第1のインダクタ11と実質的に磁気結合していない。第1のバリスタ31は、入出力端子33,34を有している。第1のバリスタ31の入力端子33は、インダクタンス素子20の出力端子24に接続されている。第1のバリスタ31の出力端子34は、接地電位に接続されている。これにより、第1のバリスタ31は、第1のインダクタ11及び第3のインダクタ21の後段に位置し、当該第1のインダクタ11及び第3のインダクタ21に電気的に並列接続されることとなる。また、第3のインダクタ21は、第1のインダクタ11と第1のバリスタ31との間に位置することとなる。
インダクタンス素子20に含まれる第4のインダクタ22は、第2のインダクタ12に電気的に直列に接続されている。第4のインダクタ22は、第2のインダクタ12と実質的に磁気結合していない。第2のバリスタ32は、入出力端子35,36を有している。第2のバリスタ32の入力端子35は、インダクタンス素子20の出力端子26に接続されている。第2のバリスタ32の出力端子36は、接地電位に接続されている。これにより、第2のバリスタ32は、第2のインダクタ12及び第4のインダクタ22の後段に位置し、当該第2のインダクタ12及び第4のインダクタ22に電気的に並列接続されることとなる。また、第4のインダクタ22は、第2のインダクタ12と第2のバリスタ32との間に位置することとなる。
コモンモードフィルタ10として、例えば、TDK株式会社製のACMシリーズに含まれるコモンモードフィルタを用いることができる。第1及び第2のバリスタ31,32として、例えば、TDK株式会社製のAVRシリーズに含まれる積層チップバリスタを用いることができる。
以上のように、第1実施形態においては、第1及び第2のバリスタ31,32の前段にコモンモードフィルタ10(第1及び第2のインダクタ11,12)を挿入すると共に、コモンモードフィルタ10と第1及び第2のバリスタ31,32との間に、インダクタンス素子20を構成する第3及び第4のインダクタ21,22をそれぞれ挿入しているので、第1及び第2のバリスタ31,32による特性インピーダンスの低下を抑制することができる。
しかも、第3及び第4のインダクタ21,22は互いに逆方向に磁気結合していることから、磁気結合していない場合と比べ、より少ない巻数にて十分なインダクタンス値を確保することができる。このため、第3及び第4のインダクタ21,22を構成するインダクタンス素子20のサイズを小型化することが可能となる。さらに、第3及び第4のインダクタ21,22として、互いに別部品ではなく磁気結合した1個の部品を用いることができることから、インダクタンス値を精度良くバランスさせることができ、その結果、差動信号の対称性を維持することが可能となる。
また、第1実施形態においては、第1及び第2のバリスタ31,32の前段にコモンモードフィルタ10を挿入しているので、DVDプレーヤー2から出力された信号は、外来ノイズをほとんど伴うことなく、HDMIケーブル3及び信号伝送回路SC1を通してデジタルテレビ1に入力する。
次に、図4〜図6に基づいて、第1実施形態に係る信号伝送回路SC1の変形例の構成を説明する。図4〜図6は、第1実施形態に係る信号伝送回路の変形例を示す図である。
図4に示された変形例においては、HDMIケーブル3が信号伝送回路SC1を備えている。
図5に示された変形例においては、DVDプレーヤー2が、その出力部に信号伝送回路SC1を備えている。
図6に示された変形例においては、HDMIケーブル3の接続端子部6(コネクタ)が、信号伝送回路SC1を備えている。なお、HDMIケーブル3の接続端子部6が信号伝送回路SC1を備える代わりに、HDMIケーブル3の接続端子部5(コネクタ)が、信号伝送回路SC1を備えていてもよい。
図4〜図6に示されたいずれの変形例においても、第1及び第2のバリスタ31,32による特性インピーダンスの低下を抑制することができる。
(第2実施形態)
次に、図7に基づいて、第2実施形態に係る信号伝送回路の構成を説明する。図7は、第2実施形態に係る信号伝送回路を示す回路図である。
デジタルテレビ1は、第1実施形態と同じく、その入力部に信号伝送回路SC2を備えている。信号伝送回路SC2は、図7に示されるように、コモンモードフィルタ10と、互いに逆方向に磁気結合される第3及び第4のインダクタ21,22を有するインダクタンス素子20と、第1及び第2のバリスタ31,32と、第5及び第6のインダクタ41,42と、を備えている。
第5のインダクタ41は、入出力端子43,44を有している。第5のインダクタ41の入力端子43は、第3のインダクタ21の出力端子24に接続されており、第1のインダクタ11及び第3のインダクタ21に電気的に直列に接続されている。これにより、第5のインダクタ41は、第1のバリスタ31の後段に位置することとなる。
第6のインダクタ42は、入出力端子45,46を有している。第6のインダクタ42の入力端子45は、第4のインダクタ22の出力端子26に接続されており、第2のインダクタ12及び第4のインダクタ22に電気的に直列に接続されている。これにより、第5のインダクタ42は、第2のバリスタ32の後段に位置することとなる。
以上のように、第2実施形態においては、第1及び第2のバリスタ31,32の後段に第5及び第6のインダクタ41,42をそれぞれ挿入しているので、第1及び第2のバリスタ31,32による特性インピーダンスの低下をより一層抑制することができる。
信号伝送回路SC2は、図4〜図6に示されるように、HDMIケーブル3、DVDプレーヤー2あるいは接続端子部5,6(コネクタ)に備えられていてもよい。この場合でも、第1及び第2のバリスタ31,32による特性インピーダンスの低下をより一層抑制することができる。
続いて、本第1及び第2実施形態によって、第1及び第2のバリスタによる特性インピーダンスの低下を抑制できることを、具体的に示す。ここでは、信号伝送回路の特性インピーダンスをTDR(Time Domain Reflectometry)法を測定する。TDR法とは、伝送
線路にステップパルスを送出し、の特性インピーダンスの不連続箇所にて反射されたパルスを測定することにより、伝送線路の特性インピーダンスを計測する測定法である。
線路にステップパルスを送出し、の特性インピーダンスの不連続箇所にて反射されたパルスを測定することにより、伝送線路の特性インピーダンスを計測する測定法である。
まず、図8に基づいて、TDR法による測定環境を説明する。図8に示される各測定環境では、高速オシロスコープ50とレシーバIC52とが、伝送路54を介して接続されている。伝送路54は、同軸ケーブル56と信号伝送回路58とを有している。高速オシロスコープ50は、TDRモジュール51を有している。高速オシロスコープ50は、TDRモジュール51を通して同軸ケーブル56と接続され、同軸ケーブル56の他端は信号伝送回路58と接続される。信号伝送回路58の他端にはレシーバIC52が接続される。
高速オシロスコープ50としては、アジレント・テクノロジー社(Agilent Technologies, Inc.)製のAgilent86100広帯域オシロスコープを用いる。TDRモジュール51としては、アジレント・テクノロジー社製の54754差動TDRプラグイン・モジュールを用いる。レシーバIC52は、電源がオフのときに無限大の入力インピーダンスを有し、高速オシロスコープ50からの信号を100%反射させる。同軸ケーブル56は、2本の差動信号線からなり、それぞれ50Ωの特性インピーダンスを有する。このため、同軸ケーブル56全体の特性インピーダンスは100Ωとなる。
次に、図8及び図9に基づいて、TDR法による測定方法について説明する。まず、高速オシロスコープ50が入射電圧ステップEiを発生させ、この入射電圧ステップEiを伝送路54に出力する。伝送路54上で特性インピーダンスの不連続点が存在しない場合には、入射電圧ステップEiがレシーバIC52でそのまま反射され、高速オシロスコープ50には、図9(a)に示すように、入射電圧ステップEiのみが表示される。一方、伝送路54の特性インピーダンスに不連続箇所が存在する場合には、その不連続箇所で入射電圧ステップの一部が反射される。この場合、高速オシロスコープ50には、図9(b)に示すように、反射波Erが入射電圧ステップEiに代数的に追加されて表示される。この結果より、特性インピーダンスの不連続箇所の位置と特性インピーダンスの値を求めることができる。すなわち、反射波Erが測定されるまでの時間Tにより特性インピーダンスの不連続箇所の位置を求めることができると共に、反射波Erの値により不連続箇所での特性インピーダンスを求めることができる。
コモンモードフィルタとしては、ACM2012D−900(TDK株式会社製)を用いた。ACM2012D−900の特性インピーダンスは、100Ωである。ACM2012D−900のカットオフ周波数は、3.5GHzである。第1及び第2のバリスタには、AVR161A1R1(TDK株式会社製)を用いた。AVR161A1R1の静電容量は、1.1pFである。第3〜第6のインダクタには、MLK1005シリーズ(TDK株式会社製)を用いた。
測定結果を図10〜図12に示す。
図10を参照する。特性I1は、信号伝送回路58が、第1及び第2のバリスタを備え、コモンモードフィルタ及び第3〜第6のインダクタを備えていない場合の測定結果である。特性I1から分かるように、第1及び第2のバリスタの影響を受けて特性インピーダンスが低下し、インピーダンス不整合が生じている。
特性I2は、信号伝送回路58が、第1及び第2のバリスタとコモンモードフィルタとを備え、第3〜第6のインダクタを備えていない場合の測定結果である。信号伝送回路58を構成するにあたり、コモンモードフィルタの出力端子と第1及び第2のバリスタの入力端子との伝送線路上での間隔、すなわちコモンモードフィルタの出力端子と第1及び第2のバリスタの入力端子との間の時間的な長さを23psに設定した。
特性I2から分かるように、信号伝送回路58の特性インピーダンスが100Ω±15%の範囲内にあるものの、依然として第1及び第2のバリスタの影響を受けて特性インピーダンスが低下している。
特性I3〜I5は、信号伝送回路58が第1及び第2のバリスタとコモンモードフィルタと第3及び第4のインダクタとを備える場合、すなわち信号伝送回路58が上述した第1実施形態に係る信号伝送回路SC1と同じ構成である場合の測定結果である。特性I3は、第3及び第4のインダクタのインダクタンス値を1.0nHとした場合の測定結果である。特性I4は、第3及び第4のインダクタのインダクタンス値を1.5nHとした場合の測定結果である。特性I5は、第3及び第4のインダクタのインダクタンス値を2.2nHとした場合の測定結果である。信号伝送回路58を構成するにあたり、コモンモードフィルタの出力端子と第3及び第4のインダクタの入力端子との伝送線路上での間隔、すなわちコモンモードフィルタの出力端子と第3及び第4のインダクタの入力端子との間の時間的な長さを20psに設定した。同じく、第3及び第4のインダクタの出力端子と第1及び第2のバリスタの入力端子との伝送線路上での間隔、すなわち第3及び第4のインダクタの出力端子と第1及び第2のバリスタの入力端子との間の時間的な長さを0psに設定した。
特性I3〜I5から分かるように、第1及び第2のバリスタの影響による特性インピーダンスの低下が抑制されている。
特性I5から分かるように、第3及び第4のインダクタのインダクタンス値を2.2nHとした場合、第1及び第2のバリスタの位置にて特性インピーダンスが低下しているものの、他の箇所にて特性インピーダンスが高くなってしまう。このように特性インピーダンスが高くなる箇所が生じるのは、第3及び第4のインダクタのインダクタンス値に起因するものと考えられる。したがって、第3及び第4のインダクタのインダクタンス値は1〜2nHであることが好ましい。
次に、図11を参照する。特性I6及び特性I7は、信号伝送回路58が第1及び第2のバリスタとコモンモードフィルタと第3〜第6のインダクタとを備える場合、すなわち信号伝送回路58が上述した第2実施形態に係る信号伝送回路SC2と同じ構成である場合の測定結果である。特性I6は、第3〜第6のインダクタのインダクタンス値を1.0nHとした場合の測定結果である。特性I7は、第3及び第4のインダクタのインダクタンス値を1.0nHとし、第5及び第6のインダクタをバイパスさせた場合の測定結果である。信号伝送回路58を構成するにあたり、コモンモードフィルタの出力端子と第3及び第4のインダクタの入力端子との伝送線路上での間隔、すなわちコモンモードフィルタの出力端子と第3及び第4のインダクタの入力端子との間の時間的な長さを0psに設定した。同じく、第3及び第4のインダクタの出力端子と第1及び第2のバリスタの入力端子との伝送線路上での間隔、すなわち第3及び第4のインダクタの出力端子と第1及び第2のバリスタの入力端子との間の時間的な長さを0psに設定した。同じく、第1及び第2のバリスタの入力端子と第5及び第6のインダクタの入力端子との伝送線路上での間隔、すなわち第1及び第2のバリスタの入力端子と第5及び第6のインダクタの入力端子との間の時間的な長さを0psに設定した。
特性I6から分かるように、第1及び第2のバリスタの影響による特性インピーダンスの低下がより一層抑制されている。
次に、図12を参照する。特性I8〜I10は、信号伝送回路58が第1及び第2のバリスタとコモンモードフィルタと第3〜第6のインダクタとを備える場合、すなわち信号伝送回路58が上述した第2実施形態に係る信号伝送回路SC2と同じ構成である場合の測定結果である。特性I8は、第3及び第4のインダクタのインダクタンス値を1.5nHとし、第5及び第6のインダクタのインダクタンス値を1.0nHとした場合の測定結果である。た場合の測定結果である。特性I9は、第3〜第6のインダクタのインダクタンス値を1.5nHとした場合の測定結果である。特性I10は、第3及び第4のインダクタのインダクタンス値を1.5nHとし、第5及び第6のインダクタをバイパスさせた場合の測定結果である。信号伝送回路58を構成するにあたり、コモンモードフィルタの出力端子と第3及び第4のインダクタの入力端子との伝送線路上での間隔、すなわちコモンモードフィルタの出力端子と第3及び第4のインダクタの入力端子との間の時間的な長さを0psに設定した。同じく、第3及び第4のインダクタの出力端子と第1及び第2のバリスタの入力端子との伝送線路上での間隔、すなわち第3及び第4のインダクタの出力端子と第1及び第2のバリスタの入力端子との間の時間的な長さを0psに設定した。同じく、第1及び第2のバリスタの入力端子と第5及び第6のインダクタの入力端子との伝送線路上での間隔、すなわち第1及び第2のバリスタの入力端子と第5及び第6のインダクタの入力端子との間の時間的な長さを0psに設定した。
特性I8及びI9から分かるように、第1及び第2のバリスタの影響による特性インピーダンスの低下がより一層抑制されている。
以上のことから、本第1及び第2実施形態の有用性が確認された。
上述した測定結果から分かるように、第3〜第6のインダクタのインダクタンス値は、10nHより小さいことが好ましく、1〜2nHであることがより好ましい。これは、上述したように、第3〜第6のインダクタのインダクタンス値に起因して特性インピーダンスが高くなる箇所が生じてしまい、インピーダンス整合が不十分となるためである。
コモンモードフィルタの出力端子と第3及び第4のインダクタの入力端子との伝送線路上での間隔、第3及び第4のインダクタの出力端子と第1及び第2のバリスタの入力端子との伝送線路上での間隔、及び、第1及び第2のバリスタの入力端子と第5及び第6のインダクタの入力端子との伝送線路上での間隔は、短いほど好ましい。これは、各端子間の伝送線路(例えば、基板の導体パターン)がインダクタンス成分及び容量成分を有することとなり、これらのインダクタンス成分及び容量成分がインピーダンス整合を妨げる要因となるためである。
なお、コモンモードフィルタをノイズフィルタとして用いる場合、信号線間にコンデンサを接続する場合がある(例えば、特許文献2参照)。しかしながら、本第1及び第2実施形態において信号線間にコンデンサを接続した場合、不要な容量成分が生じることとなり、インピーダンス整合が図れなくなってしまう。したがって、本第1及び第2実施形態においては、信号線間を接続するコンデンサを備えていない。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしもこれらの実施形態に限定されるものではない。例えば、信号伝送回路SC1,SC2は、上述した位置に限らず、DVDプレーヤー2からの出力後、デジタルテレビ1の最初の回路の前に入っていればよい。DVDプレーヤー2は、パーソナルコンピュータや、セットトップボックス等の他のソース機器でもよい。HDMIケーブル3は、DVI、USB、IEEE等の規格に対応するケーブルでもよい。デジタルテレビ1は、LCDモニタやプロジェクタ等の他のシンク機器でもよい。
第1及び第2実施形態においては第1及び第2の容量性素子としてバリスタを用いたが、第1及び第2の容量性素子としてツェナーダイオード等の容量性素子を用いてもよい。
コモンモードフィルタ10としては、互いに絶縁された2本の導線をフェライトコアに複数回巻きつけた巻線型コモンモードフィルタの他に、積層型コモンモードフィルタや、薄膜形成技術を用いて導体パターンを形成した積層型コモンモードフィルタ等を用いてもよい。
コモンモードフィルタ10の入出力端子が金属製の端子電極にて構成されている場合、当該端子電極を第3及び第4のインダクタ21,22として用いてもよい。この場合、上述したインピーダンス値が得られるように端子電極のサイズ(例えば、電極幅等)を設定する必要がある。
また、必要に応じて、コモンモードフィルタ10の出力端子14,16と、インダクタンス素子20の入力端子23,25との接続点に他の回路を接続することによって、回路設計の自由度を高めても構わない。
1…デジタルテレビ、2…DVDプレーヤー、3…HDMIケーブル、5,6…接続端子部、10…コモンモードフィルタ、11…第1のインダクタ、12…第2のインダクタ、21…第3のインダクタ、22…第4のインダクタ、31…第1のバリスタ、32…第2のバリスタ、41…第5のインダクタ、42…第6のインダクタ、SC1,SC2…信号伝送回路。
Claims (5)
- 互いに同方向に磁気結合される第1及び第2のインダクタと、
前記第1のインダクタの後段に位置し、当該第1のインダクタに電気的に並列接続される第1の容量性素子と、
前記第2のインダクタの後段に位置し、当該第2のインダクタに電気的に並列接続される第2の容量性素子と、
前記第1のインダクタと前記第1の容量性素子との間に位置し、前記第1のインダクタに電気的に直列接続される第3のインダクタと、
前記第2のインダクタと前記第2の容量性素子との間に位置し、前記第2のインダクタに電気的に直列接続される第4のインダクタと、を備え、
前記第3及び第4のインダクタが、互いに逆方向に磁気結合されることを特徴とする信号伝送回路。 - 前記第1の容量性素子の後段に位置し、前記第3のインダクタに電気的に直列接続される第5のインダクタと、
前記第2の容量性素子の後段に位置し、前記第4のインダクタに電気的に直列接続される第6のインダクタと、を更に備えることを特徴とする信号伝送回路。 - 請求項1又は2に記載の信号伝送回路を備えることを特徴とする電子機器。
- 請求項1又は2に記載の信号伝送回路を備えることを特徴とするケーブル。
- 請求項1又は2に記載の信号伝送回路を備えることを特徴とするコネクタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005221608A JP2007037065A (ja) | 2005-07-29 | 2005-07-29 | 信号伝送回路、電子機器、ケーブル、及びコネクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005221608A JP2007037065A (ja) | 2005-07-29 | 2005-07-29 | 信号伝送回路、電子機器、ケーブル、及びコネクタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007037065A true JP2007037065A (ja) | 2007-02-08 |
Family
ID=37795711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005221608A Pending JP2007037065A (ja) | 2005-07-29 | 2005-07-29 | 信号伝送回路、電子機器、ケーブル、及びコネクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007037065A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010767A (ja) * | 2008-06-24 | 2010-01-14 | Hitachi Ltd | 周波数出力装置、流量計、及び流量計測装置 |
-
2005
- 2005-07-29 JP JP2005221608A patent/JP2007037065A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010767A (ja) * | 2008-06-24 | 2010-01-14 | Hitachi Ltd | 周波数出力装置、流量計、及び流量計測装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7557676B2 (en) | Signal transmission circuit, electronic device, cable, and connector | |
KR100702640B1 (ko) | 신호 송신 회로 | |
JP4213695B2 (ja) | 信号伝送回路 | |
JP4012553B2 (ja) | インダクタンス素子及び信号伝送回路 | |
US7545652B2 (en) | Printed circuit board and differential signaling structure | |
KR20080102993A (ko) | 공통 모드 초크 코일 | |
JP2006140229A (ja) | コモンモードチョークコイル | |
JP5629313B2 (ja) | 差動信号伝送線路、icパッケージおよびそれらの試験方法 | |
JP4188892B2 (ja) | コイル部品 | |
WO2020057190A1 (zh) | 数字电视接收设备及其射频信号处理装置 | |
JP2011077581A (ja) | コモンモードチョークコイル実装構造及びコモンモードチョークコイル実装方法 | |
JP4213696B2 (ja) | 信号伝送回路 | |
JP4609569B2 (ja) | コモンモードチョークコイルの接続構造 | |
JP2007037065A (ja) | 信号伝送回路、電子機器、ケーブル、及びコネクタ | |
US20120206218A1 (en) | Printed circuit board | |
KR102228329B1 (ko) | 소스 종단을 갖는 송신 장치 | |
US9893700B2 (en) | Local area network filtering circuit | |
TWI513100B (zh) | 運用於電子裝置的射頻信號傳輸電路 | |
JP2018191039A (ja) | コモンモードフィルタの実装構造 | |
TWI574477B (zh) | 資料傳輸線 | |
JP2019146057A (ja) | コモンモードノイズフィルタの実装構造 | |
TW201916763A (zh) | 電路佈線結構 | |
JP2017174965A (ja) | 回路基板及びテレビジョン受像機 | |
JP2018078175A (ja) | コモンモードノイズフィルタの実装構造 | |
JP2011034854A (ja) | 分岐コネクタ、及び情報伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20080118 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080417 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090113 |