JP2004006789A - プリント配線基板 - Google Patents

プリント配線基板 Download PDF

Info

Publication number
JP2004006789A
JP2004006789A JP2003101729A JP2003101729A JP2004006789A JP 2004006789 A JP2004006789 A JP 2004006789A JP 2003101729 A JP2003101729 A JP 2003101729A JP 2003101729 A JP2003101729 A JP 2003101729A JP 2004006789 A JP2004006789 A JP 2004006789A
Authority
JP
Japan
Prior art keywords
pattern
signal
wiring board
printed wiring
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003101729A
Other languages
English (en)
Other versions
JP3920237B2 (ja
Inventor
Teruo Nakayama
中山　照夫
Hideaki Inadate
稲舘　秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Shinko Seisakusho KK
Original Assignee
Seiko Epson Corp
Shinko Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Shinko Seisakusho KK filed Critical Seiko Epson Corp
Priority to JP2003101729A priority Critical patent/JP3920237B2/ja
Priority to US10/406,566 priority patent/US20040037050A1/en
Publication of JP2004006789A publication Critical patent/JP2004006789A/ja
Application granted granted Critical
Publication of JP3920237B2 publication Critical patent/JP3920237B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】差動信号線路のインピーダンスを最適に制御するためのプリント配線基板のパターン構成を提供する。
【解決手段】一定の電位に保持されるラインに接続されたパターン２を差動信号を伝送するための２本の信号パターン１間に配置する。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、差動信号線路のインピーダンスを最適に制御するためのプリント配線基板のパターン構成、形状に関する。
【０００２】
【従来の技術】
従来、ＵＳＢ、ＩＥＥＥ１３９４等のインタフェイスやＬＶＤＳといった差動信号を用いた回路基板上のパターンにおいては、図２に示すように２本の信号パターンを等間隔に略平行に配置している。その略平行に配置したパターンのインピーダンスは、規定値内に一定に保つ必要があり、回路基板上にある他のパターンなどがインピーダンスに影響を与えないように配慮しなければならない。そこで従来は略平行に配置したパターンの間には配線は行わない、または略平行に配置したパターン外周から離れた位置に他のパターンを設けるなどの構成を採っていた。
【０００３】
【特許文献１】
特開平８−２４２０７８号公報
【特許文献２】
特開平９−４６００６号公報
【特許文献３】
特開２００１−７４５８号公報
【０００４】
【発明が解決しようとする課題】
プリント配線基板のパターン上の信号周波数が１０ＭＨｚを超えると、信号の伝送を表現するためには分布定数の取り扱いをする。分布定数では、単位長さあたりの抵抗Ｒ、インダクタンスＬ、キャパシタンスＣ、コンダクタンスＧで等価的に書き表し、パターンを伝送線路として特徴づける量として特性インピーダンスと呼び次式であらわされる。
【０００５】
【数１】
Figure 2004006789
数１で、抵抗Ｒ＝０、コンダクタンスＧ＝０のとき、線路は無損失であると言い、信号線の特性インピーダンスは次式で与えられる。
【０００６】
【数２】（この時のＣ及びＬは単位長さの値である。）
Figure 2004006789
プリンタ配線基板のマイクロストリップライン構造の特性インピーダンスは、近似的に図４で示す計算式
【０００７】
【数３】
Figure 2004006789
であらわされ、誘電体の比誘電率（εｒ）、誘電体の厚み（ｈ）とパターン幅（Ｗ）で計算される。
【０００８】
差動インピーダンスは２本のペア線に互いに位相の反転した差動信号でドライブされたときのインピーダンスを表し、図５で示すように、特性インピーダンスＺ０の２倍に２本の平行パターン間の相互結合容量で計算される。さらに、図６で示すような、信号パターン１の間および外側にパターン２があると、その間の相互結合容量の影響を受けることがわかる。
【０００９】
図４、図５の特性インピーダンスＺ０と差動インピーダンスＺｄｉｆｆの計算式から、パターン幅Ｗが狭くなるとインピーダンスは高くなり、パターンの間隔Ｇが狭くなるとインピーダンスは低くなることがわかる。
【００１０】
ＵＳＢ２．０の規格では特性インピーダンス４５Ω±１０％、差動インピーダンス９０Ω±１０％と定められており、その値を確保するためには、４層基板で絶縁層厚ｈ＝０．２ｍｍの基板ではパターン幅０．３ｍｍ、パターン間隔０．５ｍｍ程度で製造可能である。しかし、２層基板では、板厚ｈ＝１．６ｍｍの場合はパターン幅３ｍｍ、パターン間隔３０ｍｍ以上となり、基板のパターン面積が大幅に必要になるため基板サイズが大きくなってしまい、他の部品の実装密度を増やすにはコストが高い４層以上の基板を使用せざるを得なかった。
【００１１】
【課題を解決するための手段】
課題を解決するために請求項１記載のプリント配線基板は、差動信号を伝送するための２本の信号パターンが実装されるプリント配線基板であって、一定の電位に保持されるラインに接続されたパターンを、前記２本の信号パターンの間に配置することを特徴とする。
【００１２】
【発明の実施の形態】
図１、図３はそれぞれ同一基板上にインピーダンス測定用に設けられたパターン（以下テストクーポンと呼ぶ）を示し、実際の基板内のＩＣ−コネクタ間の信号パターンの構成、形状寸法と全く同じに作成されている。テストクーポンは両端に測定用のプローブを接触させるパッド３と略平行に配置した２本の信号パターン１とからなる。本実施形態では略平行に配置した２本の信号パターン１はＵＳＢコネクタに接続されており、ＵＳＢにおいてデータ送受信を行う２つの信号ラインとして機能する。そして、２つの信号ラインには互いに位相の反転した信号、つまり差動信号が伝送されるようになっている。
【００１３】
図１、図３のどちらに構成においても２本の信号パターン１が略平行に配置される基板の面と同一面上にＧＮＤ２のラインを設けている。図１では略平行に配置した２本の信号パターン１の間にＧＮＤ２のラインを設け、図３ではさらに略平行に配置した２本の信号パターン１それぞれの外側にもＧＮＤ２のラインを設けている。尚、図３に示すＧＮＤ２にはバイヤホール４が形成されている。バイヤホール４は、例えば図６に示す基板の裏面に形成されるＧＮＤ２の層に接続される。
【００１４】
特性インピーダンスおよび差動インピーダンスは、パターン幅Ｗが狭くなると高くなり、パターンの間隔Ｇが狭くなるほど低くなる性質をもっている。上記のように構成することで、基板上の信号パターン幅Ｗおよび信号パターン間隔Ｇ、トータルでのパターンの面積を狭くしつつ、任意の特性インピーダンスおよび差動インピーダンスを得ることができる。
【００１５】
そして、図５と図６に示す、２本の信号パターン１の間に、ＧＮＤ２のラインを設けない場合と設けた場合について、同じ材質の基板を使って、ＵＳＢ２．０の規格（特性インピーダンス４５Ω±１０％、差動インピーダンス９０Ω±１０％の値）を確保するための比較を行った。尚、板厚は、共にｈ＝１．６ｍｍとした。
【００１６】
図６に示す構成では、各パターン幅Ｗ＝１．４ｍｍ、各パターン間隔Ｇ＝０．１５ｍｍ、２本の信号パターン１間のＧＮＤ２の幅を１ｍｍ、及び、２本の信号パターン１それぞれ外側にあるＧＮＤ２の幅は０．１５ｍｍとなった。その結果、一方の信号パターン１の外側にあるＧＮＤ２の外端から他方の信号パターン１の外側にあるＧＮＤ２の外端まで間隔は、４．７ｍｍ（＝１．４×２＋１．０＋０．１５×２＋０．１５×４）となった。
【００１７】
これに対して、図５に示す構成では、パターン幅Ｗ＝３．４ｍｍ、パターン間隔Ｇ＝７．０ｍｍとなった。その結果、一方の信号パターン１の外端から他方の信号パターン１の外端までの間隔は、１３．８ｍｍ（＝３．４×２＋７．０）となる。
【００１８】
つまり、ＵＳＢ２．０の規格を確保する場合、図６に示す２本の信号パターン１の間にＧＮＤ２のラインを設けた本実施形態のほうが、基板上でのパターンの面積を狭くできる。
【００１９】
本実施形態では、略平行に配置した２本の信号パターン１はＵＳＢコネクタの差動信号を入出力するデータラインであったが、本実施例の構成をＩＥＥＥ１３９４、ＬＶＤＳと言った他の差動信号を有する回路基板上のパターン構成に用いても良い。
【００２０】
また本実施形態では２本の信号パターン１の間に、また、略平行に配置した２本の信号パターン１それぞれの外側にＧＮＤ２を設けたが、一定の電位に保持されるラインであれば良く、例えばＤＣ電源に接続されたパターンでも良い。さらに、外側のＧＮＤ２は、一定幅のラインでなくても例えばベタ面形状でも良い。
【００２１】
【発明の効果】
以上述べたように、本発明によればプリント配線基板の差動信号パターンのインピーダンスの制御に際して、信号パターン間にＧＮＤあるいは電源パターンを配置してインピーダンスを制御することで２層基板やＧＮＤ層あるいは電源層と信号層の厚い多層基板や、比誘電率の低い基板でも実用的なトータル幅のインピーダンス制御したパターン設計が可能である。
【００２２】
これにより、従来技術ではコスト高な多層基板を用いていたが、２層基板のようなコストの安い基板でも基板面積が少ないパターンで、望ましいインピーダンス制御が行える、柔軟性のあるインピーダンス制御方法を提供できる。
【図面の簡単な説明】
【図１】本発明に基づいて構成される信号パターンの形状を示す図。
【図２】従来の構成に基づいて構成される信号パターンの形状を示す図。
【図３】本発明に基づいて構成される信号パターンの形状を示す図。
【図４】特性インピーダンスの計算式と基板の断面形状を示す図。
【図５】特性インピーダンスの計算式と基板の断面形状を示す図。
【図６】特性インピーダンスの計算式と基板の断面形状を示す図。
【符号の説明】
１　信号パターン
２　ＧＮＤあるいは電源パターン
３　プローブパッド
４　バイヤホール

Claims (5)

  1. 差動信号を伝送するための２本の信号パターンが実装されるプリント配線基板であって、一定の電位に保持されるラインに接続されたパターンを、前記２本の信号パターンの間に配置することを特徴とするプリント配線基板。
  2. 請求項１記載のプリント配線基板において、前記２本の信号パターンそれぞれの外側の少なくとも一方には、一定の電位に保持されるラインに接続されるパターンを配置することを特徴とするプリント配線基板。
  3. 請求項１又は２記載のプリント配線基板において、前記一定の電位に保持されるラインはＧＮＤであることを特徴とするプリント配線基板。
  4. 請求項１乃至３のいずれか一つに記載のプリント配線基板において、裏面にはＧＮＤの層が形成されていることを特徴とするプリント配線基板。
  5. 請求項１乃至４のいずれか一つの記載のプリント配線基板において、前記２本の信号パターンはＵＳＢコネクタに接続されていることを特徴とするプリント配線基板。
JP2003101729A 2002-04-04 2003-04-04 プリント配線基板 Expired - Lifetime JP3920237B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003101729A JP3920237B2 (ja) 2002-04-04 2003-04-04 プリント配線基板
US10/406,566 US20040037050A1 (en) 2002-04-04 2003-04-04 Printed circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002102948 2002-04-04
JP2003101729A JP3920237B2 (ja) 2002-04-04 2003-04-04 プリント配線基板

Publications (2)

Publication Number Publication Date
JP2004006789A true JP2004006789A (ja) 2004-01-08
JP3920237B2 JP3920237B2 (ja) 2007-05-30

Family

ID=30446659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003101729A Expired - Lifetime JP3920237B2 (ja) 2002-04-04 2003-04-04 プリント配線基板

Country Status (2)

Country Link
US (1) US20040037050A1 (ja)
JP (1) JP3920237B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268649A (ja) * 2004-03-19 2005-09-29 Sony Corp 基板、光ピックアップ及び光ディスクドライブ
JP2006093325A (ja) * 2004-09-22 2006-04-06 Kyocera Corp 配線基板
JP2006292499A (ja) * 2005-04-08 2006-10-26 Hitachi Chem Co Ltd 減衰ピークが生じる周波数を求める方法、減衰ピークが現れない伝送特性をもつ配線を設計する方法及びそれらを用いた配線板
JP2007053739A (ja) * 2005-07-20 2007-03-01 Canon Inc プリント回路板および差動信号伝送構造
WO2008047852A1 (en) * 2006-10-13 2008-04-24 Nec Corporation Multilayer substrate
JP2009192921A (ja) * 2008-02-15 2009-08-27 Hitachi Displays Ltd 表示装置
JP2010003892A (ja) * 2008-06-20 2010-01-07 Nitto Denko Corp 配線回路基板およびその製造方法
WO2011142079A1 (ja) * 2010-05-12 2011-11-17 パナソニック株式会社 差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法
JP2012009573A (ja) * 2010-06-23 2012-01-12 Sumitomo Bakelite Co Ltd 回路基板
JP2012227683A (ja) * 2011-04-19 2012-11-15 Ntt Docomo Inc 多層基板回路および多層基板回路のアイソレーション調整方法
JP2013048416A (ja) * 2012-08-27 2013-03-07 Panasonic Corp インピーダンス整合フィルタ、および、実装基板
JP2015088642A (ja) * 2013-10-31 2015-05-07 Ｎｇｋエレクトロデバイス株式会社 差動伝送線路と多層回路基板と光モジュール
JP2015170682A (ja) * 2014-03-06 2015-09-28 イビデン株式会社 プリント配線板
US9207529B2 (en) 2012-12-27 2015-12-08 Asahi Glass Company, Limited Reflective mask blank for EUV lithography, and process for its production
JP2017063142A (ja) * 2015-09-25 2017-03-30 京セラ株式会社 配線基板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006050202A1 (en) * 2004-10-29 2006-05-11 Molex Incorporated Printed circuit board for high-speed electrical connectors
US7601919B2 (en) * 2005-10-21 2009-10-13 Neophotonics Corporation Printed circuit boards for high-speed communication
US8223522B2 (en) * 2006-09-25 2012-07-17 Flextronics Ap, Llc Bi-directional regulator for regulating power
US8975523B2 (en) * 2008-05-28 2015-03-10 Flextronics Ap, Llc Optimized litz wire
US8586873B2 (en) * 2010-02-23 2013-11-19 Flextronics Ap, Llc Test point design for a high speed bus
CN201789539U (zh) * 2010-09-09 2011-04-06 中兴通讯股份有限公司 一种移动终端
TWI593323B (zh) * 2012-08-21 2017-07-21 晨星半導體股份有限公司 電路佈局方法以及兩層式印刷電路板
US20150319847A1 (en) * 2014-04-30 2015-11-05 Samsung Electro-Mechanics Co., Ltd. Wiring substrate
CN104967426A (zh) * 2015-04-29 2015-10-07 福州瑞芯微电子有限公司 差分信号无参考平面时的阻抗装配装置及阻抗控制方法
CN105407632B (zh) * 2015-12-29 2018-06-29 广东欧珀移动通信有限公司 柔性电路板走线结构及移动终端
CN106793457A (zh) * 2016-12-15 2017-05-31 郑州云海信息技术有限公司 一种连接装置及其制作方法
US11227532B2 (en) * 2018-07-27 2022-01-18 Chongqing Boe Optoelectronics Technology Co., Ltd. Panel, manufacturing method thereof, and terminal
US11335238B2 (en) 2018-07-27 2022-05-17 Chongqing Boe Optoelectronics Technology Co., Ltd. Signal transmission method and apparatus, and display device
US20230345626A1 (en) * 2022-04-21 2023-10-26 Dell Products L.P. Resetting different pair skew of printed circuit board traces

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1589519A (en) * 1976-11-19 1981-05-13 Solartron Electronic Group Printed circuits
US5006820A (en) * 1989-07-03 1991-04-09 Motorola, Inc. Low reflection input configuration for integrated circuit packages
JPH0837351A (ja) * 1994-07-21 1996-02-06 Amp Japan Ltd フレキシブル回路板ハーネス装置及びそれに使用されるフレキシブル回路板
KR960028736A (ko) * 1994-12-07 1996-07-22 오오가 노리오 프린트 기판
US5764489A (en) * 1996-07-18 1998-06-09 Compaq Computer Corporation Apparatus for controlling the impedance of high speed signals on a printed circuit board
KR100700235B1 (ko) * 1998-09-10 2007-03-26 지멘스 악티엔게젤샤프트 다극성 플러그-인 커넥터를 가진 인쇄회로기판
JP3472526B2 (ja) * 2000-04-27 2003-12-02 日本圧着端子製造株式会社 集積回路素子用接続モジュールおよび接続モジュール付き集積回路素子
US6350152B1 (en) * 2000-08-23 2002-02-26 Berg Technology Inc. Stacked electrical connector for use with a filter insert
US6744634B2 (en) * 2001-11-23 2004-06-01 Power Quotient International Co., Ltd. Low height USB interface connecting device and a memory storage apparatus thereof

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268649A (ja) * 2004-03-19 2005-09-29 Sony Corp 基板、光ピックアップ及び光ディスクドライブ
JP4507657B2 (ja) * 2004-03-19 2010-07-21 ソニー株式会社 光ディスクドライブ
JP4601369B2 (ja) * 2004-09-22 2010-12-22 京セラ株式会社 配線基板
JP2006093325A (ja) * 2004-09-22 2006-04-06 Kyocera Corp 配線基板
JP2006292499A (ja) * 2005-04-08 2006-10-26 Hitachi Chem Co Ltd 減衰ピークが生じる周波数を求める方法、減衰ピークが現れない伝送特性をもつ配線を設計する方法及びそれらを用いた配線板
JP4613671B2 (ja) * 2005-04-08 2011-01-19 日立化成工業株式会社 多層配線板の製造方法およびマルチワイヤ配線板の製造方法
JP2007053739A (ja) * 2005-07-20 2007-03-01 Canon Inc プリント回路板および差動信号伝送構造
WO2008047852A1 (en) * 2006-10-13 2008-04-24 Nec Corporation Multilayer substrate
JP2010506380A (ja) * 2006-10-13 2010-02-25 日本電気株式会社 多層基板
JP2009192921A (ja) * 2008-02-15 2009-08-27 Hitachi Displays Ltd 表示装置
JP2010003892A (ja) * 2008-06-20 2010-01-07 Nitto Denko Corp 配線回路基板およびその製造方法
WO2011142079A1 (ja) * 2010-05-12 2011-11-17 パナソニック株式会社 差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法
JP5629313B2 (ja) * 2010-05-12 2014-11-19 パナソニック株式会社 差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法
JP2012009573A (ja) * 2010-06-23 2012-01-12 Sumitomo Bakelite Co Ltd 回路基板
JP2012227683A (ja) * 2011-04-19 2012-11-15 Ntt Docomo Inc 多層基板回路および多層基板回路のアイソレーション調整方法
JP2013048416A (ja) * 2012-08-27 2013-03-07 Panasonic Corp インピーダンス整合フィルタ、および、実装基板
US9207529B2 (en) 2012-12-27 2015-12-08 Asahi Glass Company, Limited Reflective mask blank for EUV lithography, and process for its production
JP2015088642A (ja) * 2013-10-31 2015-05-07 Ｎｇｋエレクトロデバイス株式会社 差動伝送線路と多層回路基板と光モジュール
JP2015170682A (ja) * 2014-03-06 2015-09-28 イビデン株式会社 プリント配線板
JP2017063142A (ja) * 2015-09-25 2017-03-30 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
US20040037050A1 (en) 2004-02-26
JP3920237B2 (ja) 2007-05-30

Similar Documents

Publication Publication Date Title
JP2004006789A (ja) プリント配線基板
JP2008541484A (ja) インピーダンス調整がなされるバイア構造
EP3201997B1 (en) High frequency rj45 plug with non-continuous planes for cross talk control
TW201127232A (en) Circuit board with air hole
JP2008160750A (ja) マイクロ波回路基板
JP2010535329A5 (ja)
JP2009054876A (ja) プリント配線板
KR101577370B1 (ko) 마이크로웨이브 필터
US8040201B2 (en) Substrate having a structure for suppressing noise generated in a power plane and/or a ground plane, and an electronic system including the same
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
US7307492B2 (en) Design, layout and method of manufacture for a circuit that taps a differential signal
JP5361024B2 (ja) 配線基板
JP6202859B2 (ja) プリント回路板及び電子機器
JPH0936504A (ja) プリント基板の信号伝送線路の配線構造
US20210202136A1 (en) High frequency spiral termination
JP2006100384A (ja) プリント配線基板及びインタフェース制御装置
JP2002151917A (ja) 配線基板及び電子機器
CN205921814U (zh) 一种电路板装置及电子设备
JP2008071949A (ja) 配線基板と画像形成装置
TWI304243B (en) Printed circuit substrate with adjustable characteristic impedance
WO2018168336A1 (ja) 信号伝送モジュール
JP2004304134A (ja) 配線基板及びその製造方法
JP2003218535A (ja) 電気配線板
JP2003217360A (ja) 高周波用フレキシブルフラットケーブル
JP4973521B2 (ja) インピーダンス可変素子及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070214

R150 Certificate of patent or registration of utility model

Ref document number: 3920237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term