JP4973521B2 - インピーダンス可変素子及び電子機器 - Google Patents

インピーダンス可変素子及び電子機器 Download PDF

Info

Publication number
JP4973521B2
JP4973521B2 JP2008010905A JP2008010905A JP4973521B2 JP 4973521 B2 JP4973521 B2 JP 4973521B2 JP 2008010905 A JP2008010905 A JP 2008010905A JP 2008010905 A JP2008010905 A JP 2008010905A JP 4973521 B2 JP4973521 B2 JP 4973521B2
Authority
JP
Japan
Prior art keywords
impedance
conductor
transmission line
signal transmission
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008010905A
Other languages
English (en)
Other versions
JP2009177257A (ja
Inventor
太一 平野
義寛 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008010905A priority Critical patent/JP4973521B2/ja
Publication of JP2009177257A publication Critical patent/JP2009177257A/ja
Application granted granted Critical
Publication of JP4973521B2 publication Critical patent/JP4973521B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguides (AREA)

Description

本発明は、伝送線路に対してインピーダンスを変化させるインピーダンス可変素子、並びに、インピーダンス可変素子を備えた電子機器に関する。
近年、1Gbpsを超えるデジタル信号規格が多数提示されており、様々な機器に搭載されている。
しかしながら、消費者向けの機器においては、部品のコストダウンや小型化のために、高速信号伝送線路上にインピーダンス不連続が存在してしまう場合が多い。
このようなインピーダンス不連続が信号伝送路上に存在していると、デジタル信号に含まれる周波数成分が、反射と伝送損失を起こすことになる。
その他にも、静電保護素子や各種ノイズフィルタ、コネクタやフレキシブル基板の使用が必要となる場合が多く、条件によっては、動作時に信号の立ち上がり時間やインピーダンスが変化することもある。
そのため、伝送波形のアイ開口率の低下や、確定的ジッタの増大等、信号波形品質に関する様々な問題が表れている。
上述の問題に対して、伝送特性の改善を目的として、伝送線路上に可変容量コンデンサやPINダイオード等で構成する可変インピーダンス回路を組み込み、インピーダンス調整と伝送特性の改善とを実施する手法が、採用されている。
この手法では、素子と伝送線路とが電気的に結合しており、部品特性による制限と寄生成分が含まれてしまうことに加え、パッドやビア配線の影響や製造ばらつきを避けることができない。パッシブイコライザ技術においても、同様な課題を生じる。
また、事前にマイクロストリップライン等で複数のインピーダンスを接続させて、反射を抑制させる手法がある(例えば、特許文献1参照)。
しかし、この手法は、インピーダンス分布が未知であったり、個体ごとのばらつきを含んでいたりする場合には、対応していない。
さらに、分布定数を用いた手法がある。
この手法は、狭帯域の信号伝送には非常に有効である。
しかし、デジタル信号が広い帯域の周波数成分を含んでいるため、広帯域化のためには多段接続を要する場合が多い。そのため、小型化することは困難である。
さらにまた、基板の誘電体を強誘電体として伝送線路を構成し、信号伝送に用いる信号導体に電圧を印加することにより、比誘電率を変化させる手法が提案されている(例えば、特許文献2参照)。
しかし、この場合は、マイクロ波の伝送を目的としており、比誘電率の変化の大きさが中心周波数によって限定され、効果は狭い帯域に限定される。
また、電圧を信号導体に印加するために、一般的なデジタル信号伝送においては、線路の一部をDC的に分離して、C結合(容量結合)させる必要がある。
特開2005−150644号公報 特開平7−111407号公報
上述したように、伝送特性の改善のための手法が、いくつか提案されているが、インピーダンス分布が未知であったり、個体ごとのばらつきを含んでいたりする場合には、対応することが難しかった。
また、対応可能な周波数帯域が狭くなっており、広い帯域の周波数に対応することが難しかった。
本発明は、上記の問題に鑑み、インピーダンス不連続によって発生する信号成分の反射を抑制することができ、受信端に伝達する伝送波形のジッタ抑制やアイパターン開口を実現させることが可能な構成のインピーダンス可変素子、並びに、インピーダンス可変素子を備えた電子機器を提供するものである。
本発明のインピーダンス可変素子は、信号伝送線路と、この信号伝送線路に接して設けられた、電圧の印加によって電気的特性が変化する誘電体材料と、この誘電体材料に電圧を印加するための導体とを有し、この導体によって誘電体材料に電圧を印加して、インピーダンスを変化させることが可能であり、導体が誘電体材料を挟んで信号伝送線路と対向し、信号伝送線路の延びる方向と直交する方向に延びて形成され、信号伝送線路とは電気的に独立しているものである。
本発明の電子機器は、信号伝送線路と、この信号伝送線路に接続された電子部品とを有し、上記本発明のインピーダンス可変素子を備えたものである。
上述の本発明のインピーダンス可変素子の構成によれば、信号伝送線路に接して電圧の印加によって電気的特性が変化する誘電体材料が設けられており、導体によってこの誘電体材料に電圧を印加して、インピーダンスを変化させることが可能であることから、導体によって誘電体材料に電圧を印加することにより、素子のインピーダンスを変化させることができる。
また、導体が誘電体材料を挟んで信号伝送線路と対向し、信号伝送線路とは電気的に独立していることにより、導体からの電圧の印加によって誘電体材料の電気的特性を大きく変化させることが可能になり、インピーダンスの調整範囲を大幅に広くすることができ、誘電体材料の電気的特性を最適化させることができる。これにより、信号伝送線路内を伝送される信号に含まれる周波数成分に対する、反射係数を低減することができる。
上述の本発明の電子機器の構成によれば、信号伝送線路と信号伝送線路に接続された電子部品とを有し、本発明のインピーダンス可変素子を備えたことにより、インピーダンス可変素子のインピーダンスを大幅に広く変化させることができ、誘電体材料の電気的特性を最適化させることができる。これにより、信号伝送線路内を伝送される信号に含まれる周波数成分に対する、反射係数を低減することができる。
上述の本発明によれば、信号伝送線路内を伝送される信号に含まれる周波数成分に対する、反射係数を低減することができる。
これにより、反射波の受信端側への伝播を、低減・抑制することができる。
また、インピーダンス可変素子のインピーダンスを大幅に変化させることができるため、広い周波数帯域に対して効果が得られる。
さらにまた、インピーダンス分布が未知であったり、個体ごとのばらつきを含んでいたりする場合にも、対応することが可能になる。
従って、本発明によれば、インピーダンス不連続が存在している信号伝送線路において、伝送特性を改善することが可能になる。
特に、消費者向けの機器において、デジタル信号伝送の際に発生する確定的ジッタの低減とアイ開口率の向上とが期待できる。
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要を説明する。
本発明は、電圧の印加によって比誘電率等の電気的特性が変化する強誘電体等の誘電体材料と、この誘電体材料に電圧を印加するための導体(電極)とを、信号伝送線路(信号線)の周辺に配置してインピーダンス可変素子を構成する。そして、電極への印加電圧を調整することにより、誘電体材料の電気的特性を変化させて、インピーダンスを変化させることを特徴とする。
インピーダンス可変素子のインピーダンスを変化させることにより、信号伝送線路内を伝送されるデジタル信号の波形を変化させることができる。
本発明において用いる誘電体材料としては、電界や磁界の印加により比誘電率等の電気的特性に変化が生じる材料であれば良い。
このような材料としては、例えば、通常の液晶材料やゲル化した液晶材料、誘電異方性を持つ誘電体材料(電圧印加によって異方性を示す誘電体材料)や高分子材料、PZT(チタン酸ジルコン酸鉛)やチタン酸バリウム等の圧電材料や強誘電体材料、等が挙げられる。
本発明には、フレキシブル基板を含む基板の信号伝送線路(信号導体)の周辺に、強誘電体及び電極をそれぞれ配置した構成や、誘電体・信号導体・電極がパッケージ化されたデバイスも含まれる。
また、本発明を、差動伝送線路へ適用することも可能である。
前述の通り、構造上回避することができないインピーダンス不連続が存在する場合には、デジタル信号に含まれる周波数成分が、反射と伝送損失を起こす。
そこで、信号伝送線路と、この信号伝送線路に接続された電子部品とを有する電子機器において、特に、インピーダンス不連続を生じている箇所の近傍に、誘電体材料と電極とから構成されるインピーダンス可変素子を配置することにより、電極への印加電圧の制御によって特定の電気的特性を最適化させることができる。
これにより、伝送する高速信号に含まれる周波数成分に対する、反射係数を低減することができる。
従って、反射波の受信端側への伝播を、低減・抑制することができるので、アイパターンの開口率保持とジッタ抑制とを実現することができる。
前記特許文献2に記載された構成では、信号伝送線路(信号導体)に電圧を印加することによって、誘電体材料の誘電率を変化させている。
これに対して、本発明では、電圧を印加するための導体を、信号導体とは別途に電気的に独立して設けて、この別途に設けた導体に電圧を印加することによって、誘電体材料の誘電率を変化させる。これにより、信号伝送線路(信号導体)に電圧を印加する前記特許文献2に記載された構成と比較して、誘電率を大きく変化させることができ、広い周波数帯域に対して効果が得られる。
また、インピーダンス分布が未知であったり、個体ごとのばらつきを含んでいたりする場合にも、対応することが可能になる。
本発明のインピーダンス可変素子は、電圧印加による電気的特性の変化を利用するものであり、誘電率を比較的大きく変化させることができるが、誘電率変化に伴うインピーダンスの可変範囲には限界がある。
そのため、インピーダンス可変素子の中心インピーダンスを決定しておくことが望ましい。
ここで、マイクロストリップラインを例として、特性インピーダンスZと実効比誘電率εreffの近似式を以下に示す。この近似式では、比誘電率をεrとし、導体の幅をwとし、導体の厚さをtとし、誘電体の厚さをhとしている。
w/h<1の場合
Figure 0004973521
w/h>1の場合
Figure 0004973521
比誘電率の可変範囲の中央値で、中心インピーダンスを満足させるw,hの値を決定する。
元々存在するインピーダンス不連続の4端子パラメータ(Sパラメータ等)が既知である場合には、そのF行列Fxを導出して、デジタル信号に含まれる周波数帯域の中で、インピーダンス可変素子のF行列Fとの縦続接続Fs=Fx・Fから導かれる、反射係数S11が最小となるようなインピーダンスとすれば良い。
以上は、1つのインピーダンス可変素子によって、インピーダンス不連続をキャンセルさせる手法であるが、2つ以上のインピーダンス可変素子でキャンセルさせる場合にも、同様に、縦続接続時の反射係数を最小にさせるように設計する。
本発明のインピーダンス可変素子のインピーダンスの中央値とインピーダンスの可変範囲とは、使用する誘電体の印加電圧による比誘電率の可変範囲から、上述した手法を用いて誘電体の厚さh及び信号導体の幅wを選択することにより、決定することができる。
そして、対象とする伝送線路上に存在する、n個のインピーダンス不連続の入力側、出力側に各1個、合計2n個のインピーダンス可変素子をそれぞれ配置すると、インピーダンス不連続で発生する全ての反射波をキャンセルさせることができる。
このような配置により、伝送線路の両端での波形改善が可能であり、双方向伝送を行う場合等においては、この構成とする。
本発明は、特に、インピーダンス不連続において反射や伝送損失を生じやすい、信号伝送線路で伝送される信号がデジタル信号である場合に適用して好適である。
本発明のインピーダンス可変素子は、アプリケーションとして、様々な電子機器に適用することが可能である。
特に、本発明のインピーダンス可変素子は、モジュール化した回路ブロックを、多機種の電子機器の製品に流用させる場合(流用設計)において、有効である。
例えば、チューナーブロックや各種マザーボード等の、複数の製品に共通する回路ブロックや高速信号I/F回路に適用する場合に有効である。
また、例えば、本発明のインピーダンス可変素子を搭載した回路に対して、接続する回路の特性が異なっている場合にも有効である。
また、本発明のインピーダンス可変素子は、個別の製品に適用する場合においても有効である。
例えば、出荷時に、抜き取り検査を行って、インピーダンスの中心値を確定することにより、製造ばらつきを抑えることができる。
また、伝送特性、波形、インピーダンスをモニタリングする回路を適用し、インピーダンス調整回路にフィードバックさせることにより、誘電体の温度湿度変化、温度による半導体の特性変化等、動作状態や環境変化に伴う波形劣化を回避することが可能になる。
続いて、本発明の実施の形態を、図面を参照して詳細に説明する。
本発明の一実施の形態として、インピーダンス可変素子の概略構成図(内部を透かした平面図)を、図1Aに示す。
本実施の形態は、基板内にマイクロストリップ形状のインピーダンス可変素子を配置したものである。
図1Aに示すように、信号伝送線路として、図中左右方向に延びる信号線11が形成されている。そして、この信号線11の下方に、電極21とリファレンスGND導体22(GND)とを配置している。
電極21は、絶縁体(誘電体)23によって、リファレンスGND導体22(GND)とは絶縁されている。
そして、電極21には、外部から電圧Vが印加される構成となっている。
図1Aの信号線11に沿った断面における断面図を、図1Bに示す。
図1Bに示すように、強誘電体層12の表層に接して信号線11が配置され、下層にリファレンスGND導体22(GND)と電極21とが配置されている。
図1A及び図1Bに示す構造により、信号線11と電極21との電位差を利用して、強誘電体層12に電場を印加することができる。
強誘電体層12には、前述した、PZT(チタン酸ジルコン酸鉛)やチタン酸バリウム等の強誘電体材料を使用することができる。
上述の本実施の形態のインピーダンス可変素子の構成によれば、信号線11に接して強誘電体層12が設けられ、この強誘電体層12に電圧を印加するための電極21が配置されているので、電極21に供給される電圧Vによって強誘電体層12に電圧(電場)を印加することにより、インピーダンスを変化させることができる。
また、電圧Vが印加される電極21が、強誘電体層12によって、信号線11とは電気的に独立している。これにより、前記特許文献2に記載されている信号線が電圧印加の導体を兼用する構成と比較して、電極21からの電圧の印加によって強誘電体層12の比誘電率を大きく変化させることが可能になり、インピーダンスの調整範囲を大幅に広くすることができる。
これにより、信号線11内を伝送される信号に含まれる周波数成分に対する、反射係数を低減することができるので、反射波の受信端側への伝播を、低減・抑制することができる。
従って、本実施の形態のインピーダンス可変素子によれば、インピーダンス不連続が存在している信号線11において、伝送特性を改善することが可能になる。
上述の実施の形態では、電圧を印加する電極21を1個設けていたが、例えば、ストリップラインもしくはコプレーナウェーブガイド構成として、複数の電極を設けた構成とすることも可能である。
また、例えば、電極とリファレンスGNDとを、コンデンサ等で容量結合させておいても良い。
図1に示した実施の形態のインピーダンス可変素子を、(電子機器の)実際の回路に配置した形態を、図2A及び図2Bに示す。図2Aは回路構成図を示しており、図2Bは平面図を示している。
図2Bに示すように、インピーダンス不連続を生じる電子部品として、インピーダンスがZであるバリスタ100を用いており、このバリスタ100の両端に、インピーダンスがZ,Zであるインピーダンス可変素子1,2が配置されている。
2つのインピーダンス可変素子1,2の詳細な構成は、図1A〜図1Bに示したインピーダンス可変素子と同様である。
図2A及び図2Bに示すように、左の第1のインピーダンス可変素子1は、インピーダンスがZであり、右の第2のインピーダンス可変素子2は、インピーダンスがZである。また、バリスタ100が接続された部分の信号線11のインピーダンスはZであり、外側の部分の信号線11のインピーダンスはZである。
第1のインピーダンス可変素子1の電極21には、外部から第1の電圧Vが供給される。
第2のインピーダンス可変素子2の電極21には、外部から第2の電圧Vが供給される。
このような構成としたことにより、第1のインピーダンス可変素子1及び第2のインピーダンス可変素子2によって、バリスタ100の左右のインピーダンスを変化させて、信号線11の電気的特性を変化させることができる。
これにより、信号線11の電気的特性を最適化して、反射係数を低減し、バリスタ100によるインピーダンス不連続に起因する、反射波の受信端側への伝播を低減・抑制することが可能になる。
本発明の他の実施の形態として、インピーダンス可変素子の概略構成図を、図3A〜図3Dに示す。図3Aは断面図を示し、図3B及び図3Cは途中の層以下の平面図を示し、図3Dはインピーダンス可変素子を部品化した模式図を示している。
本実施の形態は、信号導体の周辺に強誘電体を配置したストリップライン構造として、さらに素子をパッケージ化したものである。
図3Aの断面図に示すように、信号線11の下層及び上層にそれぞれ接して強誘電体層12が設けられ、強誘電体層12を介して、電圧が印加される電極25,26が設けられている。さらに、その電極25,26を覆って、絶縁層(誘電体層)27が形成されており、最下層及び最上層に、リファレンスGND導体24(GND)が形成されて、インピーダンス可変素子30を構成している。
即ち、2つの電極25,26によって、下層と上層の2層の強誘電体層12にそれぞれ異なる電圧を印加させて、各強誘電体層12に電場を印加させる構造を採っている。
そして、各電極25,26の外側に、絶縁層(誘電体層)27を介して、リファレンスGND導体24(GND)で挟み込んで、容量結合させている。
さらに、下層の電極25に印加される電圧と、上層の電極26に印加される電圧とが、符号が反対の電圧(+電圧と−電圧)であるように構成する。例えば、下層の電極25に−電圧を印加し、上層の電極26に+電圧を印加する。
信号線11は、両端が入出力端子T1,T2となっている。
下層の電極25には、端子T3が設けられている。上層の電極26には、端子T4が設けられている。これらの端子T1,T2,T3,T4が、それぞれ、インピーダンス可変素子30の外部と電気的に接続できるように構成されている。
また、リファレンスGND導体24(GND)に対しては、GNDの端子T5(図3D参照)が設けられる。
即ち、図3Dの模式図に示すように、信号入出力端子(T1,T2)、+電極端子及び−電極端子(T3,T4)、リファレンスGND電極24(GND)用のGNDの端子T5、といった合計5端子を有する、インピーダンス可変素子30の部品が構成される。
このように、信号線11・強誘電体層12・電極25,26をパッケージ化して、インピーダンス可変素子30を部品化したことにより、電子機器の様々な箇所に、容易に設置することができる。
上述の本実施の形態のインピーダンス可変素子30の構成によれば、信号線11に接して強誘電体層12が設けられ、この強誘電体層12に電圧を印加するための電極25,26が配置されているので、電極25,26に供給される電圧によって強誘電体層12に電圧(電場)を印加することにより、インピーダンスを変化させることができる。
また、電圧が印加される電極25,26が、強誘電体層12及び絶縁層(誘電体層)27によって、信号線11とは電気的に独立している。これにより、前記特許文献2に記載されている信号線が電圧印加の導体を兼用する構成と比較して、電極25,26からの電圧の印加によって強誘電体層12の比誘電率を大きく変化させることが可能になり、インピーダンスの調整範囲を大幅に広くすることができる。
これにより、信号線11内を伝送される信号に含まれる周波数成分に対する、反射係数を低減することができるので、反射波の受信端側への伝播を、低減・抑制することができる。
従って、本実施の形態のインピーダンス可変素子30によれば、インピーダンス不連続が存在している信号線11において、伝送特性を改善することが可能になる。
なお、図3に示した実施の形態のインピーダンス可変素子30では、伝送線路の下及び上の両方にそれぞれ強誘電体12・GND導体24(GND)・電圧を印加する導体(電極)25,26を配置したが、本発明では、伝送線路の下或いは上のいずれか一方のみに強誘電体・GND導体・電圧を印加する導体(電極)を配置した構成も含むものである。
また、図3に示した実施の形態では、電極25,26の外側に絶縁層(誘電体層)27を配置してリファレンスGND導体24(GND)で挟み込んで容量結合させているが、各電極とリファレンスGNDとを外部でC結合させても良く、リファレンスGNDを用いない構造としても良い。
図3に示した、部品化したストリップライン構造のインピーダンス可変素子を、(電子機器の)実際の回路に配置した形態を、図4A及び図4Bに示す。図4Aは回路構成図を示しており、図4Bは平面図を示している。なお、図4Aの回路構成図は、図2Aの回路構成図と同じ構成となっている。
図4Bに示すように、信号線11の途中に、2つの部品化したストリップライン構造のインピーダンス可変素子31,32が、バリスタ100が接続された部分の信号線11を挟むように、配置されている。
2つのインピーダンス可変素子31,32の詳細な構成は、図3A〜図3Dに示したインピーダンス可変素子30と同じである。
図4A及び図4Bに示すように、左の第1のインピーダンス可変素子31は、インピーダンスがZであり、右の第2のインピーダンス可変素子32は、インピーダンスがZである。また、バリスタ100が接続された部分の信号線11のインピーダンスはZであり、外側の部分の信号線11のインピーダンスはZである。
第1のインピーダンス可変素子31には、外部から、電圧V1Hと電圧V1Lとが、それぞれの電極(図3の電極25,26に相当)に供給される。
第2のインピーダンス可変素子32には、外部から、電圧V2Hと電圧V2Lとが、それぞれの電極(図3の電極25,26に相当)に供給される。
このような構成としたことにより、第1のインピーダンス可変素子31及び第2のインピーダンス可変素子32によって、バリスタ100の左右のインピーダンスを変化させて、信号線11の電気的特性を変化させることができる。
これにより、信号線11の電気的特性を最適化して、反射係数を低減し、バリスタ100によるインピーダンス不連続に起因する、反射波の受信端側への伝播を低減・抑制することが可能になる。
上述した各実施の形態のインピーダンス可変素子では、いずれも、信号用導体(信号線)と電圧印加用の導体との間に誘電体層を挟んでいたが、本発明では、信号用導体と電圧印加用の導体とを、誘電体層の同一主面側にそれぞれ設けた構成も、含むものである。
ただし、信号用導体と電圧印加用の導体とは、電気的に独立した別々の導体とする。
このように誘電体層の同一主面側に、信号用導体と電圧印加用の導体とをそれぞれ設けた構成としても、信号伝送に伴う電磁界が誘電体層内に存在するので、電圧印加による実効比誘電率変化の影響を受けることから、電圧印加によりインピーダンスを変化させることが可能になる。
なお、信号用導体を電圧印加用の導体と兼用し、信号用導体に電圧を印加する構成とすると、信号用導体をコンデンサとの結合等で分離する必要があり、かえって部品点数が増えたり、コンデンサ自体にインピーダンス不連続を生じる虞があったりするので、好ましくない。
(実施例)
ここで、インダクタンスが3[nH]であるインダクタの両端に、本発明のインピーダンス可変素子を適用した構成を作製して、特性を調べた。
そして、本発明を適用した適用後の場合と、適用前のインダクタの場合とにおいて、それぞれの反射特性S11を図5Aに示し、それぞれの透過特性S21を図5Bに示す。
図5Aに示すように、本発明を適用した場合には、反射特性S11を低減することができることがわかる。そして、特に、周波数が3GHz以下では、大幅に低減することができることがわかる。
図5Bに示すように、本発明を適用した場合には、周波数による透過特性S11のばらつきを低減して、広い周波数範囲で安定した透過特性S11を得ることが可能になる。
また、図6に回路構成図を示す、インピーダンス不整合をモデル化した伝送線路を構成した。図6においては、伝送線路の各部分のインピーダンスZ(=50Ω),Z(=150Ω)と、各部分の線路長とを示している。
そして、この伝送線路に、3.0Gbpsの擬似ランダム信号を供給した場合の伝送波形を、図7Aに示す。
また、この伝送線路に対して本発明を適用した構成に、同じ擬似ランダム信号を供給した場合の伝送波形を、図7Bに示す。
図7Aと図7Bとを比較してわかるように、本発明を適用することによって、良好なアイパターン開口率を実現することができる。
以上の結果から、本発明のインピーダンス可変素子の構成を適用することにより、インピーダンス不連続が存在する高速デジタル信号伝送線路上の反射を抑制し、ジッタ低減と伝送波形の改善が可能となることがわかる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
A、B 本発明の一実施の形態のインピーダンス可変素子の概略構成図である。 A、B 図1のインピーダンス可変素子を、実際の回路に配置した形態を示した図である。 A〜D 本発明の他の実施の形態のインピーダンス可変素子の概略構成図である。 A、B 図3のインピーダンス可変素子を、実際の回路に配置した形態を示した図である。 A、B インダクタの両端に本発明を適用した場合と、適用する前の場合とで、反射特性及び透過特性をそれぞれ比較した図である。 インピーダンス不整合をモデル化した伝送線路の回路構成図である。 A、B 図6の伝送線路と、図6の伝送線路に本発明を適用した構成とに、それぞれ擬似ランダム信号を供給した場合の伝送波形を示す図である。
符号の説明
1,2,30,31,32 インピーダンス可変素子、11 信号線、12 強誘電体層、21,25,26 電極、22,24 リファレンスGND導体、23 絶縁体(誘電体)、27 絶縁層(誘電体層)、100 バリスタ

Claims (9)

  1. 信号伝送線路と、
    前記信号伝送線路に接して設けられた、電圧の印加によって電気的特性が変化する誘電体材料と、
    前記誘電体材料に電圧を印加するための導体とを有し、
    前記導体によって前記誘電体材料に電圧を印加して、インピーダンスを変化させることが可能であり、
    前記導体が、前記誘電体材料を挟んで前記信号伝送線路と対向し、前記信号伝送線路の延びる方向と直交する方向に延びて形成され、前記信号伝送線路とは電気的に独立している
    インピーダンス可変素子。
  2. 前記導体と同一面に形成されたリファレンス導体をさらに有し、前記導体と前記リファレンス導体との間が絶縁体によって絶縁されている請求項1に記載のインピーダンス可変素子。
  3. 前記信号伝送線路と前記誘電体材料と前記導体とがパッケージ化されている請求項1に記載のインピーダンス可変素子。
  4. 前記信号伝送線路の上下にそれぞれ前記誘電体材料を介して前記導体が設けられ、各前記導体の前記信号伝送線路とは反対側に絶縁層を介してリファレンス導体が設けられている請求項3に記載のインピーダンス可変素子。
  5. 前記誘電体材料が、強誘電体である請求項1〜請求項4のいずれか1項に記載のインピーダンス可変素子。
  6. 信号伝送線路と、
    前記信号伝送線路に接続された電子部品とを有する電子機器であって、
    前記信号伝送線路と、前記信号伝送線路に接して設けられた、電圧の印加によって電気的特性が変化する誘電体材料と、前記誘電体材料に電圧を印加するための導体とから成り、前記導体によって前記誘電体材料に電圧を印加して、インピーダンスを変化させることが可能であり、前記導体が前記誘電体材料を挟んで前記信号伝送線路と対向し、前記信号伝送線路の延びる方向と直交する方向に延びて形成され、前記信号伝送線路とは電気的に独立している構成のインピーダンス可変素子を備えた
    電子機器。
  7. 前記インピーダンス可変素子が前記導体と同一面に形成されたリファレンス導体をさらに有し、前記導体と前記リファレンス導体との間が絶縁体によって絶縁されている請求項6に記載の電子機器。
  8. 前記インピーダンス可変素子は、前記信号伝送線路と前記誘電体材料と前記導体とがパッケージ化され、前記信号伝送線路の上下にそれぞれ前記誘電体材料を介して前記導体が設けられ、各前記導体の前記信号伝送線路とは反対側に絶縁層を介してリファレンス導体が設けられている請求項6に記載の電子機器。
  9. 前記信号伝送線路がインピーダンス不連続を生じている箇所の近傍に、前記インピーダンス可変素子が設けられている請求項6〜請求項8のいずれか1項に記載の電子機器。
JP2008010905A 2008-01-21 2008-01-21 インピーダンス可変素子及び電子機器 Expired - Fee Related JP4973521B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008010905A JP4973521B2 (ja) 2008-01-21 2008-01-21 インピーダンス可変素子及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008010905A JP4973521B2 (ja) 2008-01-21 2008-01-21 インピーダンス可変素子及び電子機器

Publications (2)

Publication Number Publication Date
JP2009177257A JP2009177257A (ja) 2009-08-06
JP4973521B2 true JP4973521B2 (ja) 2012-07-11

Family

ID=41031937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008010905A Expired - Fee Related JP4973521B2 (ja) 2008-01-21 2008-01-21 インピーダンス可変素子及び電子機器

Country Status (1)

Country Link
JP (1) JP4973521B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02241103A (ja) * 1989-03-14 1990-09-25 Mitsubishi Electric Corp マイクロストリップライン
JPH10209722A (ja) * 1997-01-20 1998-08-07 Seiko Epson Corp 高周波回路およびその作製方法
EP1208613A1 (en) * 1999-08-24 2002-05-29 Paratek Microwave, Inc. Voltage tunable coplanar phase shifters
JP4466389B2 (ja) * 2005-01-28 2010-05-26 株式会社豊田中央研究所 アレーアンテナ

Also Published As

Publication number Publication date
JP2009177257A (ja) 2009-08-06

Similar Documents

Publication Publication Date Title
US7064623B2 (en) Coaxial line type components with low characteristic impedance
US11742558B2 (en) Filter
JP4449834B2 (ja) サージ吸収回路
US20140167886A1 (en) Plating Stub Resonance Shift with Filter Stub Design Methodology
JP5327216B2 (ja) 高周波基板および高周波モジュール
US20080117004A1 (en) High-frequency filter having electromagnetically-coupled branch lines
WO2022131113A1 (ja) チップ型電子部品
US9998084B2 (en) Noise filter
US9590288B2 (en) Multilayer circuit substrate
US9136573B2 (en) Tunable high-frequency transmission line
WO2021192073A1 (ja) 回路基板及び電子機器
JP4973521B2 (ja) インピーダンス可変素子及び電子機器
JP2007013723A (ja) サージ吸収回路
TW200814871A (en) Substrate for high-speed circuit
JP4483552B2 (ja) サージ吸収回路
US11335987B2 (en) Directional coupler
US9526165B2 (en) Multilayer circuit substrate
JP3959091B2 (ja) サージ吸収回路
JP4910696B2 (ja) データ伝送装置、データ伝送用線路及びデータ伝送方法
WO2023100964A1 (ja) 配線基板及び電子装置
JP2010108691A (ja) 多層プリント基板における同軸コネクタの接続構造および接続方法
TW201306376A (zh) 濾波裝置與濾波電路
WO2013094730A1 (ja) 発振回路装置
US7282963B2 (en) Wide-band circuit coupled through a transmission line
US20100182106A1 (en) Direct current voltage isolator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees