JP2012009573A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2012009573A
JP2012009573A JP2010143098A JP2010143098A JP2012009573A JP 2012009573 A JP2012009573 A JP 2012009573A JP 2010143098 A JP2010143098 A JP 2010143098A JP 2010143098 A JP2010143098 A JP 2010143098A JP 2012009573 A JP2012009573 A JP 2012009573A
Authority
JP
Japan
Prior art keywords
circuit board
ground
signal wiring
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010143098A
Other languages
English (en)
Inventor
Akira Oikawa
昭 及川
Masaki Terao
政喜 寺尾
Hiroshi Nakaido
宙 中井戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2010143098A priority Critical patent/JP2012009573A/ja
Publication of JP2012009573A publication Critical patent/JP2012009573A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】対をなす信号線同士の距離を小さく設定したとしても、3つのモードの特性インピーダンスを、Zdiff=2ZoおよびZcomm=Zo/2の関係からのズレを最小限に抑制して設計することができる回路基板を提供すること。
【解決手段】本発明の回路基板1は、絶縁体層2と、この絶縁体層2の一方の面側に設けられ、第1の信号配線3aと第2の信号配線3bとで構成される信号配線対30と、絶縁体層2の他方の面側に設けられたグランド層6とを有し、第1の信号配線3aと第2の信号配線3bとの間にグランド配線7aが配設されていることを特徴とする。
【選択図】図1

Description

本発明は、回路基板、特に、グランド層とこのグランド層に対して絶縁体層を介して配設された信号配線対とを有する回路基板に関する。
近年、コンピュータの高速化に伴い、半導体チップを高速で動作させるために、半導体チップを内蔵するパッケージや、このパッケージを実装する回路基板内に配置された配線内においても、信号を高速で伝送させる必要がある。
このように信号を高速で伝送させる手段として、LVDS(Low Voltage Differential Signaling)、MIPI(Mobile Industry Processor Interface)、MDDI(Mobile Display Digital Interface)のような差動伝送が提案されている(例えば、特許文献1参照。)。
この差動伝送では、従来、主に差動(ディファレンシャルモード)特性インピーダンス(Zdiff)を90〜100Ω程度に設計するだけで十分であったが、例えば、MIPI、MDDI等では、信号の高速伝送化および低電圧化が求められ、差動特性インピーダンス(Zdiff)の他、さらに、同相(コモンモード)特性インピーダンス(Zcomm)および単線(シングルエンド)の特性インピーダンス(Zo)を、それぞれ、100Ω、25Ωおよび50Ω程度に設計すること、すなわち、3つのモードの特性インピーダンスをZdiff=2Zo、Zcomm=Zo/2およびZo=50Ωの関係を満足するように設計することが求められる。なお、このようにZoとZdiff、Zcommの関係を一般化することで、Zoの規定が50Ω以外の場合でも適用可能である。
このようなZdiff、ZcommおよびZoの関係を満足するために、適切なパターン幅の信号配線対(ストリップライン)に適切な厚さの絶縁体層を挟んでグランド層を対峙させるストリップ構造またはマイクロストリップ構造等の配線構造が採用される。
しかしながら、Zdiff=2Zo、Zcomm=Zo/2満たすには1対の信号線それぞれが電磁気的に完全にシールドされるか信号線対が無限に離れなければならず、前者は基板配線で実現するのは困難であり、後者は対をなす信号線同士の距離を大きくせざるを得ず、信号配線対が占める領域が広くなり、回路基板の大型化を招くという問題が生じる。
また、当然、回路基板の大型化を回避することを目的に、対をなす信号線同士の距離を小さくした場合には、前記Zdiff、ZcommおよびZoの関係を満足させることができず、3つの特性インピーダンスのうちの何れか1つを規定値に合わせたとしても、他の2つの特性インピーダンスが規定値からズレてしまい、前記関係の精度が低下してしまうという問題がある。
特開2007−242983号公報
本発明の目的は、対をなす信号線同士の距離を小さく設定したとしても、3つのモードの特性インピーダンスを、Zdiff=2ZoおよびZcomm=Zo/2の関係からのズレを最小限に抑制して設計することができる回路基板を提供することにある。
このような目的は、下記(1)〜(12)に記載の本発明により達成される。
(1) 絶縁体層と、
該絶縁体層の一方の面側に設けられ、第1の信号配線と第2の信号配線とで構成される信号配線対と、
前記絶縁体層に設けられたグランドとを有し、
前記第1の信号配線と前記第2の信号配線との間にグランド配線が配設されていることを特徴とする回路基板。
(2) 差動特性インピーダンス、同相特性インピーダンスおよび単線の特性インピーダンスをそれぞれZdiff、ZcommおよびZoとしたとき、
これら3つのモードの特性インピーダンスが、Zdiff=2ZoおよびZcomm=Zo/2なる関係を満足するように設計される上記(1)に記載の回路基板。
(3) 前記Zoは、50Ωである上記(2)に記載の回路基板。
(4) 前記第1の信号配線と前記第2の信号配線とは、それぞれ、ほぼ等しい線幅に設けられている上記(1)ないし(3)のいずれかに記載の回路基板。
(5) 前記第1の信号配線および前記第2の信号配線は、その線幅が10〜1,000μmである上記(4)に記載の回路基板。
(6) 前記グランド配線は、その線幅が10〜1,000μmである上記(4)に記載の回路基板。
(7) 前記第1の信号配線および前記第2の信号配線と、前記グランド配線との離間距離は、それぞれ、10〜1,000μmである上記(1)ないし(6)のいずれかに記載の回路基板。
(8) 前記グランドは、前記絶縁体層の他方の面側に設けられたグランド層である上記(1)ないし(7)のいずれかに記載の回路基板。
(9) 前記グランド層は、銅箔に複数の抜き孔が形成されたメッシュ状をなしている上記(8)に記載の回路基板。
(10) 前記グランド層の残銅率は、10〜100%である上記(9)に記載の回路基板。
(11) 前記絶縁体層の他方の面側には、前記グランド層を覆うように、さらに絶縁体層が設けられている上記(8)ないし(10)のいずれかに記載の回路基板。
(12) 前記絶縁体層の一方の面側には、前記信号配線対および前記グランド配線を覆うように、さらに絶縁体層が設けられている上記(1)ないし(11)のいずれかに記載の回路基板。
本発明のように、第1の信号配線と第2の信号配線とで構成される信号配線対を備える回路基板において、これら信号配線同士の間に、接地するためのグランド配線を配設することにより、信号配線同士間の離間距離を接近させたとしても、これらに生じる電磁気的結合に起因する3つのモードの特性インピーダンスのズレ、すなわちZdiff=2ZoおよびZcomm=Zo/2の関係のズレを的確に抑制することができるようになる。
本発明の回路基板の第1実施形態を示す縦断面図である。 差動特性インピーダンスおよび同相特性インピーダンスを求める理論式を説明するための模式図である。 本発明の回路基板の第2実施形態を示す縦断面図である。 本発明の回路基板の第3実施形態のグランド層と信号配線対とグランド配線との位置関係を示す平面図である。 本発明の回路基板の第4実施形態を示す縦断面図である。 本発明の回路基板の第5実施形態を示す縦断面図である。 本発明の回路基板の第6実施形態を示す縦断面図である。 実施例1〜6の回路基板における、配線領域幅と|ΔZdiff|(%)との関係を示すグラフである。 実施例7〜15の回路基板における、配線領域幅と|ΔZdiff|(%)との関係を示すグラフである。 比較例1、2の回路基板における、配線領域幅と|ΔZdiff|(%)との関係を示すグラフである。
以下、本発明の回路基板を添付図面に示す好適実施形態に基づいて詳細に説明する。
<第1実施形態>
まず、本発明の回路基板の第1実施形態について説明する。
図1は、本発明の回路基板の第1実施形態を示す縦断面図、図2は、差動特性インピーダンスおよび同相特性インピーダンスを求める理論式を説明するための模式図である。なお、以下の説明では、図1中、上側を「上」、下側を「下」とする。
図1に示す回路基板1は、絶縁体層(ベース基材)2と、絶縁体層2の上面(一方の面)側に配設された信号配線対30と、絶縁体層2の下面(他方の面)側に積層されたグランド層6とを有するマイクロストリップ構造をなすものである。
本発明では、かかる構成の回路基板1において、信号配線対30が、第1の信号配線3aおよび第2の信号配線3bで構成され、これら第1の信号配線3aと第2の信号配線3bとの間に配設されたグランド配線7aを備えることに特徴を有する。
このように、第1の信号配線3aと第2の信号配線3bとの間に、グランド配線7aを配設する構成とすることで、第1の信号配線3aと第2の信号配線3bとの離間距離を接近させたとしても、信号配線3a、3b同士間に生じる電磁気的結合に起因する3つのモードの特性インピーダンスのズレ、すなわちZdiff=2ZoおよびZcomm=Zo/2の関係のズレを的確に抑制することができる。
また、本実施形態では、絶縁体層(第1の絶縁体層)2の上面側には、絶縁体層2および信号配線対30を覆うように絶縁体層(第2の絶縁体層)4aが積層され、さらに、絶縁体層4aを覆うように被覆層(第1の被覆層)5aが積層されている。
一方、絶縁体層2の下面側には、前述したグランド層6を覆うように絶縁体層(第3の絶縁体層)4bが積層され、さらに、絶縁体層4bを覆うようにその下面には被覆層(第2の被覆層)5bが形成されている。
以下、回路基板1を構成する各部について順次説明する。
絶縁体層2は、マイクロストリップ構造をなす回路基板1の中央に位置する絶縁性を有する絶縁層として機能するとともに、回路基板1のコア(支持基板)として機能するものである。
この絶縁体層2としては、特に限定されないが、例えば、樹脂フィルム、繊維基材で構成されるものが好適に用いられる。
樹脂フィルムとしては、例えば、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂等のポリイミド樹脂、エポキシ樹脂等の熱硬化性樹脂、液晶ポリマーのような熱可塑性樹脂等を主材料として構成されるものが挙げられるが、中でも、ポリイミド樹脂または液晶ポリマーを主材料として構成されるものが好ましい。ポリイミド樹脂を主材料として構成される場合、絶縁体層2は、耐熱性や機械特性に優れ、かつ入手するのが容易なものとなる。また、液晶ポリマーを主材料として構成される場合、絶縁体層2は、その比誘電率の低さにより高速信号伝送用の回路基板1に好適に用いられ、かつ吸湿性の低さにより寸法安定性等にも優れるものとなる。
また、繊維基材としては、例えば、ガラス繊布、ガラス不繊布等のガラス繊維基材、あるいはガラス以外の無機化合物を成分とする繊布または不繊布等の無機繊維基材、芳香族ポリアミド樹脂、ポリアミド樹脂、芳香族ポリエステル樹脂、ポリエステル樹脂、ポリイミド樹脂、フッ素樹脂等の有機繊維で構成される有機繊維基材等が挙げられ、中でも、ガラス繊布に代表されるガラス繊維基材が好ましく用いられる。ガラス繊維基材は、強度、吸水率の点で優れた機能を発揮するものである。
なお、絶縁体層2に、繊維基材を用いる場合には、好ましくはこの繊維基材に樹脂を含浸させた状態のものを絶縁体層2として利用される。また、繊維基材に含浸させる樹脂としては、特に限定されないが、好ましくはエポキシ樹脂系、アクリル樹脂系等の熱硬化性樹脂が用いられ、特に、これらの中でも耐熱性の面からエポキシ樹脂系の熱硬化性樹脂が好ましく用いられる。
また、絶縁体層2の厚さは、特に限定されないが、好ましくは1〜100μm程度の範囲、より好ましくは5〜50μm程度の範囲、さらに好ましくは10〜30μm程度の範囲に設定される。
絶縁体層2の厚さを前記下限値以上にすることで、信号配線対30の線幅を加工限界以上にすることが容易となり、一方、絶縁体層2の厚さを上限値以下にすることで剛性が高くなり過ぎることを抑え、かつ、柔軟さというフレキシブル回路基板など薄物基板の特徴を保持できる。
信号配線対30は、第1の信号配線3aと、これと対をなす第2の信号配線3bとで構成される銅箔パターンであり、各信号配線3a、3bの端部または任意の中間部において、図示しない半導体ディバイス等の実装パッドに接合され、これにより、信号を伝送する配線として機能する。
なお、かかる構成の信号配線対30すなわち信号配線3a、3bは、それぞれ、絶縁体層2に直接設けられても良いが、接着剤を介して設けられていてもよい。
さて、回路基板1のように、信号配線対30、すなわち対をなす第1の信号配線3aと第2の信号配線3bとを備える回路基板では、信号配線対30による信号の伝送に、差動伝送が用いられる。
このような差動伝送では、近年、各信号配線3a、3bの1本当たりの特性インピーダンス(Zo)、各信号配線3a、3bにそれぞれ差動信号(+V、−V)を伝送した際の差動(ディファレンシャルモード)特性インピーダンス(Zdiff)および各信号配線3a、3bにそれぞれ同相信号(+V、+V)を伝送した際の同相(コモンモード)特性インピーダンス(Zcomm)の3つのモードの特性インピーダンス(3モード・インピーダンス)を、信号の高速伝送化および低電圧化を目的に、それぞれ、Zdiff=2ZoおよびZcomm=Zo/2の関係を満足するように設計することが求められている。
ここで、シングルモード(図2(c)参照)におけるインピーダンスをZoとし、奇数モード(図2(d)参照)における奇数モードインピーダンスをZodとし、偶数モード(図2(e)参照)における偶数モードインピーダンスをZevとし、信号配線対間インピーダンスをZaとし、さらに信号配線接地間インピーダンスをZbとしたとき、差動モード(図2(a)参照)における差動特性インピーダンス(Zdiff)および同相モード(図2(b)参照)における同相特性インピーダンス(Zcomm)は、それぞれ、下記式(1)および下記式(2)のような関係式を満たす。
Zdiff(=2Zod)=2・{(Za/2)||Zb}
=Za・Zb/(Za+2・Zb) …… 式(1)
Zcomm(=Zev/2)=(Zb||Zb)=Zb/2 …… 式(2)
また、差動特性インピーダンス(Zdiff)および同相特性インピーダンス(Zcomm)における、信号配線3a、3b間の電磁気的結合によるZo差分を、それぞれ、ΔZss1およびΔZss2としたとき、ZdiffおよびZcommは、それぞれ、概念的に下記式(3)および下記式(4)のように考えることができる。
Zdiff=2(Zo−ΔZss1/2)=2Zo−ΔZss1
(=2Zo−ΔZdiff) …… 式(3)
Zcomm=(Zo+ΔZss2/2)/2=Zo/2+ΔZss2/4
(=Zo/2+ΔZcomm) …… 式(4)
そして、ΔZss1およびΔZss2は、それぞれ、(信号配線3a、3bの幅)/(信号配線3a、3b間の距離)と比例関係を有することから、理想的にはΔZss1およびΔZss2を0に設定することであるが、この場合、信号配線3a、3b間の距離を無限大にする必要があり現実的でない。そのため、公差の範囲内に収まるようにΔZdiffおよびΔZcommすなわちZdiffおよびZcommの関係式からのズレを小さく設定したとしても、この場合も、信号配線3a、3b間の距離を大きくする他なく、信号配線対30が占める領域が広くなり、回路基板1の大型化を招いてしまう。
そこで、本発明者は、かかる問題点に鑑み鋭意検討を重ねた結果、第1の信号配線3aと第2の信号配線3bとの間に、接地のためのグランド配線7aを配設する構成とすることにより、信号配線3a、3bの幅を大きくするのと同等の効果が得られることを見出し、本発明を完成するに至った。
このように第1の信号配線3aと第2の信号配線3bとの間にグランド配線7aが配設された構成とすることで、回路基板1の小型化のために第1の信号配線3aと第2の信号配線3bとの離間距離を接近させたとしても、換言すれば信号配線対30の高密度化を図ったとしても、3つのモードの特性インピーダンスのズレを的確に抑制することができる。
すなわち、Zdiff=2Zo、Zcomm=Zo/2の関係からのズレを的確に抑制することができる。
なお、回路基板1をMIPIに適用した場合には、通常、Zoは、好ましくは10〜100Ω程度、より好ましくは40〜60Ω程度に設定される。
また、信号配線対30(第1の信号配線3aおよび第2の信号配線3b)の厚さおよび幅(線幅)は、それぞれ、ほぼ等しく設けられ、具体的には、以下に示す範囲内に設定されるのが好ましい。
すなわち、信号配線対30(第1の信号配線3aおよび第2の信号配線3b)の厚さは、1〜100μm程度であるのが好ましく、5〜50μm程度であるのがより好ましい。
また、信号配線対30(第1の信号配線3aおよび第2の信号配線3b)の線幅は、10〜1,000μm程度であるのが好ましく、50〜100μm程度であるのがより好ましい。
信号配線対30の厚さおよび線幅をかかる範囲内に設定することにより、3モード・インピーダンスを、Zo=50Ω、Zdiff=100Ω(すなわちZdiff=2Zo)、Zcomm=25Ω(Zcomm=Zo/2)の関係を満足するように容易に設計することができるようになる。
このグランド配線(第1のグランド配線)7aは、前述したように、接地のための配線であり、信号配線対30と同様に銅箔パターンで構成され、その両側に、第1の信号配線3aと第2の信号配線3bとがそれぞれ配設される構成となっている。
また、グランド配線7aの厚さは、特に限定されないが、例えば、1〜100μm程度であるのが好ましく、5〜50μm程度であるのがより好ましい。
さらに、グランド配線7aの線幅は、特に限定されないが、例えば、10〜1,000μm程度であるのが好ましく、50〜200μm程度であるのがより好ましい。
グランド配線7aの厚さおよび線幅を、それぞれ、かかる範囲内に設定することにより、3つのモードの特性インピーダンスのズレをより的確に抑制することができるようになる。
なお、グランド配線7aは、それぞれ、絶縁体層2に直接設けられても良いが、接着剤を介して設けられていてもよい。
以上のように信号配線対30の間にグランド配線7aを配設した本発明の回路基板1では、第1の信号配線3aのグランド配線7aと反対側の端部と、第2の信号配線3bのグランド配線7aと反対側の端部との離間距離すなわち配線領域幅は、具体的には、好ましくは200〜500μm程度、より好ましくは250〜360μm程度に設定される。このような離間距離に設定したとしても、第1の信号配線3aと第2の信号配線3bとの間にグランド配線7aを配設することで、3つのモードの特性インピーダンスのズレを的確に抑制することができるため、回路基板1の小型化を容易に図ることができるようになる。
なお、配線領域幅(前記離間距離)は、換言すれば、第1の信号配線3a、第2の信号配線3bおよびグランド配線7aの線幅と、第1の信号配線3aとグランド配線7aとの間の線間と、第2の信号配線3bとグランド配線7aとの間の線間との合計と言うことができる。
絶縁体層4aは、絶縁体層2、信号配線対30およびグランド配線7aを覆うように設けられ、これにより、信号配線対30およびグランド配線7aの絶縁性を確保する機能を有するものである。
この絶縁体層4aの構成材料としては、例えば、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、液晶ポリマー等が挙げられ、これらのうち1種または2種以上を組み合わせて用いることができる。これらの中でも、特に、ポリイミド系樹脂を用いるのが好ましい。これにより、回路基板1の薄型化が容易に実現可能となる。
一方、液晶ポリマーを用いた場合、絶縁体層4aを、比誘電率が低く高速信号伝送特性に優れたものとすることができる。
また、絶縁体層4aの厚さは、特に限定されないが、5〜40μm程度であるのが好ましく、10〜30μm程度であるのがより好ましい。絶縁体層4aの厚さを前記下限値以上にすることで、回路の埋め込み性低下を抑制し、前記上限値以下にすることで絶縁体層4aのシミ出し量の増加を抑制し、かつ層間接着の信頼性を維持することができる。
被覆層5aは、絶縁体層4aを被覆することにより、回路基板1を構成する各部を保護する機能を有するものである。
この被覆層5aの構成材料としては、樹脂材料が好適に用いられ、樹脂材料としては、特に限定されないが、例えば、ポリエステル、ポリイミド、液晶ポリマー等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。これらの中でも、特にポリイミドを用いるのが好ましい。これにより、被覆層5aの耐熱性と屈曲性とを向上させることができる。
また、被覆層5aの厚さは、特に限定されないが、5〜50μm程度であることが好ましく、10〜30μm程度であることがより好ましい。被覆層5aの厚さを前記下限値以上にすることで、被覆層(樹脂層)5aの強度を実用範囲に維持することが容易となり、前記上限値以下にすることで、被覆層5aに摺動性や屈曲性を最大限に発揮させることが容易となる。
なお、前述した絶縁体層4aは、被覆層5aの接着剤層として被覆層5aと一体的に形成されていてもよい。
グランド層6は、絶縁体層2の下面すなわち信号配線対30と反対側のほぼ全面に積層された銅箔であり、これにより、接地のための層として機能するものである。
また、グランド層6の厚さは、絶縁体層2の構成材料、その厚さ、さらには各信号配線3a、3bの幅等によっても異なるが、具体的には、好ましくは1〜100μm程度に、より好ましくは5〜50μm程度に設定される。これにより、各信号配線3a、3bの1本当たりのZoを50Ωに容易に調整することができる。
なお、グランド層6は、絶縁体層2に直接設けられても良いが、接着剤を介して設けられていてもよい。
絶縁体層4bは、グランド層6を覆うように設けられ、これにより、グランド層6の絶縁性を確保する機能を有するものである。
この絶縁体層4bの構成材料としては、例えば、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、液晶ポリマー等が挙げられ、これらのうち1種または2種以上を組み合わせて用いることができる。これらの中でも、特に、エポキシ系樹脂を用いるのが好ましい。これにより、絶縁体層4bの耐熱性と屈曲性の双方を向上させることができる。
なお、前記した絶縁体層4aを構成する構成材料と、この絶縁体層4bを構成する構成材料とは、同一であっても異なっていてもよい。
絶縁体層4bの厚さは、特に限定されないが、5〜40μm程度であることが好ましく、10〜30μm程度であるのがより好ましい。前述した絶縁体層4aと同様に、絶縁体層4bの厚さを前記下限値以上にすることで、回路の埋め込み性低下を抑制し、前記上限値以下にすることで絶縁体層4bのシミ出し量の増加を抑制し、かつ層間接着の信頼性を維持することができる。
さらに、前述した絶縁体層4aの厚さと、この絶縁体層4bの厚さとは、同一であっても異なっていても良い。
被覆層5bは、絶縁体層4bを被覆することにより、回路基板1を構成する各部を保護する機能を有するものである。
この被覆層5bの構成材料としては、樹脂材料が好適に用いられ、樹脂材料としては、特に限定されないが、例えば、ポリエステル、ポリイミド、液晶ポリマー等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。これらの中でも、特にポリイミドを用いるのが好ましい。これにより、被覆層5bの耐熱性と屈曲性とを向上させることができる。
なお、前記した被覆層5aを構成する構成材料と、この被覆層5bを構成する構成材料とは、同一であっても異なっていてもよい。
また、被覆層5bの厚さは、特に限定されないが、5〜50μm程度であることが好ましく、10〜30μm程度であることがより好ましい。被覆層5bの厚さを前記下限値以上にすることで、被覆層(樹脂層)5bの強度を実用範囲に維持することが容易となり、前記上限値以下にすることで、被覆層5bに摺動性や屈曲性を最大限に発揮させることが容易となる。
さらに、前述した被覆層5aの厚さと、この被覆層5bの厚さとは、同一であっても異なっていても良い。
また、前述した絶縁体層4bは、被覆層5bの接着剤層として被覆層5bと一体的に形成されていてもよい。
なお、本実施形態では、グランド層6が、絶縁体層2に設けられたグランドを構成する。
<第2実施形態>
次に、本発明の回路基板の第2実施形態について説明する。
図3は、本発明の回路基板の第2実施形態を示す縦断面図である。なお、以下の説明では、図3中、上側を「上」、下側を「下」とする。
以下、第2実施形態について説明するが、前記第1実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
図3に示すように、第2実施形態の回路基板1では、絶縁体層2の上面に、信号配線対30の両側に、グランド配線7b、7cが配設されていること、すなわち、グランド配線7bと、グランド配線7cとの間に、信号配線対30およびグランド配線7aが設けられていること以外は、前記第1実施形態の回路基板1と同様である。
これらグランド配線(第2のグランド配線)7b、グランド配線(第3のグランド配線)7cは、それぞれ、前述したグランド配線(第1のグランド配線)7aと同様に、接地のための配線であり、銅箔パターンで構成される。
かかる構成のグランド配線7b、7cを設ける構成とすることにより、例えば、回路基板1が信号配線3a、3bに隣接して他の信号配線が配設された構成のものである場合、信号配線3a、3bと他の信号配線との間にグランド配線7b、7cのうちの一方が位置することとなる。ここで、信号配線3a、3bと他の信号配線との離間距離が小さくなると、これら同士間の電磁気的結合が強くなり、これに起因するノイズ(クロストーク)が重畳する等の弊害が生じることがあるが、本実施形態のような構成とすることにより、グランド配線7b、7cが隣接する他の信号線との不適切な電磁気的結合を抑制するガードとして機能して、上記問題点が確実に解消される。
また、グランド配線7b、7cの厚さは、特に限定されないが、具体的には、好ましくは1〜100μm程度に、より好ましくは5〜50μm程度に設定される。
なお、グランド配線7b、7cは、それぞれ、絶縁体層2に直接設けられても良いが、接着剤を介して設けられていてもよい。
以上のような構成の第2実施形態の回路基板1においても、第1の信号配線3aと第2の信号配線3bとの離間距離を接近させたとしても、信号配線3a、3b同士間に生じる電磁気的結合に起因する3つのモードの特性インピーダンスのズレ、すなわちZdiff=2ZoおよびZcomm=Zo/2の関係のズレを的確に抑制することができる。
なお、本実施形態では、グランド層6の他、グランド配線7b、7cが、絶縁体層2に設けられたグランドを構成する。
<第3実施形態>
次に、本発明の回路基板の第3実施形態について説明する。
図4は、本発明の回路基板の第3実施形態のグランド層と信号配線対とグランド配線との位置関係を示す平面図である。
以下、第3実施形態について説明するが、前記第1実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
図4に示すように、第3実施形態の回路基板1では、絶縁体層2の下面に形成されるグランド層6の構成が異なること以外は、前記第1実施形態の回路基板1と同様である。
すなわち、本実施形態では、グランド層6は、その全面が銅箔で構成されることなく、信号配線3a、3bに対峙する位置に、平行四辺形の開口になされた多数の抜き孔61が形成されたメッシュ状導体部6Bを備える構成をなしている。
このようにグランド層6に複数の抜き孔61を設ける構成とすることで、グランド層6はメッシュ状をなすものとなる。グランド層6をかかる構成とすることで、グランド層6に含まれる残銅率を容易に所望の値に設定することができるようになるため、各信号配線3a、3bの1本当たりのZoを50Ωにより容易に調整することができるようになる。
本実施形態では、この抜き孔61は、二方向の複数の各線が交差して形成された平行四辺形(菱形)状に開口している。
この際、二方向の複数の各線は、信号配線3a、3bに対して5〜40度の範囲でそれぞれ傾斜されているのが好ましい。さらに、抜き孔(菱形開口)61の長い方の対角線が、信号配線3a、3bの配線方向と一致するようなメッシュパターンとなっているのが好ましい。
これにより、例えば、図4に示すように、領域Aと領域Bとにおいて、信号配線3a、3bの途中が屈曲(本実施形態では、45度程度)する場合に、信号配線3a、3bの特性インピーダンスが、大きく変化するのを的確に抑制または防止することができる。
なお、各抜き孔(菱形開口)61は、それぞれ、その大きさ(開口面積)が互いに異なるものであってもよいが、領域Aおよび領域Bにおいて、同じ大きさの開口面積となっているのが好ましい。これにより、信号配線3a、3bの特性インピーダンス(Zo)を高精度に制御することができる。
また、メッシュ状導体部6Bにおける残銅率は、好ましくは20〜80%程度、より好ましくは30〜50%程度に設定される。メッシュ状導体部6Bの残銅率を、かかる範囲内に設定することで、各信号配線3a、3bの1本当たりのZoを確実に50Ωに設定することができる。
これに対して、信号配線3a、3bに対峙するメッシュ状導体部6Bの外側においては、抜き孔61が形成されない銅箔により構成されるベタ電極領域6Aとなっている。
すなわち、信号配線3a、3bの特性インピーダンスの制御に大きく作用するメッシュ状導体部6Bを除くその外側の領域は、ベタ電極領域6Aで構成される。
本実施形態のような構成は、絶縁体層2の厚さが100μm以下の場合、すなわち積層構造の全体がきわめて薄い回路基板1とする場合に好適に適用される。
ところで、ベタ電極領域6Aと信号配線3a、3bとの離間距離Uは、その値が大きいほど、ベタ電極領域6Aによる影響を少なくすることができるものの、その反面、メッシュ状導体部6Bの面積の増大に伴うグランド層6の直流抵抗値の増加が、絶縁体層2の厚さ等によっては、回路基板1の高周波特性の悪化を招くおそれがある。
そのため、信号配線3a、3bとベタ電極領域6Aとの離間距離U[μm]は、絶縁体層2の厚さをt[μm]としたとき、20t以下となっているのが好ましく、10t以下となっているのがより好ましい。これにより、グランド層6の直流抵抗値の増加を的確に抑制または防止することができる。
以上のような構成の第3実施形態の回路基板1においても、第1の信号配線3aと第2の信号配線3bとの離間距離を接近させたとしても、信号配線3a、3b同士間に生じる電磁気的結合に起因する3つのモードの特性インピーダンスのズレ、すなわちZdiff=2ZoおよびZcomm=Zo/2の関係のズレを的確に抑制することができる。
なお、本実施形態では、抜き孔61は、図4に示すように、その形状が平行四辺形状をなしていたが、かかる場合に限定されず、例えば、長円状をなすものであってもよい。
また、本実施形態では、メッシュ状導体部6Bが選択的にメッシュ状をなし、ベタ電極領域6Aでは抜き孔61が形成されていないものとして説明したが、この場合に限定されず、各信号配線3a、3bの1本当たりのZoを調整すると言う観点からは、グランド層6の全面がメッシュ状をなしていてもよい。
なお、本実施形態では、グランド層6が、絶縁体層2に設けられたグランドを構成する。
<第4実施形態>
次に、本発明の回路基板の第4実施形態について説明する。
図5は、本発明の回路基板の第4実施形態を示す縦断面図である。
以下、第4実施形態について説明するが、前記第1実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
図5に示すように、第4実施形態の回路基板1では、絶縁体層2の下面に形成されたグランド層6が省略され、これに代えて、絶縁体層4aと被覆層5aとの間にグランド層6が介挿されていること以外は、前記第1実施形態の回路基板1と同様である。
すなわち、本実施形態では、信号配線3a、3bは、絶縁体層2上に配設されるとともに、絶縁体層2上の信号配線3a、3bを覆う絶縁体層(第2の絶縁体層)4aを介して、その上面にグランド層6が積層されており、これにより回路基板1がマイクロストリップ構造を構成している。
以上のような構成の第4実施形態の回路基板1においても、第1の信号配線3aと第2の信号配線3bとの離間距離を接近させたとしても、信号配線3a、3b同士間に生じる電磁気的結合に起因する3つのモードの特性インピーダンスのズレ、すなわちZdiff=2ZoおよびZcomm=Zo/2の関係のズレを的確に抑制することができる。
なお、本実施形態では、グランド層6が、絶縁体層4aに設けられたグランドを構成する。
<第5実施形態>
次に、本発明の回路基板の第5実施形態について説明する。
図6は、本発明の回路基板の第5実施形態を示す縦断面図である。
以下、第5実施形態について説明するが、前記第1実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
図6に示すように、第5実施形態の回路基板1では、絶縁体層2の下面に形成されたグランド層(第1のグランド層)6の他に、さらに絶縁体層4aと被覆層5aとの間にグランド層(第2のグランド層)6’が介挿されていること以外は、前記第1実施形態の回路基板1と同様である。
すなわち、本実施形態では、絶縁体層2上に配置されるとともに、絶縁体層2の下面にグランド層6を配置し、さらに絶縁体層2上の信号配線3a、3bを覆う絶縁体層(第2の絶縁体層)4aを介して、その上面にグランド層6’が積層されており、これにより回路基板1が信号配線3a、3bの上下を、絶縁体層を介してグランド層で挟む構造をなすストリップ構造を構成している。
かかる構成の回路基板1においては、前記第1実施形態の回路基板1と比較して、1対のグランド層6、6’が2つの絶縁体層2および絶縁体層4aを介して信号配線対30に対峙するように構成されている。
以上のような構成の第5実施形態の回路基板1においても、第1の信号配線3aと第2の信号配線3bとの離間距離を接近させたとしても、信号配線3a、3b同士間に生じる電磁気的結合に起因する3つのモードの特性インピーダンスのズレ、すなわちZdiff=2ZoおよびZcomm=Zo/2の関係のズレを的確に抑制することができる。
なお、本実施形態では、グランド層6が、絶縁体層2に設けられたグランドを、グランド層6’が、絶縁体層4aに設けられたグランドをそれぞれ構成する。
<第6実施形態>
次に、本発明の回路基板の第6実施形態について説明する。
図7は、本発明の回路基板の第6実施形態を示す縦断面図である。
以下、第6実施形態について説明するが、前記第1実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
図7に示すように、第6実施形態の回路基板1では、絶縁体層2の下面に形成されたグランド層6が省略され、さらに、絶縁体層2の上面において、信号配線対30の両側に、グランド配線7b、7cが配設されていること以外は、前記第1実施形態の回路基板1と同様である。
すなわち、本実施形態では、グランド層6の形成が省略されるとともに、絶縁体層2上において、グランド配線(第2のグランド配線)7bと、グランド配線(第3のグランド配線)7cとの間に、信号配線対30およびグランド配線7aが設けられており、これにより回路基板1がコプレーナ構造を構成している。このようなコプレーナ構造の回路基板1では、グランド配線7b、7cが前記第2実施形態で説明した機能を発揮するとともに、前記第1実施形態で説明したグランド層6としての機能をも併せ持つものとなる。
以上のような構成の第4実施形態の回路基板1においても、第1の信号配線3aと第2の信号配線3bとの離間距離を接近させたとしても、信号配線3a、3b同士間に生じる電磁気的結合に起因する3つのモードの特性インピーダンスのズレ、すなわちZdiff=2ZoおよびZcomm=Zo/2の関係のズレを的確に抑制することができる。
なお、本実施形態では、グランド配線7b、7cが、絶縁体層2に設けられたグランドを構成する。
以上、本発明の回路基板について説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の回路基板の各部の構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。
次に、本発明の具体的実施例について説明する。
1.回路基板の作製
まず、以下に示すような実施例1〜15および比較例1、2の回路基板を作製した。
[実施例1]
<1> まず、厚さ20umのポリイミドフィルム(以下、「PI基材」という。)を用意し、このPI基材の両面に接着剤なして極薄の銅箔を貼り合わせることにより銅箔付きPI基材を得た。
<2> 次に、この銅箔付きPI基材のグランド配線およびグランド層を導通させたい部分に、ビアを形成した。
<3> 次に、銅箔付きPI基材の双方の面上に、フォトリソグラフィー法を用いて、一方の面上には、形成すべき信号配線対およびグランド配線の形状に開口部を有するパターンのメッキレジスト層を、他方の面上には、形成すべきグランド層の形状に開口部を有するパターンのメッキレジスト層をそれぞれ形成し、その後、銅箔付きPI基材の両面に、メッキ法を用いて、基板完成時の銅の厚さが20μmとなる厚みで銅メッキを析出させた。
<4> 次に、ソフトエッチングを用いて、メッキレジスト層と不要な部分の銅とを除去することにより、PI基材の一方の面上に信号配線対およびグランド配線を、PI基材の他方の面上にグランド層をそれぞれ形成した。
なお、この際、第1の信号配線および第2の信号配線の線幅をそれぞれ、80μmとし、グランド配線の線幅を、930μmとし、各信号配線とグランド配線との間の線間をそれぞれ、50μmとした。
<5> 次に、測定用のパッド部等を除き、グランド層が形成されている側の面、ならびに信号配線対およびグランド配線が形成されている側の面の双方に、電気絶縁性の絶縁体層を形成した。
<6> 次に、絶縁体層が開口して銅が露出しているパッド部にNi/Auメッキを施すことにより端子を形成した。
以上の工程により、理論上、Zdiff=2Zo、Zcomm=Zo/2およびZo=50Ωの関係を満足するように設計された、図1に示す回路基板を製造した。
[実施例2〜9]
前記工程<3>、<4>において、第1の信号配線および第2の信号配線の線幅、グランド配線の線幅および各信号配線とグランド配線との間の線間を、それぞれ、表1に示すように設定したこと以外は、前記実施例1と同様にして、図1に示す回路基板を製造した。
[実施例10〜19]
前記工程<3>、<4>において、第1の信号配線および第2の信号配線の線幅、グランド配線の線幅および各信号配線とグランド配線との間の線間を、それぞれ、表1に示すように設定し、さらに、PI基材の他方の面上に形成したグランド層に、菱型形状の抜き孔をパターニングして形成することで、銅箔の残銅率を、それぞれ、表1に示すように設定したこと以外は、前記実施例1と同様にして、図1に示す回路基板を製造した。
[比較例1、2]
前記工程<3>において、グランド配線の形成を省略し、第1の信号配線および第2の信号配線の線幅、および各信号配線間の線間を、それぞれ、表1に示すように設定したこと以外は、前記実施例1と同様にして、グランド配線の形成が省略された回路基板を製造した。
2.評価
各実施例および各比較例の回路基板について、Zdiffを測定した。
なお、このZdiffの測定は、1対の信号配線の片側の端部より各々ピーク電圧+V、−Vのパルス波形を入力し、その信号の反射による入力端の時間的電圧変化を測定することでZdiffの値と分布を得るTDR法(タイムドメイン・リフレクトメトリ法)を用いて行った。
そして、測定されたZdiffから、Zdiffの理論値(2Zo=100Ω)からのズレとして|ΔZdiff|(%)を下記の関係式(5)から求めた。
|ΔZdiff|(%)=
|{(測定されたZdiff)−2Zo}/2Zo|×100 …… 式(5)
なお、本実施例で|ΔZcomm|(%)を求めることなく|ΔZdiff|(%)を求めるようにしたのは、|ΔZcomm|(%)は下記の関係式(6)で求められ、本発明の回路基板では、上述の通り、通常、信号配線の線幅が10〜1000μm程度に設定され、かかる範囲内において、|ΔZdiff|≧|ΔZcomm|の関係が成り立つことに起因する。すなわち、Z値のズレ量を抑える最適設計値解析には|ΔZdiff|のみ考慮すれば良いとの判断によるものである。
|ΔZcomm|(%)=
|{(測定されたZcomm)−Zo/2}/(Zo/2)|×100 ……式(6)
その結果を表1および図8〜10に示す。
Figure 2012009573
表1に示すように、各比較例の回路基板では、|ΔZdiff|(%)の大きさを5%以下に設定するには、第1の信号配線と第2の信号配線との間の離間距離(配線領域幅)を800μm以上に設定する他なく、LVDSのような従来設計の配線領域幅である260μm程度と比較して3倍以上の大きさとなり、回路基板の大型化を招く結果となった。
これに対して、実施例1〜9の回路基板では、|ΔZdiff|(%)の大きさを3〜5%程度に設定した場合には、前記配線領域幅を400μm以下に設定することができ、LVDSのような従来設計のものと比較して2倍以下の配線領域幅に抑制されていることから、回路基板の大型化を回避し得る結果となった。さらに、たとえ|ΔZdiff|(%)の大きさを2〜3%程度に設定したとしても、前記配線領域幅を500μm以下に設定することが可能であった。
特に、グランド層の残銅率を調整した実施例10〜19では、前記配線領域幅をより小さく設定することができ、回路基板の小型化をより容易に実現可能であった。
具体的には、|ΔZdiff|(%)の大きさを3〜5%程度に設定した場合には、残銅率を30〜50%程度とすることで、前記配線領域幅を250〜350μm程度に設定することが可能であった。
1 回路基板
2、4a、4b 絶縁体層
3a 第1の信号配線
30 信号配線対
3b 第2の信号配線
5a、5b 被覆層
6、6’ グランド層
61 抜き孔
6A ベタ電極領域
6B メッシュ状導体部
7a、7b、7c グランド配線

Claims (12)

  1. 絶縁体層と、
    該絶縁体層の一方の面側に設けられ、第1の信号配線と第2の信号配線とで構成される信号配線対と、
    前記絶縁体層に設けられたグランドとを有し、
    前記第1の信号配線と前記第2の信号配線との間にグランド配線が配設されていることを特徴とする回路基板。
  2. 差動特性インピーダンス、同相特性インピーダンスおよび単線の特性インピーダンスをそれぞれZdiff、ZcommおよびZoとしたとき、
    これら3つのモードの特性インピーダンスが、Zdiff=2ZoおよびZcomm=Zo/2なる関係を満足するように設計される請求項1に記載の回路基板。
  3. 前記Zoは、50Ωである請求項2に記載の回路基板。
  4. 前記第1の信号配線と前記第2の信号配線とは、それぞれ、ほぼ等しい線幅に設けられている請求項1ないし3のいずれかに記載の回路基板。
  5. 前記第1の信号配線および前記第2の信号配線は、その線幅が10〜1,000μmである請求項4に記載の回路基板。
  6. 前記グランド配線は、その線幅が10〜1,000μmである請求項4に記載の回路基板。
  7. 前記第1の信号配線および前記第2の信号配線と、前記グランド配線との離間距離は、それぞれ、10〜1,000μmである請求項1ないし6のいずれかに記載の回路基板。
  8. 前記グランドは、前記絶縁体層の他方の面側に設けられたグランド層である請求項1ないし7のいずれかに記載の回路基板。
  9. 前記グランド層は、銅箔に複数の抜き孔が形成されたメッシュ状をなしている請求項8に記載の回路基板。
  10. 前記グランド層の残銅率は、10〜100%である請求項9に記載の回路基板。
  11. 前記絶縁体層の他方の面側には、前記グランド層を覆うように、さらに絶縁体層が設けられている請求項8ないし10のいずれかに記載の回路基板。
  12. 前記絶縁体層の一方の面側には、前記信号配線対および前記グランド配線を覆うように、さらに絶縁体層が設けられている請求項1ないし11のいずれかに記載の回路基板。
JP2010143098A 2010-06-23 2010-06-23 回路基板 Pending JP2012009573A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010143098A JP2012009573A (ja) 2010-06-23 2010-06-23 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010143098A JP2012009573A (ja) 2010-06-23 2010-06-23 回路基板

Publications (1)

Publication Number Publication Date
JP2012009573A true JP2012009573A (ja) 2012-01-12

Family

ID=45539809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010143098A Pending JP2012009573A (ja) 2010-06-23 2010-06-23 回路基板

Country Status (1)

Country Link
JP (1) JP2012009573A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013254952A (ja) * 2012-05-10 2013-12-19 Hitachi Chemical Co Ltd 多層配線基板
JP2015002271A (ja) * 2013-06-14 2015-01-05 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及び電子部品
JP2015065252A (ja) * 2013-09-25 2015-04-09 日本シイエムケイ株式会社 プリント配線板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006789A (ja) * 2002-04-04 2004-01-08 Seiko Epson Corp プリント配線基板
JP2004274005A (ja) * 2003-01-15 2004-09-30 Kyocera Corp 配線基板
JP2007116010A (ja) * 2005-10-24 2007-05-10 Sumitomo Bakelite Co Ltd 回路基板
JP2009060150A (ja) * 2008-12-17 2009-03-19 Panasonic Corp 差動平衡信号伝送基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006789A (ja) * 2002-04-04 2004-01-08 Seiko Epson Corp プリント配線基板
JP2004274005A (ja) * 2003-01-15 2004-09-30 Kyocera Corp 配線基板
JP2007116010A (ja) * 2005-10-24 2007-05-10 Sumitomo Bakelite Co Ltd 回路基板
JP2009060150A (ja) * 2008-12-17 2009-03-19 Panasonic Corp 差動平衡信号伝送基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013254952A (ja) * 2012-05-10 2013-12-19 Hitachi Chemical Co Ltd 多層配線基板
JP2015002271A (ja) * 2013-06-14 2015-01-05 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及び電子部品
JP2015065252A (ja) * 2013-09-25 2015-04-09 日本シイエムケイ株式会社 プリント配線板

Similar Documents

Publication Publication Date Title
KR101573959B1 (ko) 다층 배선 기판
JP5352019B1 (ja) 多層回路基板及び高周波回路モジュール
TWI492673B (zh) Circuit board
JP2010212439A (ja) 回路基板
KR20130024703A (ko) 전자 회로기판
WO2010103722A1 (ja) 回路基板
JP5050797B2 (ja) フレキシブルプリント配線板
CN103052256A (zh) 柔性印刷电路板
JP5445011B2 (ja) 回路基板
JP4683381B2 (ja) 回路基板
JP4798483B2 (ja) 回路基板
JP5951193B2 (ja) 配線回路基板およびその製造方法
CN108633172B (zh) 印刷电路板和显示装置
JP2012009573A (ja) 回路基板
JP2011061126A (ja) 回路基板
JP4697591B2 (ja) 回路基板
JP5051836B2 (ja) 半導体装置およびその設計方法
JP2011023547A (ja) 回路基板
JP2007141990A (ja) 回路基板
JP4927993B2 (ja) 複合配線基板
JP6187011B2 (ja) プリント回路基板
JP5194722B2 (ja) 配線基板及び半導体装置
JP7134803B2 (ja) プリント基板
JP5306551B1 (ja) 多層回路基板
TWI684245B (zh) 差動訊號傳輸電路板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140328

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603