JP5951193B2 - 配線回路基板およびその製造方法 - Google Patents

配線回路基板およびその製造方法 Download PDF

Info

Publication number
JP5951193B2
JP5951193B2 JP2011134195A JP2011134195A JP5951193B2 JP 5951193 B2 JP5951193 B2 JP 5951193B2 JP 2011134195 A JP2011134195 A JP 2011134195A JP 2011134195 A JP2011134195 A JP 2011134195A JP 5951193 B2 JP5951193 B2 JP 5951193B2
Authority
JP
Japan
Prior art keywords
conductor layer
differential transmission
transmission path
differential
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011134195A
Other languages
English (en)
Other versions
JP2013004728A (ja
Inventor
忠男 大川
忠男 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2011134195A priority Critical patent/JP5951193B2/ja
Priority to US13/483,295 priority patent/US9301386B2/en
Priority to CN2012102027368A priority patent/CN102833940A/zh
Publication of JP2013004728A publication Critical patent/JP2013004728A/ja
Application granted granted Critical
Publication of JP5951193B2 publication Critical patent/JP5951193B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線回路基板およびその製造方法に関する。
携帯電話機等の情報通信機器においては、中央演算処理装置(以下、CPUと呼ぶ)と液晶ディスプレイとの間のデジタル信号の伝送路としてフレキシブル配線回路(以下、FPCと呼ぶ)基板が用いられる。FPC基板は、主として絶縁層およびその絶縁層上に形成される差動伝送路を備える。
近年、情報通信機器により伝送される情報量の増大に伴い、使用されるデジタル信号の高周波化が図られている。しかしながら、FPC基板においては、高周波領域のデジタル信号が伝送されることにより、高調波に起因する高周波ノイズが差動伝送路から発生する場合がある。
高周波ノイズを遮断するために、差動伝送路が形成された絶縁層上に金属製のシールド層が設けられる。この場合、差動伝送路において、デジタル信号の伝送損失が大きくなる。そのため、デジタル信号の高周波化には限界がある。
一方、差動伝送路の本数を増加させることにより、FPC基板において伝送可能な情報量を増大させることができる。この場合、FPC基板上での差動伝送路の高密度化に伴い、差動伝送路のレイアウトの自由度が制限される。そのため、差動伝送路の長さ方向において、差動伝送路を構成する導体線路の幅および間隔が不連続になると、差動伝送路における差動インピーダンスの連続性を確保することは難しい。
特開2002−158411号公報
特許文献1には、導体回路パターンの一部領域に重なる絶縁層の部分の厚みを、導体回路パターンの他の領域に重なる絶縁層の部分の厚みに比べて薄くすることにより導体回路パターンの一部領域の特性インピーダンスを調整することが記載されている。この場合、絶縁層の厚みを調整することにより差動伝送路における差動インピーダンスを部分的に調整し、差動インピーダンスの連続性を確保することが可能となる。しかしながら、絶縁層の厚みを調整することができない場合には、差動インピーダンスの連続性を確保することができない。そのため、差動伝送路のレイアウトの自由度が制限される。
本発明の目的は、差動伝送路の差動インピーダンスの連続性を確保しつつ差動伝送路のレイアウトの自由度を向上させることが可能な配線回路基板およびその製造方法を提供することである。
[A]本発明
(1)第1の発明に係る配線回路基板は、第1の絶縁層と、第1および第2の伝送線路により構成される差動伝送路と、接地導体層とを備え、接地導体層が第1の絶縁層を挟んで差動伝送路に対向するように接地導体層、第1の絶縁層および差動伝送路が積層され、差動伝送路の一部における第1の伝送線路と第2の伝送線路との間隔は、差動伝送路の他の部分における第1の伝送線路と第2の伝送線路との間隔よりも小さく、接地導体層は、第1および第2の導体層を含み、第1の導体層は、差動伝送路の一部および他の部分に重なるように形成され、第2の導体層は、差動伝送路の他の部分に重なりかつ一部に重ならないように形成され、第2の導体層は、第1の導体層と接触するように第1の導体層に積層され、差動伝送路の一部に重なる接地導体層の部分の厚みは、差動伝送路の他の部分に重なる接地導体層の部分の厚みよりも小さく、差動伝送路の一部における第1および第2の伝送線路の幅と差動伝送路の他の部分における第1および第2の伝送線路の幅とは互いに等しいものである。
第1の発明に係る配線回路基板においては、差動伝送路の一部における第1の伝送線路と第2の伝送線路との間隔が、差動伝送路の他の部分における第1の伝送線路と第2の伝送線路との間隔よりも小さい。接地導体層の厚みが一定である場合、第1の伝送線路と第2の伝送線路との間隔が小さい差動伝送路の部分の差動インピーダンスは、第1の伝送線路と第2の伝送線路との間隔が大きい差動伝送路の部分の差動インピーダンスに比べて小さい。そのため、接地導体層の厚みが一定である場合には、差動伝送路の上記の一部における差動インピーダンスは、差動伝送路の上記の他の部分における差動インピーダンスよりも低い。
一方、差動インピーダンスは、差動伝送路の単位長さ当たりのインダクタンスの平方根に比例する。差動伝送路の上記の一部に重なる接地導体層の部分の厚みを、差動伝送路の上記の他の部分に重なる接地導体層の部分の厚みよりも小さくすることにより、差動伝送路の上記の一部におけるインダクタンスを高くすることができる。これにより、差動伝送路の上記の一部における差動インピーダンスを高くすることができる。したがって、差動インピーダンスの連続性を確保することが可能となる。
また、差動インピーダンスの連続性を確保しつつ差動伝送路の異なる部分で第1の伝送線路と第2の伝送線路との間隔を異ならせることができる。したがって、差動伝送路のレイアウトの自由度が向上する。
このように、差動伝送路の差動インピーダンスの連続性を確保しつつ差動伝送路のレイアウトの自由度を向上させることができる。
(2)第1の絶縁層は一面および他面を有し、差動伝送路は、第1の絶縁層の一面上に形成され、接地導体層は、第1の絶縁層の他面上に形成されてもよい。
それにより、差動伝送路がマイクロストリップラインとして機能する。差動伝送路の上記の一部に対向する接地導体層の部分の厚みを、差動伝送路の上記の他の部分に対向する接地導体層の部分の厚みよりも小さくすることにより、差動インピーダンスの連続性を確保することが可能となる。
(3)差動伝送路を覆うように第1の絶縁層の一面上に形成された第2の絶縁層と、第2の絶縁層を挟んで差動伝送路に対向するように第2の絶縁層上に形成されたシールド層とをさらに備え、差動伝送路の一部に重なるシールド層の部分の厚みは、差動伝送路の他の部分に重なるシールド層の部分の厚みよりも小さくてもよい。
この場合、差動伝送路の上記の一部に対向するシールド層の部分の厚みを差動伝送路の上記の他の部分に対向するシールド層の部分の厚みよりも小さくすることにより、差動伝送路の上記の一部における差動インピーダンスを十分に高くすることが可能となる。その結果、差動インピーダンスの連続性を確保することが可能となる。
(4)第2の発明に係る配線回路基板は、第1の絶縁層と、第1および第2の伝送線路により構成される差動伝送路と、第2の絶縁層と、接地導体層とを備え、接地導体層が第2の絶縁層を挟んで差動伝送路に対向するように第1の絶縁層、差動伝送路、第2の絶縁層および接地導体層がこの順に積層され、差動伝送路の一部における第1の伝送線路と第2の伝送線路との間隔は、差動伝送路の他の部分における第1の伝送線路と第2の伝送線路との間隔よりも小さく、接地導体層は、第1および第2の導体層を含み、第1の導体層は、差動伝送路の一部および他の部分に重なるように形成され、第2の導体層は、差動伝送路の他の部分に重なりかつ一部に重ならないように形成され、第2の導体層は、第1の導体層と接触するように第1の導体層に積層され、差動伝送路の一部に重なる接地導体層の部分の厚みは、差動伝送路の他の部分に重なる接地導体層の部分の厚みよりも小さく、差動伝送路の一部における第1および第2の伝送線路の幅と差動伝送路の他の部分における第1および第2の伝送線路の幅とは互いに等しいものである
第2の発明に係る配線回路基板においては、第1の発明に係る配線回路基板と同様に、差動伝送路の差動インピーダンスの連続性を確保しつつ差動伝送路のレイアウトの自由度を向上させることができる。
また、接地導体層を、差動伝送路から放射されるノイズを遮断するためのシールド層として用いることができる。差動伝送路の上記の一部に対向するシールド層の部分の厚みを、差動伝送路の上記の他の部分に対向するシールド層の部分の厚みよりも小さくすることにより、差動インピーダンスの連続性を確保することが可能となる。
(5)差動伝送路の一部に重なる接地導体層の部分の厚みは、差動伝送路を伝送する信号の周波数における接地導体層の表皮深さよりも小さくてもよい。
接地導体層が差動伝送路を伝送する信号の周波数における接地導体層の表皮深さよりも小さい範囲内にある場合、接地導体層の厚みに対する差動インピーダンスの変化率が大きくなる。これにより、差動伝送路の上記の一部に重なる接地導体層の部分の厚みを差動伝送路を伝送する信号の周波数における接地導体層の表皮深さよりも小さくすることにより、差動インピーダンスの調整可能な範囲を大きくすることができる。その結果、差動インピーダンスの連続性を容易に確保することができる。
(6)第の発明に係る配線回路基板の製造方法は、第1および第2の導体層を含む接地導体層が第1の絶縁層を挟んで第1および第2の伝送線路により構成される差動伝送路に対向するように、接地導体層、第1の絶縁層および差動伝送路が積層された積層体を作製する工程を備え、積層体を作製する工程は、差動伝送路の一部における第1の伝送線路と第2の伝送線路との間隔が差動伝送路の他の部分における第1の伝送線路と第2の伝送線路との間隔よりも小さくなるようにかつ差動伝送路の一部における第1および第2の伝送線路の幅と差動伝送路の他の部分における第1および第2の伝送線路の幅とが互いに等しくなるように、差動伝送路を形成する工程と、差動伝送路の一部および他の部分に重なるように第1の導体層を形成し、差動伝送路の他の部分に重なるとともに第1の導体層に接触しかつ一部に重ならないように第2の導体層を形成することにより、差動伝送路の一部に重なる接地導体層の部分の厚みが差動伝送路の他の部分に重なる接地導体層の部分の厚みよりも小さくなるように、接地導体層を形成する工程とを含むものである。
の発明に係る配線回路基板の製造方法においては、差動伝送路の一部における第1の伝送線路と第2の伝送線路との間隔が差動伝送路の他の部分における第1の伝送線路と第2の伝送線路との間隔よりも小さくなるように差動伝送路が形成される。
接地導体層の厚みが一定である場合、第1の伝送線路と第2の伝送線路との間隔が小さい差動伝送路の部分の差動インピーダンスは、第1の伝送線路と第2の伝送線路との間隔が大きい差動伝送路の部分の差動インピーダンスに比べて小さい。そのため、接地導体層の厚みが一定である場合には、差動伝送路の上記の一部における差動インピーダンスは、差動伝送路の上記の他の部分における差動インピーダンスよりも低い。
一方、差動インピーダンスは、差動伝送路の単位長さ当たりのインダクタンスの平方根に比例する。差動伝送路の上記の一部に重なる接地導体層の部分の厚みが差動伝送路の上記の他の部分に重なる接地導体層の部分の厚みよりも小さくなるように、接地導体層が形成される。これにより、差動伝送路の上記の一部におけるインダクタンスを高くすることができる。それにより、差動伝送路の上記の一部における差動インピーダンスを高くすることができる。したがって、差動インピーダンスの連続性を確保することが可能となる。
また、差動インピーダンスの連続性を確保しつつ差動伝送路の異なる部分で第1の伝送線路と第2の伝送線路との間隔を異ならせることができる。したがって、差動伝送路のレイアウトの自由度が向上する。
このように、差動伝送路の差動インピーダンスの連続性を確保しつつ差動伝送路のレイアウトの自由度を向上させることができる。
(7)第1の絶縁層は一面および他面を有し、差動伝送路を形成する工程は、差動伝送路を第1の絶縁層の一面上に形成する工程を含み、接地導体層を形成する工程は、接地導体層を第1の絶縁層の他面上に形成する工程を含んでもよい。
それにより、差動伝送路がマイクロストリップラインとして機能する。差動伝送路の上記の一部に対向する接地導体層の部分の厚みを、差動伝送路の上記の他の部分に対向する接地導体層の部分の厚みよりも小さくすることにより、差動インピーダンスの連続性を確保することが可能となる。
(8)配線回路基板の製造方法は、差動伝送路を覆うように第1の絶縁層の一面上に第2の絶縁層を形成する工程と、シールド層が第2の絶縁層を挟んで差動伝送路に対向するように第2の絶縁層上にシールド層を形成する工程とをさらに備え、シールド層を形成する工程は、差動伝送路の一部に重なるシールド層の部分の厚みが差動伝送路の他の部分に重なるシールド層の部分の厚みよりも小さくなるようにシールド層を形成する工程を含んでもよい。
この場合、差動伝送路の上記の一部に対向するシールド層の部分の厚みを差動伝送路の上記の他の部分に対向するシールド層の部分の厚みよりも小さくすることにより、差動伝送路の上記の一部における差動インピーダンスを十分に高くすることが可能となる。その結果、差動インピーダンスの連続性を確保することが可能となる。
(9)第4の発明に係る配線回路基板の製造方法は、第1および第2の導体層を含む接地導体層が第2の絶縁層を挟んで第1および第2の伝送線路により構成される差動伝送路に対向するように、第1の絶縁層、第1および第2の伝送線路、第2の絶縁層および接地導体層がこの順で積層された積層体を作製する工程を備え、積層体を作製する工程は、差動伝送路の一部における第1の伝送線路と第2の伝送線路との間隔が差動伝送路の他の部分における第1の伝送線路と第2の伝送線路との間隔よりも小さくなるようにかつ差動伝送路の一部における第1および第2の伝送線路の幅と差動伝送路の他の部分における第1および第2の伝送線路の幅とが互いに等しくなるように、差動伝送路を形成する工程と、差動伝送路の一部および他の部分に重なるように第1の導体層を形成し、差動伝送路の他の部分に重なるとともに第1の導体層と接触しかつ一部に重ならないように第2の導体層を形成することにより、差動伝送路の一部に重なる接地導体層の部分の厚みが差動伝送路の他の部分に重なる接地導体層の部分の厚みよりも小さくなるように、接地導体層を形成する工程とを含むものである
第4の発明に係る配線回路基板の製造方法においては、第3の発明に係る配線回路基板の製造方法と同様に、差動伝送路の差動インピーダンスの連続性を確保しつつ差動伝送路のレイアウトの自由度を向上させることができる。
また、接地導体層を、差動伝送路から放射されるノイズを遮断するためのシールド層として用いることができる。差動伝送路の上記の一部に対向するシールド層の部分の厚みを、差動伝送路の上記の他の部分に対向するシールド層の部分の厚みよりも小さくすることにより、差動インピーダンスの連続性を確保することが可能となる。
(10)接地導体層を形成する工程において、差動伝送路の一部に重なる接地導体層の部分の厚みを、差動伝送路を伝送する信号の周波数における接地導体層の表皮深さよりも小さくてもよい。
接地導体層が差動伝送路を伝送する信号の周波数における接地導体層の表皮深さよりも小さい範囲内にある場合、接地導体層の厚みに対する差動インピーダンスの変化率が大きくなる。これにより、差動伝送路の上記の一部に重なる接地導体層の部分の厚みを差動伝送路を伝送する信号の周波数における接地導体層の表皮深さよりも小さくすることにより、差動インピーダンスの調整可能な範囲を大きくすることができる。その結果、差動インピーダンスの連続性を容易に確保することができる。
[B]参考形態
(1)第1の参考形態に係る配線回路基板は、第1の絶縁層と、第1および第2の伝送線路により構成される差動伝送路と、第1の導体層とを備え、第1の導体層が第1の絶縁層を挟んで差動伝送路に対向するように第1の導体層、第1の絶縁層および差動伝送路が積層され、差動伝送路の一部における第1の伝送線路と第2の伝送線路との間隔は、差動伝送路の他の部分における第1の伝送線路と第2の伝送線路との間隔よりも小さく、差動伝送路の一部に重なる第1の導体層の部分の厚みは、差動伝送路の他の部分に重なる第1の導体層の部分の厚みよりも小さいものである。
第1の参考形態に係る配線回路基板においては、差動伝送路の一部における第1の伝送線路と第2の伝送線路との間隔が、差動伝送路の他の部分における第1の伝送線路と第2の伝送線路との間隔よりも小さい。第1の導体層の厚みが一定である場合、第1の伝送線路と第2の伝送線路との間隔が小さい差動伝送路の部分の差動インピーダンスは、第1の伝送線路と第2の伝送線路との間隔が大きい差動伝送路の部分の差動インピーダンスに比べて小さい。そのため、第1の導体層の厚みが一定である場合には、差動伝送路の上記の一部における差動インピーダンスは、差動伝送路の上記の他の部分における差動インピーダンスよりも低い。
一方、差動インピーダンスは、差動伝送路の単位長さ当たりのインダクタンスの平方根に比例する。差動伝送路の上記の一部に重なる第1の導体層の部分の厚みを、差動伝送路の上記の他の部分に重なる第1の導体層の部分の厚みよりも小さくすることにより、差動伝送路の上記の一部におけるインダクタンスを高くすることができる。これにより、差動伝送路の上記の一部における差動インピーダンスを高くすることができる。したがって、差動インピーダンスの連続性を確保することが可能となる。
また、差動インピーダンスの連続性を確保しつつ差動伝送路の異なる部分で第1の伝送線路と第2の伝送線路との間隔を異ならせることができる。したがって、差動伝送路のレイアウトの自由度が向上する。
このように、差動伝送路の差動インピーダンスの連続性を確保しつつ差動伝送路のレイアウトの自由度を向上させることができる。
(2)第1の絶縁層は一面および他面を有し、差動伝送路は、第1の絶縁層の一面上に形成され、第1の導体層は、第1の絶縁層の他面上に形成されてもよい。
この場合、第1の導体層を接地導体層として用いることができる。それにより、差動伝送路がマイクロストリップラインとして機能する。差動伝送路の上記の一部に対向する接地導体層の部分の厚みを、差動伝送路の上記の他の部分に対向する接地導体層の部分の厚みよりも小さくすることにより、差動インピーダンスの連続性を確保することが可能となる。
(3)差動伝送路を覆うように第1の絶縁層の一面上に形成された第2の絶縁層と、第2の絶縁層を挟んで差動伝送路に対向するように第2の絶縁層上に形成された第2の導体層とをさらに備え、差動伝送路の一部に重なる第2の導体層の部分の厚みは、差動伝送路の他の部分に重なる第2の導体層の部分の厚みよりも小さくてもよい。
この場合、差動伝送路の上記の一部に対向する第2の導体層の部分の厚みを差動伝送路の上記の他の部分に対向する第2の導体層の部分の厚みよりも小さくすることにより、差動伝送路の上記の一部における差動インピーダンスを十分に高くすることが可能となる。その結果、差動インピーダンスの連続性を確保することが可能となる。
(4)配線回路基板は、一面を有する第2の絶縁層をさらに備え、差動伝送路は、第2の絶縁層の一面上に形成され、第1の絶縁層は、差動伝送路を覆うように第2の絶縁層の一面上に形成され、第1の導体層は、第1の絶縁層を挟んで差動伝送路に対向するように第1の絶縁層上に形成されてもよい。
この場合、第1の導体層を、差動伝送路から放射されるノイズを遮断するためのシールド層として用いることができる。差動伝送路の上記の一部に対向するシールド層の部分の厚みを、差動伝送路の上記の他の部分に対向するシールド層の部分の厚みよりも小さくすることにより、差動インピーダンスの連続性を確保することが可能となる。
(5)差動伝送路の一部に重なる第1の導体層の部分の厚みは、差動伝送路を伝送する信号の周波数における第1の導体層の表皮深さよりも小さくてもよい。
第1の導体層が差動伝送路を伝送する信号の周波数における第1の導体層の表皮深さよりも小さい範囲内にある場合、第1の導体層の厚みに対する差動インピーダンスの変化率が大きくなる。これにより、差動伝送路の上記の一部に重なる第1の導体層の部分の厚みを差動伝送路を伝送する信号の周波数における第1の導体層の表皮深さよりも小さくすることにより、差動インピーダンスの調整可能な範囲を大きくすることができる。その結果、差動インピーダンスの連続性を容易に確保することができる。
(6)第2の参考形態に係る配線回路基板の製造方法は、第1の導体層が第1の絶縁層を挟んで第1および第2の伝送線路により構成される差動伝送路に対向するように、第1の導体層、第1の絶縁層および差動伝送路が積層された積層体を作製する工程を備え、積層体を作製する工程は、差動伝送路の一部における第1の伝送線路と第2の伝送線路との間隔が差動伝送路の他の部分における第1の伝送線路と第2の伝送線路との間隔よりも小さくなるように、差動伝送路を形成する工程と、差動伝送路の一部に重なる第1の導体層の部分の厚みが差動伝送路の他の部分に重なる第1の導体層の部分の厚みよりも小さくなるように、第1の導体層を形成する工程とを含むものである。
第2の参考形態に係る配線回路基板の製造方法においては、差動伝送路の一部における第1の伝送線路と第2の伝送線路との間隔が差動伝送路の他の部分における第1の伝送線路と第2の伝送線路との間隔よりも小さくなるように差動伝送路が形成される。
第1の導体層の厚みが一定である場合、第1の伝送線路と第2の伝送線路との間隔が小さい差動伝送路の部分の差動インピーダンスは、第1の伝送線路と第2の伝送線路との間隔が大きい差動伝送路の部分の差動インピーダンスに比べて小さい。そのため、第1の導体層の厚みが一定である場合には、差動伝送路の上記の一部における差動インピーダンスは、差動伝送路の上記の他の部分における差動インピーダンスよりも低い。
一方、差動インピーダンスは、差動伝送路の単位長さ当たりのインダクタンスの平方根に比例する。差動伝送路の上記の一部に重なる第1の導体層の部分の厚みが差動伝送路の上記の他の部分に重なる第1の導体層の部分の厚みよりも小さくなるように、第1の導体層が形成される。これにより、差動伝送路の上記の一部におけるインダクタンスを高くすることができる。それにより、差動伝送路の上記の一部における差動インピーダンスを高くすることができる。したがって、差動インピーダンスの連続性を確保することが可能となる。
また、差動インピーダンスの連続性を確保しつつ差動伝送路の異なる部分で第1の伝送線路と第2の伝送線路との間隔を異ならせることができる。したがって、差動伝送路のレイアウトの自由度が向上する。
このように、差動伝送路の差動インピーダンスの連続性を確保しつつ差動伝送路のレイアウトの自由度を向上させることができる。
(7)第1の絶縁層は一面および他面を有し、差動伝送路を形成する工程は、差動伝送路を第1の絶縁層の一面上に形成する工程を含み、第1の導体層を形成する工程は、第1の導体層を第1の絶縁層の他面上に形成する工程を含んでもよい。
この場合、第1の導体層を接地導体層として用いることができる。それにより、差動伝送路がマイクロストリップラインとして機能する。差動伝送路の上記の一部に対向する接地導体層の部分の厚みを、差動伝送路の上記の他の部分に対向する接地導体層の部分の厚みよりも小さくすることにより、差動インピーダンスの連続性を確保することが可能となる。
(8)配線回路基板の製造方法は、差動伝送路を覆うように第1の絶縁層の一面上に第2の絶縁層を形成する工程と、第2の導体層が第2の絶縁層を挟んで差動伝送路に対向するように第2の絶縁層上に第2の導体層を形成する工程とをさらに備え、第2の導体層を形成する工程は、差動伝送路の一部に重なる第2の導体層の部分の厚みが差動伝送路の他の部分に重なる第2の導体層の部分の厚みよりも小さくなるように第2の導体層を形成する工程を含んでもよい。
この場合、差動伝送路の上記の一部に対向する第2の導体層の部分の厚みを差動伝送路の上記の他の部分に対向する第2の導体層の部分の厚みよりも小さくすることにより、差動伝送路の上記の一部における差動インピーダンスを十分に高くすることが可能となる。その結果、差動インピーダンスの連続性を確保することが可能となる。
(9)積層体を作製する工程は、第1の絶縁層を形成する工程をさらに含み、差動伝送路を形成する工程は、一面を有する第2の絶縁層の一面上に差動伝送路を形成する工程を含み、第1の絶縁層を形成する工程は、差動伝送路を覆うように第2の絶縁層の一面上に第1の絶縁層を形成する工程を含み、第1の導体層を形成する工程は、第1の絶縁層を挟んで差動伝送路に対向するように第1の絶縁層上に第1の導体層を形成する工程を含んでもよい。
この場合、第1の導体層を、差動伝送路から放射されるノイズを遮断するためのシールド層として用いることができる。差動伝送路の上記の一部に対向するシールド層の部分の厚みを、差動伝送路の上記の他の部分に対向するシールド層の部分の厚みよりも小さくすることにより、差動インピーダンスの連続性を確保することが可能となる。
(10)第1の導体層を形成する工程は、差動伝送路の一部に重なる第1の導体層の部分の厚みを、差動伝送路を伝送する信号の周波数における第1の導体層の表皮深さよりも小さくする工程を含んでもよい。
第1の導体層が差動伝送路を伝送する信号の周波数における第1の導体層の表皮深さよりも小さい範囲内にある場合、第1の導体層の厚みに対する差動インピーダンスの変化率が大きくなる。これにより、差動伝送路の上記の一部に重なる第1の導体層の部分の厚みを差動伝送路を伝送する信号の周波数における第1の導体層の表皮深さよりも小さくすることにより、差動インピーダンスの調整可能な範囲を大きくすることができる。その結果、差動インピーダンスの連続性を容易に確保することができる。
本発明によれば、差動伝送路の差動インピーダンスの連続性を確保しつつ差動伝送路のレイアウトの自由度を向上させることができる。
第1の実施の形態に係るFPC基板の模式的平面図である。 (a)は図1のA−A線断面図であり、(b)は図1のB−B線断面図である。 図1および図2のFPC基板の製造方法の一例を示す模式的工程断面図である。 図1および図2のFPC基板の製造方法の一例を示す模式的工程断面図である。 第1のシミュレーションの結果を示す図である。 第2のシミュレーションの結果を示す図である。 第3のシミュレーションの結果を示す図である。 第2の実施の形態に係るFPC基板の構成を示す断面図である。 第4のシミュレーションの結果を示す図である。 第3の実施の形態に係るFPC基板の構成を示す断面図である。 第4の実施の形態に係るFPC基板の製造方法を示す模式的工程断面図である。 第4の実施の形態に係るFPC基板の製造方法を示す模式的工程断面図である。 第5の実施の形態に係るFPC基板の製造方法を示す模式的工程断面図である。 第6の実施の形態に係るFPC基板を示す模式的平面図である。 第7の実施の形態に係るFPC基板を示す模式的断面図である。
本発明の実施の形態に係る配線回路基板およびその製造方法について図面を参照しつつ説明する。以下では、本発明の実施の形態に係る配線回路基板として、屈曲性を有するフレキシブル配線回路基板(以下、FPC基板と呼ぶ)の構造およびその製造方法について説明する。
[1]第1の実施の形態
(1)FPC基板の構造
図1は第1の実施の形態に係るFPC基板の模式的平面図である。図2(a)は図1のA−A線断面図であり、図2(b)は図1のB−B線断面図である。図1および図2(a),(b)に示すように、FPC基板1は、主としてベース絶縁層10、2つの差動伝送路20、カバー絶縁層30および接地導体層40を有する。
ベース絶縁層10の上面には、第1、第2、第3および第4の領域a1,a2,a3,a4が設けられている。第1の領域a1から第2の領域a2に延びるように2つの差動伝送路20が設けられている。各差動伝送路20は、差動信号を伝送するために用いられ、一対の伝送線路20a,20bにより構成される。2つの差動伝送路20は互いに隣接するように配置されている。
2つの差動伝送路20の長さ方向において、第2の領域a2の幅は第1の領域a1の幅よりも小さい。第2、第3および第4の領域a2,a3,a4は、2つの差動伝送路20の長さ方向に直交する方向に沿って並ぶように設けられている。第2の領域a2は、第3および第4の領域a3,a4の間に位置する。
各伝送線路20a,20bの一端部および他端部には接続パッド21,22がそれぞれ形成されている。一対の伝送線路20a,20bは、一端部から他端部にかけて互いに間隔を隔てて隣り合う。ベース絶縁層10の第1および第2の領域a1,a2上には、接続パッド21,22を除いて一対の伝送線路20a,20bを覆うようにカバー絶縁層30が設けられる。各伝送線路20a,20bの接続パッド21,22には、電子機器等の端子が接続される。
ベース絶縁層10の第3の領域a3上には、電子部品2が実装されている。ベース絶縁層10の第4の領域a4上には、3本の伝送線路90が所定のパターンで形成されている。各伝送線路90の一端部および他端部には接続パッド91,92がそれぞれ形成されている。さらに、ベース絶縁層10の第の領域a上には、接続パッド91,92を除いて伝送線路90を覆うようにカバー絶縁層30が設けられる。各伝送線路90の接続パッド91,92には、電子機器等の端子が接続される。
ベース絶縁層10の下面に、接地導体層40が形成されている。これにより、接地導体層40と差動伝送路20とがベース絶縁層10を挟んで対向する。接地導体層40は、第2の導体層41および金属薄膜42を含む。
ベース絶縁層10の上面には、第3の領域a3が電子部品2の実装領域を確保するために設けられ、第4の領域a4が差動伝送路20以外の伝送線路90の形成領域を確保するために設けられる。そのため、第3の領域a3と第4の領域a4との間に設けられる第2の領域a2では、差動伝送路20の形成領域が制限される。
それにより、第2の領域a2上の一対の伝送線路20a,20bに直交するFPC基板1の任意の断面における一対の伝送線路20a,20bの間隔Sは、第1の領域a1上の一対の伝送線路20a,20bに直交するFPC基板1の任意の断面における一対の伝送線路20a,20bの間隔Sよりも小さく設定される。
後述する第1のシミュレーション結果に示すように、第1〜第4の領域a1〜a4において、接地導体層40の厚みが一定に設定されている場合、一対の伝送線路20a,20bに直交するFPC基板1の任意の断面において、一対の伝送線路20a,20bの間隔Sが小さくなると、間隔Sが小さい差動伝送路20の部分の差動インピーダンスが低くなる。この場合、差動伝送路20の差動インピーダンスの連続性を確保するために、伝送線路20aの幅W1および伝送線路20bの幅W2を調整することが好ましい。
本例では、第2の領域a2上の一対の伝送線路20a,20bの間隔Sが、第1の領域a1上の伝送線路20a,20bの間隔Sよりも小さい。そのため、第2の領域a2上の伝送線路20a,20bの幅W1,W2が第1の領域a1上の伝送線路20a,20bの幅W1,W2と等しい場合には、第2の領域a2における差動インピーダンスが低くなる。
後述する第1のシミュレーション結果によれば、伝送線路20aの幅W1および伝送線路20bの幅W2を小さくすることにより、第2の領域a2における差動インピーダンスを高くすることができる。しかしながら、一定の誤差範囲で形成可能な伝送線路20a,20bの寸法には限界がある。すなわち、伝送線路20aの幅W1および伝送線路20bの幅W2の値には下限値がある。そのため、伝送線路20aの幅W1および伝送線路20bの幅W2を小さくすることができない場合には、第2の領域a2における差動インピーダンスを高くすることができない。したがって、差動インピーダンスの連続性を確保することができない。
後述する第2および第3のシミュレーション結果によれば、伝送線路20aの幅W1、伝送線路20bの幅W2、および一対の伝送線路20a,20bの間隔Sが一定である場合でも、接地導体層40の厚みを変更することにより、差動伝送路20の差動インピーダンスを調整することが可能である。
そこで、本実施の形態では、第2領域a2に重なる接地導体層40の部分の厚みt42が、第1、第3および第4領域a1,a3,a4に重なる接地導体層40の部分の厚みt40に比べて小さくなるように設定される。これにより、第2の領域a2における差動伝送路20の差動インピーダンスを、第1の領域a1における差動伝送路20の差動インピーダンスと一致するように調整することができる。その結果、差動伝送路20における差動インピーダンスの連続性が確保される。
また、接地導体層40の厚みt42が差動伝送路20を伝送するデジタル信号の周波数における接地導体層40の表皮深さよりも十分に小さい範囲内にある場合、接地導体層40の厚みt42に対する差動インピーダンスの変化率が大きくなる。したがって、図1および図2のFPC基板1において、第2の領域a2における接地導体層40の厚みt42は、差動伝送路20を伝送するデジタル信号の周波数における接地導体層40の表皮深さよりも小さくなるように設定することが好ましい。これにより、差動インピーダンスの調整可能な範囲を大きくすることができる。その結果、差動インピーダンスの連続性を容易に確保することができる。
上記のように、差動インピーダンスの連続性を確保しつつ第1の領域a1における伝送線路20a,20bの間隔Sと第2の領域a2における伝送線路20a,20bの間隔Sとを異ならせることができる。したがって、差動伝送路20の差動インピーダンスの連続性を確保しつつ差動伝送路20のレイアウトの自由度を向上させることができる。また、ベース絶縁層10上の電子部品2の実装領域および3本の伝送線路90のレイアウトの自由度が向上する。
(2)FPC基板1の製造方法
図3および図4は、図1および図2のFPC基板1の製造方法の一例を示す模式的工程断面図である。図1および図2のFPC基板1は、例えばサブトラクティブ法により作製される。
図3(a),(c)および図4(a),(c)は、図1のA−A線断面に相当する断面を示し、図3(b),(d)および図4(b),(d)は、図1のB−B線断面に相当する断面を示す。以下では、図1の第3の領域a3に電子部品2を実装する点および図1の第4の領域a4に3本の伝送線路90を形成する点についての説明は省略する。そのため、図3および図4では、図1の電子部品2および伝送線路90の図示を省略する。
まず、図3(a),(b)に示すように、三層基材3を用意する。三層基材3においては、ベース絶縁層10の上面および下面にそれぞれ第1の導体層20xおよび第2の導体層41が設けられている。
ベース絶縁層10はポリイミドからなり、第1の導体層20xおよび第2の導体層41は銅からなる。ベース絶縁層10の厚みt10は例えば5μm以上50μm以下であり、好ましくは10μm以上25μm以下である。第1の導体層20xの厚みt20は例えば3μm以上40μm以下であり、好ましくは8μm以上25μm以下である。同様に、第2の導体層41の厚みt41は例えば3μm以上40μm以下であり、好ましくは8μm以上25μm以下である。
次に、図3(c),(d)に示すように、通常のフォトレジスト形成工程、露光工程、現像工程およびエッチング工程により第1の導体層20xをパターニングすることにより、ベース絶縁層10の上面に2つの差動伝送路20を形成する。各差動伝送路20においては、一対の伝送線路20a,20bが隣り合う。
同様に、通常のフォトレジスト形成工程、露光工程、現像工程およびエッチング工程により第2の導体層41をパターニングする。本例では、ベース絶縁層10に直交する方向において、ベース絶縁層10の第2の領域a2に重なる第2の導体層41の部分が除去される。
一対の伝送線路20a,20bの幅W1,W2は例えば10μm以上100μm以下であり、好ましくは10μm以上75μm以下である。本例では、第1の領域a1における伝送線路20aの幅W1と第2の領域a2における伝送線路20aの幅W1とは等しい。また、第1の領域a1における伝送線路20bの幅W2と第2の領域a2における伝送線路20bの幅W2とは等しい。一対の伝送線路20a,20bの間隔Sは例えば20μm以上200μm以下であり、好ましくは20μm以上100μm以下である。本例では、第1の領域a1における一対の伝送線路20a,20bの間隔Sは、第の領域a2における一対の伝送線路20a,20bの間隔Sよりも大きい。
なお、図1および図2のFPC基板1において、第4の領域a4の3本の伝送線路90は、上記の差動伝送路20の形成工程で、第1の導体層20xをパターニングすることにより差動伝送路20とともにベース絶縁層10上に形成される。
続いて、図4(a),(b)に示すように、スパッタリング、蒸着または無電解めっき等の一般的な方法により、ベース絶縁層10の下面、第2の導体層41の下面、およびパターニングにより形成された第2の導体層41の側面を覆うように金属薄膜42を形成する。このようにして、ベース絶縁層10の下面に第2の導体層41および金属薄膜42からなる接地導体層40が形成される。
金属薄膜42は、銅薄膜である。金属薄膜42の厚みt42は例えば0.08μm以上1μm以下であり、好ましくは0.1μm以上0.5μm以下である。
次に、図4(c),(d)に示すように、ベース絶縁層10の上面上にポリイミドからなるカバー絶縁層30を形成する。カバー絶縁層30の厚みt30は例えば5μm以上50μm以下であり、好ましくは10μm以上25μm以下である。
上記のようにして、FPC基板1が完成する。ベース絶縁層10およびカバー絶縁層30の材料としては、ポリイミドに代えてエポキシ等の他の絶縁材料を用いてもよい。
第1の導体層20x、第2の導体層41および金属薄膜42の材料としては、銅に代えて金、ニッケルまたはアルミニウム等の他の金属を用いてもよいし、銅合金またはアルミニウム合金等の合金を用いてもよい。第2の導体層41および金属薄膜42は接地導体層40を構成する。
本実施の形態では、三層基材3を用いてベース絶縁層10の上面に差動伝送路20を形成し、ベース絶縁層10の下面に接地導体層40を形成する例を説明したが、差動伝送路20および接地導体層40の形成方法はこれに限られない。例えば、基材として一層のベース絶縁層10を用意し、その上面および下面にそれぞれ導体層を形成してパターニングにより差動伝送路20および接地導体層40を形成してもよい。
上記のように、本実施の形態では、ベース絶縁層10の上面および下面に差動伝送路20および接地導体層40をサブトラクティブ法により形成する例を説明した。これに限らず、差動伝送路20および接地導体層40は、セミアディティブ法またはアディティブ法等の他の方法を用いて形成してもよい。
図1のFPC基板1においては、第3の領域a3に電子部品2が設けられるが、第3の領域a3には電子部品2の代りに他の接地導体層が設けられてもよい。
(3)各構成要素の寸法と差動伝送路の伝送特性との関係
(3−1)第1のシミュレーション
ここで、伝送線路20a,20bの間隔Sが異なる複数種類のFPC基板1について、伝送線路20a,20bの幅W1,W2と差動インピーダンスZdiffとの関係を第1のシミュレーションにより求めた。
具体的には、伝送線路20a,20bの間隔Sが40μm、50μm、75μmおよび100μmである4種類のFPC基板1について、伝送線路20a,20bの幅W1,W2と差動インピーダンスZdiffとの関係を求めた。伝送線路20a,20bの幅W1,W2を10μmから100μmまでに設定した。接地導体層40の厚みt40は、13μmで一定とした。
第1のシミュレーションにおいて、伝送線路20a,20bの幅W1,W2は一端部から他端部にかけて互いに等しくかつ一定に設定される。また、一対の伝送線路20a,20bの間隔Sも一端部から他端部にかけて互いに等しくかつ一定に設定される。さらに、ベース絶縁層10を挟んで伝送線路20a,20bに対向する接地導体層40の厚みt40は一定に設定される。伝送線路20a,20bの厚みt20は13μmであり、ベース絶縁層10の厚みt10は25μmである。カバー絶縁層30の厚みt30は28μmである。
図5は、第1のシミュレーションの結果を示す図である。図5においては、縦軸は差動伝送路20の差動インピーダンスZdiffを示し、横軸は伝送線路20a,20bの幅W1,W2を示す。
図5に示すように、伝送線路20a,20bの間隔Sが40μmである場合には、伝送線路20a,20bの幅W1,W2が小さくなるほど差動インピーダンスZdiffが高くなり、伝送線路20a,20bの幅W1,W2が大きくなるほど差動インピーダンスZdiffが低くなる。
同様に、伝送線路20a,20bの間隔Sが50μm、75μmおよび100μmである場合にも、伝送線路20a,20bの幅W1,W2が小さくなるほど差動インピーダンスZdiffが高くなり、伝送線路20a,20bの幅W1,W2が大きくなるほど差動インピーダンスZdiffが低くなる。
一方、伝送線路20a,20bの幅W1,W2が一定である場合には、伝送線路20a,20bの間隔Sが小さくなるほど差動インピーダンスZdiffが低くなり、伝送線路20a,20bの間隔Sが大きくなるほど差動インピーダンスZdiffが高くなる。
したがって、伝送線路20a,20bの長さ方向において、伝送線路20a,20bの幅W1,W2が一定でかつ伝送線路20a,20bの間隔Sが部分的に小さくなる場合には、伝送線路20a,20bの間隔Sが小さくなる差動伝送路20の部分の差動インピーダンスZdiffが差動伝送路20の他の部分の差動インピーダンスZdiffに比べて低くなることがわかる。
この場合、伝送線路20a,20bの間隔Sが小さくなる部分の伝送線路20a,20bの幅W1,W2を小さくすることが考えられる。これにより、伝送線路20a,20bの間隔Sが小さくなる部分の差動インピーダンスZdiffを高くすることにより、伝送線路20a,20bの長さ方向の差動インピーダンスZdiffの連続性を確保することが可能となる。しかしながら、上述のように、伝送線路20aの幅W1および伝送線路20bの幅W2の値には下限値がある。そのため、伝送線路20aの幅W1および伝送線路20bの幅W2を小さくすることができない場合には、差動インピーダンスZdiffの連続性を確保することができない。
(3−2)第2のシミュレーション
差動伝送路20に伝送されるデジタル信号の周波数が高い場合(例えば、100MHz以上)に、差動伝送路20の差動インピーダンスZdiffは、次式(1)により近似することができる。
Zdiff= √(L/C)・・・(1)
式(1)において、Lは差動伝送路20の単位長さ当たりのインダクタンスを示し、Cは差動伝送路20の単位長さ当たりのキャパシタンスを示す。
ここで、差動伝送路20の差動インピーダンスZdiffと差動伝送路20を伝送するデジタル信号の周波数との関係を第2のシミュレーションにより求めた。
具体的には、伝送線路20a,20bの間隔Sが50μm、75μmおよび100μmでありかつ接地導体層40の厚みt40が10μmで一定でありかつ伝送線路20a,20bの幅W1,W2が50μmで一定である3種類のFPC基板1について、差動インピーダンスZdiffとデジタル信号の周波数との関係を求めた。同様に、伝送線路20a,20bの間隔Sが50μm、75μmおよび100μmでありかつ接地導体層40の厚みt40が0.1μmで一定でありかつ伝送線路20a,20bの幅W1,W2が50μmで一定である3種類のFPC基板1について、差動インピーダンスZdiffとデジタル信号の周波数との関係を求めた。デジタル信号の周波数を30MHz程度から1GHzまでの範囲に設定した。
第2のシミュレーションにおいて、伝送線路20a,20bの幅W1,W2は一端部から他端部にかけて互いに等しくかつ一定に設定される。また、一対の伝送線路20a,20bの間隔Sも一端部から他端部にかけて互いに等しくかつ一定に設定される。さらに、ベース絶縁層10を挟んで伝送線路20a,20bに対向する接地導体層40の厚みt40は一定に設定される。伝送線路20a,20bの厚みt20は、13μmであり、ベース絶縁層10の厚みt10は25μmである。カバー絶縁層30の厚みt30は28μmである。
図6は、第2のシミュレーションの結果を示す図である。図6においては、縦軸は差動伝送路20のインダクタンスLを示し、横軸は差動伝送路20を伝送するデジタル信号の周波数を示す。
図6に示すように、接地導体層40の厚みt40が10μmでありかつデジタル信号の周波数が30MHz程度から1GHzまでの範囲内にある場合には、伝送線路20a,20bの間隔Sが大きいほどインダクタンスLが高くなり、伝送線路20a,20bの間隔Sが小さいほどインダクタンスLが低くなることがわかる。
同様に、接地導体層40の厚みt40が0.1μmでありかつデジタル信号の周波数が30MHz程度から1GHzまでの範囲内にある場合には、伝送線路20a,20bの間隔Sが大きいほどインダクタンスLが高くなり、伝送線路20a,20bの間隔Sが小さいほどインダクタンスLが低くなることがわかる。
さらに、伝送線路20a,20bの間隔Sが50μmでありかつデジタル信号の周波数が30MHz程度から1GHzまでの範囲内にある場合には、接地導体層40の厚みt40が0.1μmである場合のインダクタンスLは、接地導体層40の厚みt40が10μmである場合のインダクタンスLに比べて高い。
同様に、伝送線路20a,20bの間隔Sが75μmおよび100μmでありかつデジタル信号の周波数が30MHz程度から1GHzまでの範囲内にある場合には、接地導体層40の厚みt40が0.1μmである場合のインダクタンスLは、接地導体層40の厚みt40が10μmである場合のインダクタンスLに比べて高い。
第2のシミュレーション結果によれば、デジタル信号の周波数が30MHz程度から1GHzまでの範囲内にある場合には、接地導体層40の厚みt40を変更することにより、差動伝送路20のインダクタンスLが調整可能であることがわかる。これにより、上式(1)から、接地導体層40の厚みt40を変更することにより差動伝送路20の差動インピーダンスZdiffを調整可能であることがわかる。
ここで、接地導体層40の厚みt40が差動伝送路20を伝送するデジタル信号の周波数における接地導体層40の表皮深さよりも大きいと、差動伝送路20をデジタル信号が伝送する際に接地導体層40に十分な渦電流が発生しやすくなる。そのため、接地導体層40の厚みt40に対する差動インピーダンスZdiffの変化率は、接地導体層40の厚みt40がデジタル信号の周波数における接地導体層40の表皮深さよりも大きい範囲で小さくなる。
一方、接地導体層40の厚みt40が接地導体層40の表皮深さよりも小さくなるほど、差動伝送路20をデジタル信号が伝送する際に接地導体層40に発生する渦電流が小さくなる。そのため、接地導体層40の厚みt40に対する差動インピーダンスZdiffの変化率は、接地導体層40の厚みt40がデジタル信号の周波数における接地導体層40の表皮深さよりも小さくなるほど大きくなる。
上記より、接地導体層40の厚みt40をデジタル信号の周波数における接地導体層40の表皮深さよりも十分に小さくすることが好ましい。これにより、差動インピーダンスZdiffの調整可能な範囲を大きくすることができる。その結果、差動インピーダンスZdiffの連続性を容易に確保することができる。
例えば、差動伝送路20が銅でありかつ差動伝送路20を伝送するデジタル信号の周波数が1GHzの場合、差動伝送路20の表皮深さは2.09μmである。したがって、1GHz以下の周波数のデジタル信号を差動伝送路20に伝送する場合には、図1の第2の領域a2における接地導体層40の厚みt42は、0μmよりも大きく2.09μmよりも十分に小さい範囲に設定することが好ましい。
(3−3)第3のシミュレーション
差動伝送路20の差動インピーダンスZdiffと接地導体層40の厚みt40との関係を第3のシミュレーションにより求めた。
具体的には、伝送線路20a,20bの間隔Sが50μm、75μmおよび100μmでありかつ伝送線路20a,20bの幅W1,W2が50μmで一定である3種類のFPC基板1について、差動インピーダンスZdiffと接地導体層40の厚みt40との関係を求めた。接地導体層40の厚みt40を0.1μmから10μmまでに設定した。本例では、差動伝送路20を伝送するデジタル信号の周波数が1GHzである。そのため、接地導体層40の表皮深さは2.09μmである。
第3のシミュレーションにおいて、伝送線路20a,20bの幅W1,W2は一端部から他端部にかけて互いに等しくかつ一定に設定される。また、一対の伝送線路20a,20bの間隔Sも一端部から他端部にかけて互いに等しくかつ一定に設定される。さらに、ベース絶縁層10を挟んで伝送線路20a,20bに対向する接地導体層40の厚みt40は一定に設定される。伝送線路20a,20bの厚みt20は、13μmであり、ベース絶縁層10の厚みt10は25μmである。カバー絶縁層30の厚みt30は28μmである。
図7は、第3のシミュレーションの結果を示す図である。図7においては、縦軸は差動伝送路20の差動インピーダンスZdiffを示し、横軸は接地導体層40の厚みt40を示す。
図7に示すように、伝送線路20a,20bの間隔Sが50μmである場合には、接地導体層40の厚みt40が0.1μmから1μmに近づくにつれて差動伝送路20の差動インピーダンスZdiffが小さくなる。接地導体層40の厚みt40が1μmから10μmまでの範囲内にある場合には、差動伝送路20の差動インピーダンスZdiffの値はほぼ一定になる。
同様に、伝送線路20a,20bの間隔Sが75μmおよび100μmである場合には、接地導体層40の厚みt40が0.1μmから1μmに近づくにつれて差動伝送路20の差動インピーダンスZdiffが小さくなる。接地導体層40の厚みt40が1μmから10μmまでの範囲内にある場合には、差動伝送路20の差動インピーダンスZdiffの値はほぼ一定になる。
これにより、伝送線路20a,20bの間隔Sが一定である場合には、接地導体層40の厚みt40を表皮深さ(2.09μm)よりも小さい0.1μmから1μmの範囲内で調整することにより、差動伝送路20の差動インピーダンスZdiffを十分に調整することが可能であることが明らかとなった。
[2]第2の実施の形態
(1)FPC基板の構成
第2の実施の形態に係るFPC基板の構成について、第1の実施の形態に係るFPC基板1と異なる点を説明する。
図8は第2の実施の形態に係るFPC基板の構成を示す断面図である。図8(a)は図1のA−A線断面に相当する断面を示し、図8(b)は図1のB−B線断面に相当する断面を示す。
図8(a),(b)に示すように、第2の実施の形態に係るFPC基板1においては、図1のカバー絶縁層30の上面に差動伝送路20から放射される高周波ノイズを遮断するためのシールド層が設けられる。
図8(a),(b)に示すように、シールド層50と差動伝送路20とがカバー絶縁層30を挟んで対向する。シールド層50は、金属薄膜51およびめっき層52を含む。金属薄膜51およびめっき層52は銅からなる。金属薄膜51の厚みは例えば0.08μm以上1μm以下であり、好ましくは0.1μm以上0.5μm以下である。めっき層52の厚みは例えば2μm以上25μm以下であり、好ましくは3μm以上20μm以下である。
後述する第4のシミュレーション結果によれば、伝送線路20aの幅W1、伝送線路20bの幅W2および一対の伝送線路20a,20bの間隔Sが一定である場合、差動伝送路20の差動インピーダンスZdiffは、シールド層50の厚みが大きくなるにつれて高くなり、シールド層50の厚みが小さくなるにつれて低くなる。
そこで、第2領域a2に重なるシールド層50の部分の厚みが、第1、第3および第4領域a1,a3,a4に重なるシールド層50の部分の厚みに比べて小さくなるように設定される。これにより、差動インピーダンスZdiffの調整可能な範囲が拡大される。
すなわち、接地導体層40の厚みt40を調整しても第2の領域a2における差動インピーダンスZdiffを十分に高くすることができない場合に、第2領域a2に重なるシールド層50の部分の厚みを他の部分に比べて小さくする。これにより、差動インピーダンスZdiffをさらに高くすることができる。その結果、差動伝送路20における差動インピーダンスZdiffの連続性が確保される。
第2領域a2に重なるシールド層50の部分の厚みは、デジタル信号の周波数におけるシールド層50の表皮深さよりも十分に小さく設定することが好ましい。この場合においても、差動インピーダンスZdiffの調整可能な範囲を大きくすることができる。その結果、差動インピーダンスZdiffの連続性を容易に確保することができる。
本例のFPC基板1は、次のようにして作製される。図4(c),(d)の工程の後、スパッタリング、蒸着または無電解めっき等の一般的な方法により、カバー絶縁層30の上面に金属薄膜51を形成する。続いて、第2の領域a2に重なる部分を除く領域で、電解めっきにより金属薄膜51上にめっき層52を形成する。これにより、図8のFPC基板1が完成する。
本実施の形態では、金属薄膜51およびめっき層52の材料としては、銅に代えて金、ニッケルまたはアルミニウム等の他の金属を用いてもよいし、銅合金またはアルミニウム合金等の合金を用いてもよい。
(2)第4のシミュレーション
シールド層50が設けられたFPC基板1について、差動伝送路20の差動インピーダンスZdiffとシールド層50の厚みとの関係を第のシミュレーションにより求めた。
具体的には、伝送線路20a,20bの間隔Sが50μm、75μmおよび100μmでありかつ伝送線路20a,20bの幅W1,W2が40μmで一定である3種類のFPC基板1について、差動インピーダンスZdiffと接地導体層40の厚みt40との関係を求めた。シールド層50の厚みを0.07μm程度から10μmまでに設定した。本例では、差動伝送路20を伝送するデジタル信号の周波数が1GHzである。そのため、シールド層50の表皮深さは2.09μmである。
第4のシミュレーションにおいて、伝送線路20a,20bの幅W1,W2は一端部から他端部にかけて互いに等しくかつ一定に設定される。また、一対の伝送線路20a,20bの間隔Sも一端部から他端部にかけて互いに等しくかつ一定に設定される。さらに、ベース絶縁層10を挟んで伝送線路20a,20bに対向する接地導体層40の厚みt40は一定に設定される。また、カバー絶縁層30を挟んで伝送線路20a,20bに対向するシールド層50の厚みは一定に設定される。伝送線路20a,20bの厚みt20は、13μmであり、ベース絶縁層10の厚みt10は25μmである。カバー絶縁層30の厚みt30は38μmである。
図9は、第4のシミュレーションの結果を示す図である。図9においては、縦軸は差動伝送路20の差動インピーダンスZdiffを示し、横軸はシールド層50の厚みを示す。
図9に示すように、伝送線路20a,20bの間隔Sが50μmである場合には、シールド層50の厚みが0.07μm程度から1μmに近づくにつれて差動伝送路20の差動インピーダンスZdiffが小さくなる。シールド層50の厚みが1μmから10μmまでの範囲では、差動伝送路20の差動インピーダンスZdiffの値はほぼ一定になる。
同様に、伝送線路20a,20bの間隔Sが75μmおよび100μmである場合には、シールド層50の厚みが0.07μm程度から1μmに近づくにつれて差動伝送路20の差動インピーダンスZdiffが小さくなる。シールド層50の厚みが1μmから10μmまでの範囲では、差動伝送路20の差動インピーダンスZdiffの値はほぼ一定になる。
これにより、伝送線路20a,20bの間隔Sが一定である場合には、シールド層50の厚みを表皮深さ(2.09μm)よりも小さい0.07μm程度から1μmの範囲で調整することにより、差動伝送路20の差動インピーダンスZdiffを調整することが可能であることが明らかとなった。
[3]第3の実施の形態
第3の実施の形態に係るFPC基板の構成について、第2の実施の形態に係るFPC基板1と異なる点を説明する。
図10は、第3の実施の形態に係るFPC基板の構成を示す断面図である。図10(a)は図1のA−A線断面に相当する断面を示し、図10(b)は図1のB−B線断面に相当する断面を示す。
図10(a),(b)に示すように、第3の実施の形態に係るFPC基板1においては、図8のベース絶縁層10の下面に一定の厚みt40を有する第2の導体層41が形成される。また、第2の導体層41の下面に図8の金属薄膜42が形成されない。
図10に示すように、本実施の形態に係るFPC基板1において、第2領域a2に重なるシールド層50の部分の厚みが、第1、第3および第4領域a1,a3,a4に重なるシールド層50の部分の厚みに比べて小さくなるように設定される場合には、第1〜4の領域a1〜a4における接地導体層40の厚みt40が一定に設定されてもよい。この場合においても、差動伝送路20の差動インピーダンスZdiffを調整することが可能である。したがって、差動インピーダンスZdiffの連続性を確保することができる。
[4]第4の実施の形態
第4の実施の形態に係るFPC基板について、第1の実施の形態に係るFPC基板1と異なる点を製造方法とともに説明する。
図11および図12は、第4の実施の形態に係るFPC基板の製造方法を示す模式的工程断面図である。図11(a),(c)および図12(a),(c)は、図1のA−A線断面に相当する断面を示し、図11(b),(d)および図12(b),(d)は、図1のB−B線断面に相当する断面を示す。
まず、図11(a),(b)に示すように、二層基材3Bを用意する。二層基材3Bにおいては、ベース絶縁層10の上面に第1の導体層20xが設けられている。次に、図11(c),(d)に示すように、第1の導体層20xをパターニングすることにより、ベース絶縁層10の上面に2つの差動伝送路20を形成する。
続いて、図12(a),(b)に示すように、スパッタリング、蒸着または無電解めっき等の一般的な方法により、ベース絶縁層10の下面を覆うように金属薄膜42を形成する。金属薄膜42は、銅薄膜である。金属薄膜42の厚みt42は例えば0.08μm以上1μm以下であり、好ましくは0.1μm以上0.5μm以下である。
その後、図12(c),(d)に示すように、第2の領域a2に重なる金属薄膜42の部分を除いて、金属薄膜42の下面にめっき層43を形成する。めっき層43は銅からなる。めっき層43の厚みは例えば2μm以上25μm以下であり、好ましくは3μm以上20μm以下である。
最後に、図4(c),(d)の工程と同様に、ベース絶縁層10の上面上にポリイミドからなるカバー絶縁層30を形成する。これにより、FPC基板1が完成する。
金属薄膜42およびめっき層43の材料としては、銅に代えて金、ニッケルまたはアルミニウム等の他の金属を用いてもよいし、銅合金またはアルミニウム合金等の合金を用いてもよい。
[5]第5の実施の形態
第5の実施の形態に係るFPC基板について、第4の実施の形態に係るFPC基板1と異なる点を製造方法とともに説明する。
図13は、第5の実施の形態に係るFPC基板の製造方法を示す模式的工程断面図である。図13(a),(c)は、図1のA−A線断面に相当する断面を示し、図13(b),(d)は、図1のB−B線断面に相当する断面を示す。
図11(a),(b)の工程の後、図13(a),(b)に示すように、ベース絶縁層10の上面に2つの差動伝送路20を形成し、ベース絶縁層10の下面を覆うように金属薄膜42を形成する。金属薄膜42は銅薄膜である。金属薄膜42の厚みt42は例えば0.08μm以上1μm以下であり、好ましくは0.1μm以上0.5μm以下である。
続いて、図13(c),(d)に示すように、第2の領域a2に重なる金属薄膜42の部分を除いて、金属薄膜42の下面に導電性の接着剤層49を形成し、接着剤層49の下面に金属膜44を貼り付ける。導電性の接着剤層49としては、金属等の導電性材料の微粒子が分散されたエポキシ系樹脂を用いることができる。接着剤層49の厚みt49は例えば5μm以上25μm以下であり、好ましくは5μm以上15μm以下である。
金属膜44は銅膜である。金属膜44の厚みt44は例えば2μm以上25μm以下であり、好ましくは3μm以上20μm以下である。
最後に、図4(c),(d)の工程と同様に、ベース絶縁層10の上面上にポリイミドからなるカバー絶縁層30を形成する。これにより、FPC基板1が完成する。
金属薄膜42および金属膜44の材料としては、銅に代えて金、ニッケルまたはアルミニウム等の他の金属を用いてもよいし、銅合金またはアルミニウム合金等の合金を用いてもよい。
[6]第6の実施の形態
図14は、第6の実施の形態に係るFPC基板を示す模式的平面図である。図14に示すように、本実施の形態に係るFPC基板1においては、図1の第3および第4の領域a3,a4に相当するベース絶縁層10の部分が存在しない。そのため、2つの差動伝送路20の長さ方向において、FPC基板1の幅が段階的に変化している。このような場合でも、第1および第2の領域a1,a2に重なるように設けられる接地導体層40の厚みt40を部分的に調整することにより、ベース絶縁層10上に形成される差動伝送路20の差動インピーダンスZdiffの連続性を確保することができる。
[7]第7の実施の形態
図15は、第7の実施の形態に係るFPC基板を示す模式的断面図である。図15(a)に伝送線路20a,20bの間隔Sが小さい領域におけるFPC基板1の断面が示され、図15(b)に伝送線路20a,20bの間隔Sが大きい領域におけるFPC基板1の断面が示される。
図15(a),(b)に示すように、本実施の形態に係るFPC基板1においては、ベース絶縁層10の上面および下面にそれぞれ差動伝送路20が形成される。ベース絶縁層10の上面および下面にそれぞれ差動伝送路20が形成される場合には、ベース絶縁層10を挟んで対向するように差動伝送路20および接地導体層40が配置される。これにより、差動伝送路20のレイアウトの自由度がさらに向上する。
[8]請求項の各構成要素と実施の形態の各要素との対応
以下、請求項の各構成要素と実施の形態の各要素との対応の例について説明するが、本発明は下記の例に限定されない。
上記実施の形態では、ベース絶縁層10が第1の絶縁層の例であり、カバー絶縁層30が第2の絶縁層の例であり、伝送線路20a,20bがそれぞれ第1および第2の伝送線路の例であり、差動伝送路20が差動伝送路の例であり、接地導体層40が請求項1〜3,5〜8,10の接地導体層の例であり、シールド層50が請求項4,5,9,10の接地導体層の例であり、シールド層50が請求項3のシールド層の例である。金属薄膜42が請求項1,6の第1の導体層の例であり、第2の導体層41、めっき層43または金属膜44が請求項1,6の第2の導体層の例であり、金属薄膜51が請求項4,9の第1の導体層の例であり、めっき層52が請求項4,9の第2の導体層の例である。
また、第2の領域a2上に形成された差動伝送路20の部分が差動伝送路の一部の例であり、第1の領域a1上に形成された差動伝送路20の部分が差動伝送路の他の部分の例である。第2領域a2に重なる接地導体層40の部分の厚みt42および第2領域a2に重なる金属薄膜51の部分の厚みが差動伝送路の一部に重なる接地導体層の部分の厚みの例である。
さらに、第1の領域a1に重なる接地導体層40の部分の厚みt40および第2領域a2に重なるシールド層50の部分の厚みが差動伝送路の他の部分に重なる接地導体層の部分の厚みの例である
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。
本発明は、携帯電話等の電気機器に有効に利用することができる。
1 FPC基板
2 電子部品
10 ベース絶縁層
20 差動伝送路
20a,20b,90 伝送線路
20x 第1の導体層
21,22,91,92 接続パッド
30 カバー絶縁層
40 接地導体層
41 第2の導体層
42,51 金属薄膜
43,52 めっき層
44 金属膜
49 接着剤層
50 シールド層
a1 第1の領域
a2 第2の領域
a3 第3の領域
a4 第4の領域
t10,t20,t30,t40,t41,t42,t44,t49 厚み
S 間隔
W1,W2 幅

Claims (10)

  1. 第1の絶縁層と、
    第1および第2の伝送線路により構成される差動伝送路と、
    接地導体層とを備え、
    前記接地導体層が前記第1の絶縁層を挟んで前記差動伝送路に対向するように前記接地導体層、前記第1の絶縁層および前記差動伝送路が積層され、
    前記差動伝送路の一部における前記第1の伝送線路と前記第2の伝送線路との間隔は、前記差動伝送路の他の部分における前記第1の伝送線路と前記第2の伝送線路との間隔よりも小さく、
    前記接地導体層は、第1および第2の導体層を含み、
    前記第1の導体層は、前記差動伝送路の前記一部および前記他の部分に重なるように形成され、
    前記第2の導体層は、前記差動伝送路の前記他の部分に重なりかつ前記一部に重ならないように形成され、
    前記第2の導体層は、前記第1の導体層と接触するように前記第1の導体層に積層され、
    前記差動伝送路の前記一部に重なる前記接地導体層の部分の厚みは、前記差動伝送路の前記他の部分に重なる前記接地導体層の部分の厚みよりも小さく、
    前記差動伝送路の前記一部における前記第1および第2の伝送線路の幅と前記差動伝送路の前記他の部分における前記第1および第2の伝送線路の幅とは互いに等しいことを特徴とする配線回路基板。
  2. 前記第1の絶縁層は一面および他面を有し、
    前記差動伝送路は、前記第1の絶縁層の前記一面上に形成され、
    前記接地導体層は、前記第1の絶縁層の前記他面上に形成されることを特徴とする請求項1記載の配線回路基板。
  3. 前記差動伝送路を覆うように前記第1の絶縁層の前記一面上に形成された第2の絶縁層と、
    前記第2の絶縁層を挟んで前記差動伝送路に対向するように前記第2の絶縁層上に形成されたシールド層とをさらに備え、
    前記差動伝送路の前記一部に重なる前記シールド層の部分の厚みは、前記差動伝送路の前記他の部分に重なる前記シールド層の部分の厚みよりも小さいことを特徴とする請求項2記載の配線回路基板。
  4. 第1の絶縁層と、
    第1および第2の伝送線路により構成される差動伝送路と、
    第2の絶縁層と、
    接地導体層とを備え、
    前記接地導体層が前記第2の絶縁層を挟んで前記差動伝送路に対向するように前記第1の絶縁層、前記差動伝送路、前記第2の絶縁層および前記接地導体層がこの順に積層され、
    前記差動伝送路の一部における前記第1の伝送線路と前記第2の伝送線路との間隔は、前記差動伝送路の他の部分における前記第1の伝送線路と前記第2の伝送線路との間隔よりも小さく、
    前記接地導体層は、第1および第2の導体層を含み、
    前記第1の導体層は、前記差動伝送路の前記一部および前記他の部分に重なるように形成され、
    前記第2の導体層は、前記差動伝送路の前記他の部分に重なりかつ前記一部に重ならないように形成され、
    前記第2の導体層は、前記第1の導体層と接触するように前記第1の導体層に積層され、
    前記差動伝送路の前記一部に重なる前記接地導体層の部分の厚みは、前記差動伝送路の前記他の部分に重なる前記接地導体層の部分の厚みよりも小さく、
    前記差動伝送路の前記一部における前記第1および第2の伝送線路の幅と前記差動伝送路の前記他の部分における前記第1および第2の伝送線路の幅とは互いに等しいことを特徴とする配線回路基板。
  5. 前記差動伝送路の前記一部に重なる前記接地導体層の部分の厚みは、前記差動伝送路を伝送する信号の周波数における前記接地導体層の表皮深さよりも小さいことを特徴とする請求項1〜4のいずれかに記載の配線回路基板。
  6. 第1および第2の導体層を含む接地導体層が第1の絶縁層を挟んで第1および第2の伝送線路により構成される差動伝送路に対向するように、前記接地導体層、前記第1の絶縁層および前記差動伝送路が積層された積層体を作製する工程を備え、
    前記積層体を作製する工程は、
    前記差動伝送路の一部における前記第1の伝送線路と前記第2の伝送線路との間隔が前記差動伝送路の他の部分における前記第1の伝送線路と前記第2の伝送線路との間隔よりも小さくなるようにかつ前記差動伝送路の前記一部における前記第1および第2の伝送線路の幅と前記差動伝送路の前記他の部分における前記第1および第2の伝送線路の幅とが互いに等しくなるように、前記差動伝送路を形成する工程と、
    前記差動伝送路の前記一部および前記他の部分に重なるように前記第1の導体層を形成し、前記差動伝送路の前記他の部分に重なるとともに前記第1の導体層に接触しかつ前記一部に重ならないように前記第2の導体層を形成することにより、前記差動伝送路の前記一部に重なる前記接地導体層の部分の厚みが前記差動伝送路の前記他の部分に重なる前記接地導体層の部分の厚みよりも小さくなるように、前記接地導体層を形成する工程とを含むことを特徴とする配線回路基板の製造方法。
  7. 前記第1の絶縁層は一面および他面を有し、
    前記差動伝送路を形成する工程は、前記差動伝送路を前記第1の絶縁層の前記一面上に形成する工程を含み、
    前記接地導体層を形成する工程は、前記接地導体層を前記第1の絶縁層の前記他面上に形成する工程を含むことを特徴とする請求項6記載の配線回路基板の製造方法。
  8. 前記差動伝送路を覆うように前記第1の絶縁層の前記一面上に第2の絶縁層を形成する工程と、
    シールド層が前記第2の絶縁層を挟んで前記差動伝送路に対向するように前記第2の絶縁層上に前記シールド層を形成する工程とをさらに備え、
    前記シールド層を形成する工程は、前記差動伝送路の前記一部に重なる前記シールド層の部分の厚みが前記差動伝送路の前記他の部分に重なる前記シールド層の部分の厚みよりも小さくなるように前記シールド層を形成する工程を含むことを特徴とする請求項7記載の配線回路基板の製造方法。
  9. 第1および第2の導体層を含む接地導体層が第2の絶縁層を挟んで第1および第2の伝送線路により構成される差動伝送路に対向するように、第1の絶縁層、前記第1および第2の伝送線路、前記第2の絶縁層および前記接地導体層がこの順で積層された積層体を作製する工程を備え、
    前記積層体を作製する工程は、
    前記差動伝送路の一部における前記第1の伝送線路と前記第2の伝送線路との間隔が前記差動伝送路の他の部分における前記第1の伝送線路と前記第2の伝送線路との間隔よりも小さくなるようにかつ前記差動伝送路の前記一部における前記第1および第2の伝送線路の幅と前記差動伝送路の前記他の部分における前記第1および第2の伝送線路の幅とが互いに等しくなるように、前記差動伝送路を形成する工程と、
    前記差動伝送路の前記一部および前記他の部分に重なるように前記第1の導体層を形成し、前記差動伝送路の前記他の部分に重なるとともに前記第1の導体層と接触しかつ前記一部に重ならないように前記第2の導体層を形成することにより、前記差動伝送路の前記一部に重なる前記接地導体層の部分の厚みが前記差動伝送路の前記他の部分に重なる前記接地導体層の部分の厚みよりも小さくなるように、前記接地導体層を形成する工程とを含むことを特徴とする配線回路基板の製造方法。
  10. 前記接地導体層を形成する工程において、前記差動伝送路の前記一部に重なる前記接地導体層の部分の厚みを、前記差動伝送路を伝送する信号の周波数における前記接地導体層の表皮深さよりも小さくすることを特徴とする請求項6〜9のいずれかに記載の配線回路基板の製造方法。
JP2011134195A 2011-06-16 2011-06-16 配線回路基板およびその製造方法 Active JP5951193B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011134195A JP5951193B2 (ja) 2011-06-16 2011-06-16 配線回路基板およびその製造方法
US13/483,295 US9301386B2 (en) 2011-06-16 2012-05-30 Printed circuit board and method of manufacturing the same
CN2012102027368A CN102833940A (zh) 2011-06-16 2012-06-15 布线电路基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011134195A JP5951193B2 (ja) 2011-06-16 2011-06-16 配線回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013004728A JP2013004728A (ja) 2013-01-07
JP5951193B2 true JP5951193B2 (ja) 2016-07-13

Family

ID=47336830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011134195A Active JP5951193B2 (ja) 2011-06-16 2011-06-16 配線回路基板およびその製造方法

Country Status (3)

Country Link
US (1) US9301386B2 (ja)
JP (1) JP5951193B2 (ja)
CN (1) CN102833940A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6310750B2 (ja) * 2014-04-01 2018-04-11 日本オクラロ株式会社 差動伝送線路、光伝送装置、及び差動伝送線路の製造方法
US9633953B2 (en) 2014-09-04 2017-04-25 Apple Inc. Methodology to achieve zero warpage for IC package
JP6426067B2 (ja) * 2015-08-06 2018-11-21 日本メクトロン株式会社 多層フレキシブルプリント配線板およびその製造方法
CN108415601B (zh) * 2018-03-12 2020-12-25 京东方科技集团股份有限公司 布线结构及其制造方法、显示装置
KR102527295B1 (ko) * 2018-08-14 2023-05-02 삼성전자주식회사 플렉서블 접속 부재 및 그를 포함하는 전자 장치
CN113411956A (zh) * 2021-06-28 2021-09-17 江西晶浩光学有限公司 柔性电路板、摄像头模组以及电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3626354B2 (ja) * 1998-09-21 2005-03-09 株式会社東芝 配線基板
JP3725991B2 (ja) * 1999-03-12 2005-12-14 株式会社日立グローバルストレージテクノロジーズ 磁気ディスク装置
JP4316786B2 (ja) 2000-11-21 2009-08-19 日東電工株式会社 配線回路基板およびその製造方法
US6932518B2 (en) * 2002-03-19 2005-08-23 Finisar Corporation Circuit board having traces with distinct transmission impedances
JP3877631B2 (ja) * 2002-04-10 2007-02-07 日本発条株式会社 ディスクドライブ用サスペンションの配線部材
JP4222885B2 (ja) * 2003-06-04 2009-02-12 日東電工株式会社 配線回路基板
US7755445B2 (en) * 2004-08-03 2010-07-13 Banpil Photonics, Inc. Multi-layered high-speed printed circuit boards comprised of stacked dielectric systems
JP4150977B2 (ja) * 2004-09-30 2008-09-17 株式会社村田製作所 差動伝送路の配線パターン構造
JP4509954B2 (ja) * 2006-03-10 2010-07-21 株式会社東芝 配線基板
JP4757079B2 (ja) * 2006-04-03 2011-08-24 日東電工株式会社 配線回路基板およびその製造方法
US7450396B2 (en) * 2006-09-28 2008-11-11 Intel Corporation Skew compensation by changing ground parasitic for traces
JP4892514B2 (ja) * 2008-04-22 2012-03-07 日本オプネクスト株式会社 光通信モジュールおよびフレキシブルプリント基板
JP4958849B2 (ja) * 2008-06-19 2012-06-20 パナソニック株式会社 差動伝送線路

Also Published As

Publication number Publication date
CN102833940A (zh) 2012-12-19
JP2013004728A (ja) 2013-01-07
US20120318563A1 (en) 2012-12-20
US9301386B2 (en) 2016-03-29

Similar Documents

Publication Publication Date Title
JP5951193B2 (ja) 配線回路基板およびその製造方法
JP5352019B1 (ja) 多層回路基板及び高周波回路モジュール
JP4942811B2 (ja) 配線基板、電気信号伝送システムおよび電子機器
TWI778189B (zh) 高頻傳輸用印刷線路板
JP5286600B2 (ja) 差動信号伝送回路及びその製造方法
WO2007123505A2 (en) Microelectromechanical system assembly and method for manufacturing thereof
JPWO2016199516A1 (ja) コイル内蔵多層基板およびその製造方法
US9854663B2 (en) Radio frequency module
JP5436361B2 (ja) 配線回路基板およびその製造方法
CN107801294B (zh) 布线电路基板及其制造方法
JP4835188B2 (ja) 多層プリント基板
CN107306475B (zh) 布线电路基板和其制造方法
TWI597003B (zh) 電路板及其製作方法
JP2012009573A (ja) 回路基板
JP2011023547A (ja) 回路基板
JP6187011B2 (ja) プリント回路基板
JP2017208443A (ja) 配線回路基板およびその製造方法
JP6047780B2 (ja) 差動信号伝送回路及びその製造方法
JP4161577B2 (ja) 電気配線板
US6969912B2 (en) Embedded microelectronic capacitor incorporating ground shielding layers and method for fabrication
JP2008235697A (ja) 配線回路基板およびその製造方法
KR101924579B1 (ko) 적층 케이블
JP5306551B1 (ja) 多層回路基板
CN219610413U (zh) 模块
JP2006049496A (ja) 印刷配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150924

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151005

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20151016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160608

R150 Certificate of patent or registration of utility model

Ref document number: 5951193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250