JP3626354B2

JP3626354B2 - 配線基板

Info

Publication number: JP3626354B2
Application number: JP26635398A
Authority: JP
Inventors: 亜矢子高木; 武史宮城
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-09-21
Filing date: 1998-09-21
Publication date: 2005-03-09
Anticipated expiration: 2018-09-21
Also published as: JP2000101204A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＥＭＩ対策を施した配線基板に関する。
【０００２】
【従来の技術】
近年、パソコンが扱うデータが高精細画像など大容量になり、処理能力の向上が望まれている。そこで、ＣＰＵのクロック周波数が高速化が進み、周辺のＩＣへのバス配線やクロック線、データ線などが高速かつ高密度になり、ＥＭＩが問題となってきている。
【０００３】
ＥＭＩ低減の手段として、回路基板表面に金属や磁性体などの膜を施すことにより、電磁波シールドを行う方法が公知であるが、その構造について次に示す。
【０００４】
図２０に示されるように、プリント基板上に感光性ソルダレジスト膜を形成した後、所定の場所にシールド導電膜を形成する構造がある（特開平２―９８１９２）。また、図２１に示されるように、プリント基板完成後に電源電位に落とした銅箔等の導電体を貼りあわせたことを特徴とするプリント配線基板がある（特開平２―２４９２９０）。これは、図２１は、図２０のようにシールド膜と回路基板が一体となって形成されるのではなく、導電体を後で貼りあわせることにより、布線の配設、修正等が容易にできる利点がある。図２０、図２１とも導電体を表面に配置することにより、低周波から高周波まですべての周波数帯の電界シールドが実現される。
【０００５】
また、図２２に示されるように、導体により回路形成された絶縁基板上にフェライト層を形成することで電磁波ノイズの放射を抑える構造がある（特開平３―２５５６９８号）。これは、図２０、図２１と異なり、磁界を吸収する磁界シールドとなる。
【０００７】
図２０、図２１のような導体シールド層は信号線層と近接しているので、高速信号線はシールド膜を考慮したストリップラインのような構造で特性インピーダンスを設計しなければならない。ストリップラインは外部に電磁波を出さないが、低インピーダンス配線となり、誘電体内に電界が集中することにより、電界強度分布が急峻になり高周波ノイズが発生しやすい。
【０００８】
さらに、図２２に示されるように、導体により回路形成された絶縁基板上にフェライト層を形成することで電磁波ノイズの放射を抑える構造がある（特開平３―２５５６９８号）。本構造は導電体のシールドではなく、磁性体のシールドであり電磁波を吸収するが、ストリップラインのように低インピーダンス配線ではないので上記問題は生じない。しかし、フェライトは高価であり、信号線の直近にあると高速信号線の波形の劣化を起こす可能性がある。
【０００９】
さらに、図２３に示されるように、基板周辺の側面部を導電性膜でお覆うことにより、側面からの電磁波放射を低減できる（特開平７―２３５７７６号）。この構造は信号線だけでなく、電源グラウンド間のスイッチングノイズなどの高周波ノイズの放射を抑えるのに有効である。しかし、上記のように電磁波を金属筐体内に閉じ込めることにより、プリント基板内での電磁波の乱反射が起こり、その影響がケーブルを介して外部に放射する可能性がある。
【００１０】
【発明が解決しようとする課題】
従来、電磁波シールドとしてはなるべく導電率、透磁率の高い材料が効率がよいとされてきた。しかし、銅、アルミニウム、銀などの導電率の高い材料を用いると配線基板内の信号線より発生した電界はほぼ回路基板内に反射するので、基板内の電界分布が急峻になり、高周波ノイズが大きくなる可能性がある。そこで、シールド層として、ＥＭＩとしては問題が小さいが、伝播信号としては重要な高速信号線の周波数ｆの電磁波はある程度外部に透過するようにして、基板内部の電界分布をゆるやかにすることは、基板内の高周波ノイズを低減するにの有効である。ＥＭＩの周波数帯は、実際に基板内を走っている信号線の周波数の高調波成分が問題になる場合がよくある。
【００１１】
一般に導電層のシールド効果として、表皮の厚さより膜厚が薄い場合は電磁波が通過するが、表皮の厚さより膜厚が厚い場合は電磁波が通過しないといわれている。
【００１２】
表皮の厚さは次のように表される。
【００１３】
【数２】

表皮の厚さは、（１）式より、抵抗率が小さければ小さいほど、また、周波数が高ければ高いほど、薄くなる。そこで、ある抵抗である厚さの導電層を表面に配置すれば、ある周波数以上の電磁波は透過するが、その周波数以下の電磁波は通過しないという現象が起きる。そこで、所望の周波数の信号線に関して、その信号線の周波数の電磁波は表面導電層より外部にある程度透過するが、その高調波である不要電磁波（ＥＭＩ）は透過せずに吸収する導電層の抵抗率と厚みを選択すれば、ＥＭＩ低減には有効である。
【００１４】
従来、ＥＭＩ対策として高周波信号線のデジタル波に関して、抵抗を直列に通して波形の立ち上がりをなまらせ、高周波ノイズを低減する方法がとられている。これに関しても、マイクロストリップ線路の上部にある抵抗をもった導電層を形成することにより、波形をなまらせ、高周波ノイズを低減するという効果もある。
【００１５】
【課題を解決するための手段】
本発明の配線基板は、誘電体層上に設けられた高速信号配線と、この高速信号配線上に誘電体膜を介して形成された、電位的にフローティング状態の表面導電層とを備え、前記表面導電層の抵抗率をρ、透磁率をμ、クロック周波数をｆとするとき、前記表面導電層の厚さｔを、
【数１】

の範囲に選定することにより、前記高速信号配線により伝送されるクロック周波数ｆよりも高周波側の電磁波がシールドされることを特徴とするものである。
【００１６】
また、本発明の配線基板においては、前記表面導電層を前記配線基板の周端部に形成することを特徴とするものである。
【００１９】
【発明の実施の形態】
以下に本発明の実施の形態を実施例により詳細に説明する。
【００２０】
まず図１に、本発明の実施例である配線基板の断面図を用いて、従来の配線基板と比較することにより説明する。次の３種類の場合を比較した電界分布のシミュレーションを行った。
【００２１】
Ａ．図１において、信号線１の上部の誘電体膜上に導電層がない場合、
Ｂ．図１において、信号線１の上部の誘電体上に銅などの低抵抗の導電層が存在し、グラウンド電位に落ちている場合、
Ｃ．図１において、信号線１の上部の誘電体上にある抵抗をもった導電層が存在し、電位がどこにもつながっていない場合。
【００２２】
Ａの場合、図２に信号線の端部を層に垂直方向に切ったα―α’ の電界分布と図３にグラウンドの端部を層に垂直方向に切ったβ―β’ の電界分布を示す。同様に、Ｂの場合、図４に信号線の端部を層に垂直方向に切ったα―α’ の電界分布と図５にグラウンドの端部を層に垂直方向に切ったβ―β’ の電界分布を示す。最後にＣの場合、図６に信号線の端部を層に垂直方向に切ったα―α’ の電界分布と図７にグラウンドの端部を層に垂直方向に切ったβ―β’ の電界分布を示す。
【００２３】
これらより図２、図３において、信号線層１の部分で電界分布が急峻な変化を示していることがわかる。次に、図４において、表面にグラウンド電位に落ちた導体層があることにより、誘電体３での電界強度が１０倍近くにも増大することがわかった。最後に、表面にどの電位にも落ちていないある抵抗を持った導電層があることにより、図６、図７より、信号線部も、グラウンド部もゆるやかな電界分布であることがわかった。電界分布がゆるやかであることにより、信号線部やグラウンド面にノイズが発生しても、周囲への影響が小さい。
【００２４】
次に、図１の導電層３の抵抗率を変化させた時の本発明への適用条件を調べる。
【００２５】
図８に銅、アルミニウム、黄銅、チタンの場合の表皮の厚さの周波数依存性を計算した結果を示す。図８から、抵抗率が低い銅やアルミニウムなどは、厚みが２０μｍ程度あれば、２０ＭＨｚ以上のすべての周波数帯をシールドすることが可能であることがわかる。しかし、抵抗率がある程度高いチタンは、厚みが２０μｍでは、２０ＭＨｚの周波数の電磁波は通すが５００ＭＨｚ以上の高周波は通さないという選択ができるようになる。
【００２６】
実際に金属板のシールド効果を調べた実験結果を図９に示す。アルミニウムのような低抵抗の金属板では数１０ｋＨｚから数１０ＭＨｚまでシールド効果は変化しないが、チタンのような抵抗を持った金属では数１００ｋＨｚからシールド効果が低減することがわかる。これらの現象を配線基板の断面図で説明すると、低周波側では図１０のように信号線の電界が導電層を通過するが、高周波側では図１１のように信号線の電界が導電層を通過せずにシールドされている。
【００２７】
図１２にクロック周波数が矩形波である時の、基本波の周波数ｆとその高調波の周波数３ｆ、５ｆの表面の電流密度Ｊを１とした時の導電層内での電流密度の減衰の様子を表す。
【００２８】
表面からの深さを、（１）式の表皮の厚さの式を用いて、
【数４】

とした時に、基本波の電流密度は０．３７＜Ｊ＜０．４７となるが、高調波３ｆの電流密度は０．１７＜Ｊ＜０．２７、高調波５ｆの電流密度は０．１１＜Ｊ＜０．１９となり、基本波の電磁波は４０％前後表面導電層を透過して外部に漏洩するが、高調波は電磁波の漏洩が２５％以下に減衰していることがわかる。これらより、導電層の厚さｔが表皮の厚さδの３／４以上１以下になると、信号線の周波数ｆの電磁波はある程度透過し、それ以上の高周波に対してシールドを行う導電層が実現できる。
【００２９】
実際にマイクロストリップ線路に矩形波信号を入力して、Ｃｕ，Ｔｉ、ＳＵＳの金属をフローティングにして配線上に置き、その近傍磁界を測定した。その時、それぞれの金属板のシールド効果を、同一配線長で、搭載されるプリント基板の大きさが異なるもの（基板Ａ、Ｂ、Ｃ；大きさＡ＜Ｂ＜Ｃ）について調べた結果について図１３に示す。
【００３０】
シールドが無い場合、基板が大きくなると放射ノイズが大きくなることがわかる。これは、近傍磁界が配線上だけでなく、プリント基板内の電源グラウンド層での共振によって生じているためである。また、図１３より、マイクロストリップ線路上にＴｉをおいた場合、Ｃｕ，ＳＵＳよりシールド効果が高いことが実証できた。これは、図８よりＴｉはＣｕ，Ｔｉ、ＳＵＳの中で表皮厚さが最も厚く、板厚ｔに近いため、クロック信号は透過するが、その高調波成分は透過せず、また、基板内への反射がＣｕより小さいので配線基板内の電界分布がゆるやかになり、放射ノイズが低減したためである。
【００３１】
そこで、（２）式より、高周波成分をシールドしたい信号線に関して、導電層の厚みｔと抵抗率ρの関係を示す。例として、図１４に、６０ＭＨｚ，２００ＭＨｚ、１ＧＨｚの時の信号線の周波数において、その信号線の周波数以下の電磁波は透過するが、その信号線の周波数以上の電磁波は透過しないシールド導電層を実現するための抵抗率と抵抗体の厚みの関係を示す。（２）式の範囲を図１４の斜線部分で示す。図１４より、例えば信号線の周波数が６０ＭＨｚの場合、抵抗率が１０×１０^−８の時は、厚みを１５μｍから２０μｍ程度にすればよいことがわかる。
【００３２】
次に、図１の回路基板の断面図において、信号線と外部シールド膜との間の誘電体３の厚みｕを変化させた時、ケースＡ、Ｂ，Ｃの場合の最大電界強度のシミュレーション結果について図１５に示す。ケースＡ、Ｂ，Ｃの場合とも、誘電体３の厚みが厚くなればなるほど最大電界強度が小さくなり、基板内での高周波ノイズが小さくなることが予想される。しかし、誘電体３の膜厚が内層誘電体９の厚みの１／２以上になると最大電界強度の低減効果がわずかであることがわかる。
【００３３】
高周波のアナログ信号とデジタル信号が近接して配置されていうような場合などで、高周波を波形の劣化を小さく抑えたい場合は、図１６のように表面導電層を信号線の誘電体膜を介した直上部ではなく、直上から信号線の幅の２倍以上離した位置に配することにより、信号線に発生する電界には影響なく、ＥＭＩだけをある程度シールドすることができる。
【００３４】
また、図１４より、抵抗率ρと厚さｔの関係がわかったが、所望の抵抗率と所望の導電層の厚さｔを実現するために、図１７、図１８のように複数の金属を層状に形成することにより、ある周波数ｆ以上の電磁波はシールドするが、その周波数以下の電磁波は透過するという導電層を形成する。
【００３５】
最後に、図１９のように、配線基板において層間のコモンモードノイズなどの高周波ノイズを低減するために、上記表面導電層を配線基板の周端部に形成することによりシールドをすることができる。
【００３６】
【発明の効果】
以上より、本発明によれば、配線基板内部の電界強度が小さく、基板内に高周波ノイズが発生しにくく、しかも、ＥＭＩ低減ができる回路基板を提供することができる
【図面の簡単な説明】
【図１】本発明の配線基板の一例を示す断面図である。
【図２】図１において外部導体層がない場合の信号線端部（α―α’ ）での電界分布図である。
【図３】図１において外部導体層がない場合のグラウンド端部（β―β’ ）での電界分布図である。
【図４】図１において外部導体層が低抵抗体でグラウンド電位につながっている場合の信号線端部（α―α’ ）での電界分布図である。
【図５】図１において外部導体層が低抵抗体でグラウンド電位につながっている場合のグラウンド端部（β―β’ ）での電界分布図である。
【図６】図１において外部導体層がある低抵を持つ導体でどの電位にもつながっていない場合の信号線端部（α―α’ ）での電界分布図である。
【図７】図１において外部導体層がある低抵を持つ導体でどの電位にもつながっていない場合のグラウンド端部（β―β’ ）での電界分布図である。
【図８】表皮の厚さの周波数依存性を示す図である。
【図９】金属板によるシールド効果の周波数依存性を示す図である。
【図１０】信号線の低周波成分の電界がある抵抗を持った導電層を透過している状態を示す図である。
【図１１】信号線の高周波成分の電界がある抵抗を持った導電層によってシールドされている状態を示す図である。
【図１２】導電層内での電流密度の減少を示す図である。
【図１３】マイクロストリップ線路上の近傍界放射ノイズ（実測値）を示す図である。
【図１４】ある周波数ｆ以上の電磁波に関してシールドを行う時の表面の導電層の抵抗率と厚みの関係を示す図である。
【図１５】信号線と外部シールド膜との間の誘電体の厚みと電界最大強度の関係を示す図である。
【図１６】本発明の配線基板の一例を示す断面図である。
【図１７】本発明の配線基板の一例を示す断面図である。
【図１８】本発明の配線基板の一例を示す断面図である。
【図１９】本発明の配線基板の一例を示す断面図である。
【図２０】従来の配線基板を示す断面図である。
【図２１】従来の配線基板を示す断面図である。
【図２２】従来の配線基板を示す断面図である。
【図２３】従来の配線基板を示す断面図である。
【符号の説明】
１…信号配線、２…第１電源グラウンド層、３…表面誘電体層、４…導電層、５…第２電源グラウンド層、６…第３電源グラウンド層、７…第４電源グラウンド線（表層）、８…空気、９…内層誘電体層、１０…信号線、１１…電気力線

Claims

誘電体層上に設けられた高速信号配線と、この高速信号配線上に誘電体膜を介して形成された、電位的にフローティング状態の表面導電層とを備え、前記表面導電層の抵抗率をρ、透磁率をμ、クロック周波数をｆとするとき、前記表面導電層の厚さｔを、

の範囲に選定することにより、前記高速信号配線により伝送されるクロック周波数ｆよりも高周波側の電磁波がシールドされることを特徴とする配線基板。
前記表面導電層を前記配線基板の周端部に形成することを特徴とする請求項１記載の配線基板。