JP2002185218A - マイクロストリップライン - Google Patents

Abstract

(57)【要約】 【課題】ＥＭＩを低減するマイクロストリップライン構
造を提供することを目的とする。 【解決手段】裏面を全面導体とした誘電体表面に形成さ
れたマイクロストリップラインにおいて、誘電体表面と
マイクロストリップラインの間にマイクロストリップラ
インより一定幅広い抵抗層を設けるか、マイクロストリ
ップラインの両側にマイクロストリップラインに接して
一定幅の抵抗体を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロストリップ
ラインに係り、回路基板の電磁干渉（以下、ＥＭＩとい
う。）対策に関するものである。

【０００２】

【従来の技術】古くは電波雑音として一元的に把握され
ていた不要電磁エネルギー放射は、電気的エネルギー利
用の増加に伴なって増大し、これを環境としてとらえる
ようになり電磁環境という概念が生まれた。不要電磁エ
ネルギー放射源に対する対策を行なうのみならず、妨害
を受ける側も耐妨害波特性の強化策を実施し、調和のと
れた解決策を探求するようになってきた。また、機器か
ら発生する雑音を外部に出さないように対策を取ること
は、一般的に該機器をＥＭＩの影響から護ることにもつ
ながる。

【０００３】電磁環境の複雑化と、それにともなうＥＭ
Ｉ障害の深刻化は、現代エレクトロニクスの発展にとっ
てきわめて重大な脅威といえ、その対策は機器設計の優
先課題である。ＥＭＩは、機器から直接放射する放射Ｅ
ＭＩと、電源線や信号線を伝わって機器外部に漏洩する
伝導ＥＭＩとに分けられる。放射ＥＭＩの対策は主に筐
体やケーブルのシールドと接地を検討することであり、
伝導ＥＭＩは電源ユニットやノイズフィルタによって防
止するが、両者は密接に関係しているので総合的に、基
本設計の段階から慎重に考慮する必要がある。

【０００４】ここで、高周波回路および高速回路をプリ
ント配線板上で設計する場合、低速の回路で発生する問
題の他に、信号の反射が問題になる。信号の反射が発生
すると、波形が崩れ、信号の伝送がうまく行かなくな
り、回路が正常に機能しなくなるという現象の他に、余
分な放射ＥＭＩが発生する。伝送線路の特性インピーダ
ンスと負荷のインピーダンスが等しい場合は反射が発生
しないので、従来、プリント配線板上で図５に示すよう
なマイクロストリップラインを形成し、所望（例えば５
０Ω）の特性インピーダンスを得ることが行われてい
る。図５において、１は一定の厚みを持つ誘電体、２は
一定の厚みと幅を持つ信号線、３は誘電体１を挟んで信
号線２の反対側に形成した全面導体で、使用に際してア
ース電位に保持する。図５で示されたマイクロストリッ
プラインの特性インピーダンスＺは、式１で与えられ
る。

【数１】 式１において、εは誘電体の誘電率、ｈは誘電体の厚
さ、ｗは信号線の幅、ｔは信号線の厚さである。

【０００５】

【発明が解決しようとする課題】上記のように、放射Ｅ
ＭＩ対策としてのシールド、伝導ＥＭＩ対策としてのフ
ィルタ、マイクロストリップラインによるインピーダン
ス整合等を図ることで機器のＥＭＩを軽減することがで
きる。しかしながら、完璧なシールドを施すには機器の
実用上限界があり、また、フィルタについても低い周波
数成分まで包含するには部品が大きくなり実装面積を浪
費し、コストも上がってしまう。マイクロストリップラ
インの形成に関しても、信号線路の多いデジタル回路で
はラインを曲げたり信号を分岐したりする必要上、理想
的な伝送線路を確保することは困難である。本発明は、
上記課題を解決するためになされたもので、根元からＥ
ＭＩを低減するマイクロストリップライン構造を提供す
ることを目的とする。

【０００６】本発明に至った経緯は、薄膜抵抗層つき銅
張積層板を使用してプリント配線板製造方法により基板
上に導体回路と抵抗を形成し、ある製品を試作したこと
に始まった。しかしながら、該製品を評価したところ導
体回路だけの基板に比べ伝送損失が極めて大きくなり、
その原因を調べたところ導体回路の両側に残る抵抗層の
はみだしが影響していることがわかった。さらに解析を
進めるうちに、伝送損失は抵抗層のはみだしの幅で制御
できることが判明した。また、この伝送損失は導体の外
に放射されず、その殆どが抵抗層で熱エネルギーとして
吸収されることが測定の結果から得ることができた。こ
のことから、導体回路の両側に適切な幅の抵抗体の帯を
設けることで、伝送線路の機能を保持しながらＥＭＩを
低減することが可能であることに思い至ったものであ
る。

【０００７】

【課題を解決するための手段】請求項１のマイクロスト
リップラインは、裏面を全面導体とした誘電体表面に形
成されたマイクロストリップラインにおいて、誘電体表
面とマイクロストリップラインの間に抵抗層を設け、該
抵抗層のパターン中心位置がマイクロストリップライン
の中心位置と同じで、該抵抗層のパターン幅がマイクロ
ストリップラインの幅より一定幅だけ広いことを特徴と
する。

【０００８】請求項２のマイクロストリップラインは、
裏面を全面導体とした誘電体表面に形成されたマイクロ
ストリップラインにおいて、マイクロストリップライン
の両側に、マイクロストリップラインに接して一定幅の
抵抗体を設けることを特徴とする。

【０００９】上記請求項１および請求項２のマイクロス
トリップラインによれば、周波数の高い領域で導体表面
に出てくる信号を抵抗層で熱エネルギーとして吸収する
ことができるので、抵抗体の幅を適切に選ぶことで伝送
線路から放射されるＥＭＩを低減することができる。

【００１０】

【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照して説明する。図１は第１の実施の形態を
示す模式図、図２は第２の実施の形態を示す模式図、図
３は周波数に対する線路の伝送損失のグラフである。図
１において、１は樹脂またはガラス布入り樹脂で形成さ
れた誘電体、２は銅で形成された信号線、３は誘電体１
の裏面全面に密接する銅で形成された導体、４は誘電体
１と信号線２の間に設けたニッケル合金等の抵抗体で、
水平位置は信号線２と同じ、幅は信号線２の幅に一定幅
加えた値とする。図２において、図１と同じであるもの
については同じ符号を付しその説明は省略する。５は信
号線２の両側に接し側面に沿って一定の幅に設けたニッ
ケル合金等で形成した帯状の抵抗体である。

【００１１】図１および図２において、上面から見たニ
ッケル合金等の抵抗体の幅をｗ１とすると、図３に示す
ような、ｗ１をパラメータとした伝送損失の周波数特性
が取得できる。図３では、ｗ１が０、１００、２００μ
ｍの場合についての測定結果である。該周波数特性と、
別に実施したＥＭＩの測定結果から、周波数が高くなる
ほど表皮効果により信号が信号線表面を通過するように
なり、更には信号線から電波として放射しようとするエ
ネルギーが信号線両側の抵抗体により熱に変換されてい
ることがわかる。また、ｗ１の値を調整することで、本
発明のマイクロストリップラインの周波数に対する損失
の特性を変更できることを示している。上記のことか
ら、ｗ１の値を適切に選ぶことで、放射ＥＭＩを低減
し、かつ、必要とする周波数成分の信号を伝送するマイ
クロストリップラインを構成することが可能となる。

【００１２】次に、上記のマイクロストリップライン形
成方法について説明する。先ず図１のマイクロストリッ
プライン形成方法は、薄膜抵抗層つき銅張積層板の製造
会社が推奨するところの、２回のレジスト処理および３
回のエッチングによって可能であり、その形成過程を図
４の模式図で示す。なお、図４において、図１と同じで
あるものについては同じ符号を付しその説明は省略す
る。（ａ）は実験に使用した薄膜抵抗層つき銅張積層板
で、１の誘電体は厚さ０．８ｍｍのテフロン（登録商
標）樹脂、６の薄膜抵抗層は厚さ０．１μｍのニッケル
合金、７の両面銅箔は厚さ１８μｍのめっき銅である。
（ｂ）において、裏面全面と表面は抵抗体のパターン部
とにエッチングレジスト８を施す。（ｃ）と（ｄ）の２
段階でエッチング液を変えて銅箔７と薄膜抵抗層６をエ
ッチングする。（ｃ）では塩化第２鉄、（ｄ）では硫酸
銅エッチング液を使用した。次いで、（ｅ）において、
裏面全面と表面はマイクロストリップラインのパターン
部とにエッチングレジスト９を施す。（ｆ）のエッチン
グにおいてはアルカリエッチング液を使用した。最後の
（ｇ）でレジストを剥離し、図１の形状のマイクロスト
リップラインが完成する。次に図２のマイクロストリッ
プライン形成方法は、１回のレジスト処理と１回のエッ
チングによって得られる従来の図３に示すマイクロスト
リップライン形成後、図では省略するが、抵抗体不要部
分をマスキングしたうえでニッケル合金等を真空蒸着す
る方法が最も簡便である。

【００１３】

【発明の効果】本発明によれば、マイクロストリップラ
インから飛び出そうとする信号を隣接する抵抗体で熱エ
ネルギーに変換するので、抵抗体の幅を適切に選定する
ことで必要周波数成分の信号は通しながら高調波成分が
ＥＭＩとして空中に放射されるのを低減することが可能
になる。

【図面の簡単な説明】

【図１】第１の実施の形態を示す模式図である。

【図２】第２の実施の形態を示す模式図である。

【図３】周波数に対する線路の伝送損失のグラフであ
る。

【図４】第１の実施の形態であるマイクロストリップラ
イン形成方法の一例を示す断面模式図である。

【図５】従来のマイクロストリップラインを示す模式図
である。

【符号の説明】

１ 誘電体 ２ 信号線 ３ 全面導体 ４ 抵抗体 ５ 抵抗体 ６ 薄膜抵抗層 ７ 両面銅箔 ８ エッチングレジスト ９ エッチングレジスト

Claims (2)

【特許請求の範囲】
1. 【請求項１】 裏面を全面導体とした誘電体表面に形成
   されたマイクロストリップラインにおいて、 誘電体表面とマイクロストリップラインの間に抵抗層を
   設け、該抵抗層のパターン中心位置がマイクロストリッ
   プラインの中心位置と同じで、該抵抗層のパターン幅が
   マイクロストリップラインの幅より一定幅だけ広いこと
   を特徴とするマイクロストリップライン。
2. 【請求項２】 裏面を全面導体とした誘電体表面に形成
   されたマイクロストリップラインにおいて、 マイクロストリップラインの両側に、マイクロストリッ
   プラインに接して一定幅の抵抗体を設けることを特徴と
   するマイクロストリップライン。