CN102833940A - 布线电路基板及其制造方法 - Google Patents

Abstract

本发明提供一种布线电路基板及其制造方法。在基体绝缘层的上表面形成有由一对传送线路构成的差动传送路径。在基体绝缘层的下表面形成有接地导体层。接地导体层隔着基体绝缘层与差动传送路径相对。差动传送路径的一部分中的传送线路的间隔小于差动传送路径的其他的部分中的传送线路的间隔。接地导体层的与差动传送路径的一部分重叠的部分的厚度小于接地导体层的与差动传送路径的其他的部分重叠的部分的厚度。

Description

布线电路基板及其制造方法

技术领域

本发明涉及布线电路基板及其制造方法。

背景技术

在手机等信息通信设备中，作为中央运算处理装置（以下，称为CPU）与液晶显示器之间的数字信号的传送路径，使用柔性布线电路（以下，称为FPC）基板。FP C基板主要包括绝缘层及形成在该绝缘层之上的差动传送路径。

近年来，伴随着由信息通信设备传送的信息量的增大，而谋求所使用的数字信号的高频化。然而，在FPC基板中，由于传送高频区域的数字信号，有时差动传送路径会产生由高次谐波引起的高频噪声。

为了将高频噪声隔断，在形成有差动传送路径的绝缘层之上设置金属制的屏蔽层。这种情况下，在差动传送路径中，数字信号的传送损失增大。因此，数字信号的高频化存在极限。

另一方面，通过增加差动传送路径的条数，能够增大在FPC基板中可传送的信息量。这种情况下，伴随着FPC基板上的差动传送路径的高密度化，差动传送路径的布局的自由度受到限制。因此，在差动传送路径的长度方向上，当构成差动传送路径的导体线路的宽度及间隔不连续时，难以确保差动传送路径的差动阻抗的连续性。

在日本特开2002-158411号公报中记载有如下情况：使绝缘层的与导体电路图案的局部区域重叠的部分的厚度比绝缘层的与导体电路图案的其他区域重叠的部分的厚度薄，由此来调整导体电路图案的局部区域的特性阻抗。这种情况下，通过调整绝缘层的厚度来局部调整差动传送路径的差动阻抗，从能够确保差动阻抗的连续性。然而，在无法调整绝缘层的厚度时，无法确保差动阻抗的连续性。因此，差动传送路径的布局的自由度受到限制。

发明内容

本发明的目的在于提供一种能够确保差动传送路径的差动阻抗的连续性并提高差动传送路径的布局的自由度的布线电路基板及其制造方法。

（1）本发明的一个技术方案的布线电路基板包括第一绝缘层、由第一传送线路及第二传送线路构成的差动传送路径及第一导体层，以第一导体层隔着第一绝缘层与差动传送路径相对的方式层叠第一导体层、第一绝缘层及差动传送路径，差动传送路径的一部分中的第一传送线路与第二传送线路的间隔小于差动传送路径的其他的部分中的第一传送线路与第二传送线路的间隔，第一导体层的与差动传送路径的一部分重叠的部分的厚度小于第一导体层的与差动传送路径的其他的部分重叠的部分的厚度。

在该布线电路基板中，差动传送路径的一部分中的第一传送线路与第二传送线路的间隔小于差动传送路径的其他的部分中的第一传送线路与第二传送线路的间隔。在第一导体层的厚度为恒定的情况下，第一传送线路与第二传送线路的间隔较小的差动传送路径的部分的差动阻抗小于第一传送线路与第二传送线路的间隔较大的差动传送路径的部分的差动阻抗。因此，在第一导体层的厚度为恒定时，差动传送路径的上述一部分的差动阻抗低于差动传送路径的上述其他的部分的差动阻抗。

另一方面，差动阻抗与差动传送路径的每单位长度的电感的平方根成正比。通过使第一导体层的与差动传送路径的上述一部分重叠的部分的厚度小于第一导体层的与差动传送路径的上述其他的部分重叠的部分的厚度，能够提高差动传送路径的上述一部分的电感。由此，能够提高差动传送路径的上述一部分的差动阻抗。因此，能够确保差动阻抗的连续性。

另外，能够确保差动阻抗的连续性且在差动传送路径的不同的部分使第一传送线路与第二传送线路的间隔不同。因此，差动传送路径的布局的自由度提高。

如此，能够确保差动传送路径的差动阻抗的连续性并提高差动传送路径的布局的自由度。

（2）也可以是，第一绝缘层具有一面及另一面，差动传送路径形成在第一绝缘层的一面之上，第一导体层形成在第一绝缘层的另一面之上。

这种情况下，能够使用第一导体层作为接地导体层。由此，差动传送路径作为微波带状线发挥功能。通过使接地导体层的与差动传送路径的上述一部分相对的部分的厚度小于接地导体层的与差动传送路径的上述其他的部分相对的部分的厚度，能够确保差动阻抗的连续性。

（3）也可以是，布线电路基板还包括以覆盖差动传送路径的方式形成在第一绝缘层的一面之上的第二绝缘层；以隔着第二绝缘层与差动传送路径相对的方式形成在第二绝缘层之上的第二导体层，第二导体层的与差动传送路径的一部分重叠的部分的厚度小于第二导体层的与差动传送路径的其他的部分重叠的部分的厚度。

这种情况下，通过使第二导体层的与差动传送路径的上述一部分相对的部分的厚度小于第二导体层的与差动传送路径的上述其他的部分相对的部分的厚度，能够充分地提高差动传送路径的上述一部分的差动阻抗。其结果，能够确保差动阻抗的连续性。

（4）布线电路基板还包括第二绝缘层，该第二绝缘层具有一面，差动传送路径形成在第二绝缘层的一面之上，第一绝缘层以覆盖差动传送路径的方式形成在第二绝缘层的一面之上，第一导体层以隔着第一绝缘层与差动传送路径相对的方式形成在第一绝缘层之上。

这种情况下，能够使用第一导体层作为用于将从差动传送路径放射的噪声隔断的屏蔽层。通过使屏蔽层的与差动传送路径的上述一部分相对的部分的厚度小于屏蔽层的与差动传送路径的上述其他的部分相对的部分的厚度，能够确保差动阻抗的连续性。

（5）也可以是，第一导体层的与差动传送路径的一部分重叠的部分的厚度小于第一导体层的与在差动传送路径中传送的信号的频率相对应的趋肤深度。

在第一导体层处于小于第一导体层的与在差动传送路径中传送的信号的频率相对应的趋肤深度的范围内时，差动阻抗相对于第一导体层的厚度的变化率变大。由此，通过使第一导体层的与差动传送路径的上述一部分重叠的部分的厚度小于第一导体层的与在差动传送路径中传送的信号的频率相对应的趋肤深度，能够增大差动阻抗的可调整的范围。其结果，能够容易地确保差动阻抗的连续性。

（6）本发明的另一技术方案的布线电路基板的制造方法包括制作层叠体的工序，该制作层叠体的工序以第一导体层隔着第一绝缘层与由第一传送线路及第二传送线路构成的差动传送路径相对的方式层叠第一导体层、第一绝缘层及差动传送路径，制作层叠体的工序包括：以差动传送路径的一部分中的第一传送线路与第二传送线路的间隔小于差动传送路径的其他的部分中的第一传送线路与第二传送线路的间隔的方式形成差动传送路径的工序；以第一导体层的与差动传送路径的一部分重叠的部分的厚度小于第一导体层的与差动传送路径的其他的部分重叠的部分的厚度的方式形成第一导体层的工序。

在该布线电路基板的制造方法中，以差动传送路径的一部分中的第一传送线路与第二传送线路的间隔小于差动传送路径的其他的部分中的第一传送线路与第二传送线路的间隔的方式形成差动传送路径。

在第一导体层的厚度为恒定时，第一传送线路与第二传送线路的间隔较小的差动传送路径的部分的差动阻抗小于第一传送线路与第二传送线路的间隔较大的差动传送路径的部分的差动阻抗。因此，在第一导体层的厚度为恒定时，差动传送路径的上述一部分的差动阻抗低于差动传送路径的上述其他的部分的差动阻抗。

另一方面，差动阻抗与差动传送路径的每单位长度的电感的平方根成正比。以第一导体层的与差动传送路径的上述一部分重叠的部分的厚度小于第一导体层的与差动传送路径的上述其他的部分重叠的部分的厚度的方式形成第一导体层。由此，能够提高差动传送路径的上述一部分的电感。由此，能够提高差动传送路径的上述一部分的差动阻抗。因此，能够确保差动阻抗的连续性。

另外，能够确保差动阻抗的连续性且在差动传送路径的不同的部分使第一传送线路与第二传送线路的间隔不同。因此，差动传送路径的布局的自由度提高。

如此，能够确保差动传送路径的差动阻抗的连续性并提高差动传送路径的布局的自由度。

（7）也可以是，第一绝缘层具有一面及另一面，形成差动传送路径的工序包括将差动传送路径形成在第一绝缘层的一面之上的工序，形成第一导体层的工序包括将第一导体层形成在第一绝缘层的另一面之上的工序。

这种情况下，能够使用第一导体层作为接地导体层。由此，差动传送路径作为微波带状线发挥功能。通过使接地导体层的与差动传送路径的上述一部分相对的部分的厚度小于接地导体层的与差动传送路径的上述其他的部分相对的部分的厚度，能够确保差动阻抗的连续性。

（8）也可以是，布线电路基板的制造方法还包括：以覆盖差动传送路径的方式在第一绝缘层的一面之上形成第二绝缘层的工序；以第二导体层隔着第二绝缘层与差动传送路径相对的方式在第二绝缘层之上形成第二导体层的工序，形成第二导体层的工序包括以第二导体层的与差动传送路径的一部分重叠的部分的厚度小于第二导体层的与差动传送路径的其他的部分重叠的部分的厚度的方式形成第二导体层的工序。

这种情况下，通过使第二导体层的与差动传送路径的上述一部分相对的部分的厚度小于第二导体层的与差动传送路径的上述其他的部分相对的部分的厚度，能够充分地提高差动传送路径的上述一部分的差动阻抗。其结果，能够确保差动阻抗的连续性。

（9）也可以是，制作层叠体的工序还包括形成第一绝缘层的工序，形成差动传送路径的工序包括在具有一面的第二绝缘层的一面之上形成差动传送路径的工序，形成第一绝缘层的工序包括以覆盖差动传送路径的方式在第二绝缘层的一面之上形成第一绝缘层的工序，形成第一导体层的工序包括以隔着第一绝缘层与差动传送路径相对的方式在第一绝缘层之上形成第一导体层的工序。

这种情况下，能够使用第一导体层作为用于将从差动传送路径放射的噪声隔断的屏蔽层。通过使屏蔽层的与差动传送路径的上述一部分相对的部分的厚度小于屏蔽层的与差动传送路径的上述其他的部分相对的部分的厚度，能够确保差动阻抗的连续性。

（10）也可以是，形成第一导体层的工序包括使第一导体层的与差动传送路径的一部分重叠的部分的厚度小于第一导体层的与在差动传送路径中传送的信号的频率相对应的趋肤深度的工序。

在第一导体层处于小于第一导体层的与在差动传送路径中传送的信号的频率相对应的趋肤深度的范围内时，能够增大差动阻抗相对于第一导体层的厚度的变化率。由此，通过使第一导体层的与差动传送路径的上述一部分重叠的部分的厚度小于第一导体层的与在差动传送路径中传送的信号的频率相对应的趋肤深度，能够增大差动阻抗的可调整的范围。其结果，能够容易地确保差动阻抗的连续性。

附图说明

图1是第一实施方式的FPC基板的示意性俯视图。

图2的（a）是图1的A-A剖视图。

图2的（b）是图1的B-B剖视图。

图3的（a）～（d）是表示图1及图2的FPC基板的制造方法的一例的示意性工序剖视图。

图4的（a）～（d）是表示图1及图2的FPC基板的制造方法的一例的示意性工序剖视图。

图5是表示第一模拟的结果的图。

图6是表示第二模拟的结果的图。

图7是表示第三模拟的结果的图。

图8的（a）及图8的（b）是表示第二实施方式的FPC基板的结构的剖视图。

图9是表示第四模拟的结果的图。

图10的（a）及图10的（b）是表示第三实施方式的FPC基板的结构的剖视图。

图11的（a）～（d）是表示第四实施方式的FPC基板的制造方法的示意性工序剖视图。

图12的（a）～（d）是表示第四实施方式的FPC基板的制造方法的示意性工序剖视图。

图13的（a）～（d）是表示第五实施方式的FPC基板的制造方法的示意性工序剖视图。

图14是表示第六实施方式的FPC基板的示意性俯视图。

图15的（a）及图15的（b）是表示第七实施方式的FPC基板的示意性剖视图。

具体实施方式

参照附图，说明本发明的实施方式的布线电路基板及其制造方法。以下，作为本发明的实施方式的布线电路基板，说明具有弯曲性的柔性布线电路基板（以下，称为FPC基板）的结构及其制造方法。

[1]第一实施方式

（1）FPC基板的结构

图1是第一实施方式的FPC基板的示意性俯视图。  图2的（a）是图1的A-A剖视图，图2的（b）是图1的B-B剖视图。如图1及图2的（a）、（b）所示，FPC基板1主要具有基体绝缘层10、两个差动传送路径20、覆盖绝缘层30及接地导体层40。

在基体绝缘层10的上表面设有第一区域a1、第二区域a2、第三区域a3及第四区域a4。以从第一区域a1向第二区域a2延伸的方式设置两个差动传送路径20。各差动传送路径20用于传送差动信号，由一对传送线路20a、20b构成。两个差动传送路径20彼此相邻配置。

在两个差动传送路径20的长度方向上，第二区域a2的宽度小于第一区域a1的宽度。第二区域a2、第三区域a3及第四区域a4沿着与两个差动传送路径20的长度方向正交的方向排列设置。第二区域a2位于第三区域a3及第四区域a4之间。

在各传送线路20a、20b的一端部及另一端部分别形成有连接焊盘21、22。一对传送线路20a、20b从一端部到另一端部彼此隔开间隔而相邻。在基体绝缘层10的第一区域a1及第二区域a2之上设有覆盖绝缘层30，该覆盖绝缘层30覆盖一对传送线路20a、20b的除了连接焊盘21、22之外的部分。各传送线路20a、20b的连接焊盘21、22用于与电子设备等的端子连接。

在基体绝缘层10的第三区域a3之上安装有电子部件2。三条传送线路90以规定的图案形成在基体绝缘层10的第四区域a4之上。在各传送线路90的一端部及另一端部分别形成有连接焊盘91、92。而且，在基体绝缘层10的第四区域a4之上设有覆盖绝缘层30，该覆盖绝缘层30覆盖传送线路90的除了连接焊盘91、92之外的部分。各传送线路90的连接焊盘91、92用于与电子设备等的端子连接。

在基体绝缘层10的下表面形成有接地导体层40。由此，接地导体层40与差动传送路径20隔着基体绝缘层10相对。接地导体层40包括第二导体层41及金属薄膜42。

在基体绝缘层10的上表面，为了确保电子部件2的安装区域而设有第三区域a3，为了确保差动传送路径20以外的传送线路90的形成区域而设有第四区域a4。因此，差动传送路径20的形成区域被限制在设置于第三区域a3与第四区域a4之间的第二区域a2之上。

由此，FPC基板1的与第二区域a2之上的一对传送线路20a、20b正交的任意的截面中的一对传送线路20a、20b的间隔S设定得小于FPC基板1的与第一区域a1之上的一对传送线路20a、20b正交的任意的截面中的一对传送线路20a、20b的间隔S。

如后述的第一模拟结果所示，在第一区域a1～第四区域a4中，当接地导体层40的厚度设定为恒定时，在FPC基板1的与一对传送线路20a、20b正交的任意的截面中，当一对传送线路20a、20b的间隔S减小时，差动传送路径20的间隔S较小的部分的差动阻抗降低。这种情况下，为了确保差动传送路径20的差动阻抗的连续性，优选调整传送线路20a的宽度W1及传送线路20b的宽度W2。

在本例中，第二区域a2之上的一对传送线路20a、20b的间隔S小于第一区域a1之上的传送线路20a、20b的间隔S。因此，在第二区域a2之上的传送线路20a、20b的宽度W1、W2与第一区域a1之上的传送线路20a、20b的宽度W1、W2相等时，第二区域a2的差动阻抗降低。

根据后述的第一模拟结果，通过减小传送线路20a的宽度W1及传送线路20b的宽度W2，能够提高第二区域a2的差动阻抗。然而，在恒定的误差范围内能够形成的传送线路20a、20b的尺寸存在极限。即，传送线路20a的宽度W1及传送线路20b的宽度W2的值存在下限值。因此，在无法减小传送线路20a的宽度W1及传送线路20b的宽度W2时，无法提高第二区域a2的差动阻抗。因此，无法确保差动阻抗的连续性。

根据后述的第二模拟结果及第三模拟结果，即使在传送线路20a的宽度W1、传送线路20b的宽度W2及一对传送线路20a、20b的间隔S恒定的情况下，通过变更接地导体层40的厚度，也能够调整差动传送路径20的差动阻抗。

因此，在本实施方式中，接地导体层40的与第二区域a2重叠的部分的厚度t42设定得小于接地导体层40的与第一区域a1、第三区域a3及第四区域a4重叠的部分的厚度t40。由此，能够将第二区域a2中的差动传送路径20的差动阻抗调整成与第一区域a1中的差动传送路径20的差动阻抗一致。其结果，能确保差动传送路径20的差动阻抗的连续性。

另外，接地导体层40的厚度t42处于远小于接地导体层40的与在差动传送路径20中传送的数字信号的频率相对应的趋肤深度的范围内时，差动阻抗相对于接地导体层40的厚度t42的变化率增大。因此，在图1及图2的FPC基板1中，第二区域a2中的接地导体层40的厚度t42优选设定成小于接地导体层40的与在差动传送路径20中传送的数字信号的频率相对应的趋肤深度。由此，能够增大差动阻抗的可调整的范围。其结果，能够容易确保差动阻抗的连续性。

如上所述，能够确保差动阻抗的连续性并使第一区域a1中的传送线路20a、20b的间隔S与第二区域a2中的传送线路20a、20b的间隔S不同。因此，能够确保差动传送路径20的差动阻抗的连续性并提高差动传送路径20的布局的自由度。而且，基体绝缘层10之上的电子部件2的安装区域及3条传送线路90的布局的自由度提高。

（2）FPC基板1的制造方法

图3及图4是表示图1及图2的FPC基板1的制造方法的一例的示意性工序剖视图。图1及图2的FPC基板1例如通过减去法来制作。

图3的（a）、（c）及图4的（a）、（c）表示与图1的A-A截面相当的截面，图3的（b）、（d）及图4的（b）、（d）表示与图1的B-B截面相当的截面。以下，省略在图1的第三区域a 3之上安装电子部件2这一点及在图1的第四区域a4之上形成3条传送线路90这一点的说明。因此，在图3及图4中，省略图1的电子部件2及传送线路90的图示。

首先，如图3的（a）、（b）所示，准备三层基材3。在三层基材3中，在基体绝缘层10的上表面及下表面分别设有第一导体层20x及第二导体层41。

基体绝缘层10由聚酰亚胺构成，第一导体层20x及第二导体层41由铜构成。基体绝缘层10的厚度t10例如为5μm～50μm，优选为10μm～25μm。第一导体层20x的厚度t20例如为3μm～40μm，优选为8μm～25μm。同样地，第二导体层41的厚度t41例如为3μm～40μm，优选为8μm～25μm。

接下来，如图的3（c）、（d）所示，利用通常的光致抗蚀剂形成工序、曝光工序、显影工序及蚀刻工序，对第一导体层20x进行图案形成，从而在基体绝缘层10的上表面形成两个差动传送路径20。在各差动传送路径20中，一对传送线路20a、20b相邻。

同样地，利用通常的光致抗蚀剂形成工序、曝光工序、显影工序及蚀刻工序，对第二导体层41进行图案形成。在本例中，第二导体层41的在与基体绝缘层10正交的方向上与基体绝缘层10的第二区域a2重叠的部分被除去。

一对传送线路20a、20b的宽度W1、W2例如为10μm～100μm，优选为10μm～75μm。在本例中，第一区域a1中的传送线路20a的宽度W1与第二区域a2中的传送线路20a的宽度W1相等。而且，第一区域a 1中的传送线路20b的宽度W2与第二区域a2中的传送线路20b的宽度W2相等。一对传送线路20a、20b的间隔S例如为20μm～200μm，优选为20μm～100μm。在本例中，第一区域a 1中的一对传送线路20a、20b的间隔S大于第二区域a2中的一对传送线路20a、20b的间隔S。

另外，在图1及图2的FPC基板1中，第四区域a4的3条传送线路90在上述的差动传送路径20的形成工序中通过对第一导体层20x进行图案形成而与差动传送路径20一起形成在基体绝缘层10之上。

接下来，如图4的（a）、（b）所示，通过溅射、蒸镀或非电解镀等一般的方法，以覆盖基体绝缘层10的下表面、第二导体层41的下表面及由图案形成所形成的第二导体层41的侧面的方式形成金属薄膜42。如此，在基体绝缘层10的下表面形成由第二导体层41及金属薄膜42构成的接地导体层40。

金属薄膜42是铜薄膜。金属薄膜42的厚度t42例如为0.08μm～1μm，优选为0.1μm～0.5μm。

接下来，如图4的（c）、（d）所示，在基体绝缘层10的上表面上形成由聚酰亚胺构成的覆盖绝缘层30。覆盖绝缘层30的厚度t 30例如为5μm～50μm，优选为10μm～25μm。

如上述那样，完成FPC基板1。作为基体绝缘层10及覆盖绝缘层30的材料，也可以取代聚酰亚胺而使用环氧材料等其他的绝缘材料。

作为第一导体层20x、第二导体层41及金属薄膜42的材料，可以取代铜而使用金、镍或铝等其他的金属，也可以使用铜合金或铝合金等合金。第二导体层41及金属薄膜42构成接地导体层40。

在本实施方式中，说明了使用三层基材3在基体绝缘层10的上表面形成差动传送路径20且在基体绝缘层10的下表面形成接地导体层40的例子，但差动传送路径20及接地导体层40的形成方法并不限于此。例如，也可以准备单层的基体绝缘层10来作为基材，在其上表面及下表面分别形成导体层，并通过图案形成来形成差动传送路径20及接地导体层40。

如上所述，在本实施方式中，说明了在基体绝缘层10的上表面及下表面通过减去法形成差动传送路径20及接地导体层40的例子。并不限于此，差动传送路径20及接地导体层40也可以使用半添加法或添加法等其他的方法形成。

在图1的FPC基板1中，在第三区域a3设置电子部件2，但也可以取代电子部件2而在第三区域a3设置其他的接地导体层。

（3）各构成要素的尺寸与差动传送路径的传送特性之间的关系

（3-1）第一模拟

在此，关于传送线路20a、20b的间隔S不同的多种FP C基板1，通过第一模拟求出了传送线路20a、20b的宽度W1、W2与差动阻抗Zdiff之间的关系。

具体而言，关于传送线路20a、20b的间隔S为40μm、50μm、75μm及100μm这四种FPC基板1，求出了传送线路20a、20b的宽度W1、W2与差动阻抗Zdiff之间的关系。将传送线路20a、20b的宽度W1、W2设定为从10μm到100μm。接地导体层40的厚度t40恒定为13μm。

在第一模拟中，传送线路20a、20b的宽度W1、W2从一端部到另一端部设定成彼此相等且恒定。而且，一对传送线路20a、20b的间隔S也从一端部到另一端部设定成彼此相等且恒定。而且，隔着基体绝缘层10与传送线路20a、20b相对的接地导体层40的厚度t40设定成恒定。传送线路20a、20b的厚度t20为13μm，基体绝缘层10的厚度t10为25μm。覆盖绝缘层30的厚度t30为28μm。

图5是表示第一模拟的结果的图。在图5中，纵轴表示差动传送路径20的差动阻抗Zdiff，横轴表示传送线路20a、20b的宽度W1、W2。

如图5所示，在传送线路20a、20b的间隔S为40μm时，传送线路20a、20b的宽度W1、W2越小、差动阻抗Zdiff越高，传送线路20a、20b的宽度W1、W2越大、差动阻抗Zdiff越低。

同样地，在传送线路20a、20b的间隔S为50μm、75μm及100μm时，传送线路20a、20b的宽度W1、W2越小、差动阻抗Zdiff也越高，传送线路20a、20b的宽度W1、W2越大、差动阻抗Zdiff也越低。

另一方面，在传送线路20a、20b的宽度W1、W2为恒定时，传送线路20a、20b的间隔S越小、差动阻抗Zdiff越低，传送线路20a、20b的间隔S越大、差动阻抗Zdiff越高。

因此，可知：在传送线路20a、20b的长度方向上，当传送线路20a、20b的宽度W1、W2为恒定且传送线路20a、20b的间隔S局部变小时，差动传送路径20的传送线路20a、20b的间隔S变小的部分的差动阻抗Zdiff低于差动传送路径20的其他的部分的差动阻抗Zdiff。

这种情况下，考虑将传送线路20a、20b的间隔S变小的部分的传送线路20a、20b的宽度W1、W2减小。由此，通过提高传送线路20a、20b的间隔S变小的部分的差动阻抗Zdiff，能够确保传送线路20a、20b的长度方向的差动阻抗Zdiff的连续性。然而，如上所述，传送线路20a的宽度W1及传送线路20b的宽度W2的值存在下限值。因此，在无法减小传送线路20a的宽度W1及传送线路20b的宽度W2时，无法确保差动阻抗Zdiff的连续性。

（3-2）第二模拟

在向差动传送路径20传送的数字信号的频率较高的情况下（例如，100MHz以上），差动传送路径20的差动阻抗Zdiff能够通过下式（1）来近似。

$\mathrm{Zdiff}=\sqrt{(L/C)}---\left(1\right)$

在式（1）中，L表示差动传送路径20的每单位长度的电感，C表示差动传送路径20的每单位长度的电容。

在此，通过第二模拟求出了差动传送路径20的差动阻抗Zdiff与在差动传送路径20中传送的数字信号的频率之间的关系。

具体而言，关于传送线路20a、20b的间隔S为50μm、75μm及100μm、接地导体层40的厚度t40恒定为10μm、且传送线路20a、20b的宽度W1、W2恒定为50μm这三种FPC基板1，求出了差动阻抗Z diff与数字信号的频率之间的关系。同样地，关于传送线路20a、20b的间隔S为50μm、75μm及100μm、接地导体层40的厚度t40恒定为0.1μm、且传送线路20a、20b的宽度W1、W2恒定为50μm这三种FPC基板1，求出了差动阻抗Zdiff与数字信号的频率之间的关系。将数字信号的频率设定在30MHz左右至1GHz的范围。

在第二模拟中，传送线路20a、20b的宽度W1、W2从一端部到另一端部设定成彼此相等且恒定。而且，一对传送线路20a、20b的间隔S也从一端部到另一端部设定成彼此相等且恒定。此外，隔着基体绝缘层10与传送线路20a、20b相对的接地导体层40的厚度t40设定成恒定。传送线路20a、20b的厚度t20为13μm，基体绝缘层10的厚度t10为25μm。覆盖绝缘层30的厚度t30为28μm。

图6是表示第二模拟的结果的图。在图6中，纵轴表示差动传送路径20的电感L，横轴表示在差动传送路径20中传送的数字信号的频率。

如图6所示，可知：在接地导体层40的厚度t40为10μm且数字信号的频率处于从30MHz左右到1GH z的范围内时，传送线路20a、20b的间隔S越大、电感L越高，传送线路20a、20b的间隔S越小、电感L越低。

同样地可知：在接地导体层40的厚度t40为0.1μm且数字信号的频率处于从30MHz左右到1GHz的范围内时，传送线路20a、20b的间隔S越大、电感L越高，传送线路20a、20b的间隔S越小、电感L越低。

此外，在传送线路20a、20b的间隔S为50μm且数字信号的频率处于从30MHz左右到1GH z的范围内的情况下，接地导体层40的厚度t40为0.1μm时的电感L高于接地导体层40的厚度t40为10μm时的电感L。

同样地，在传送线路20a、20b的间隔S为75μm及100μm且数字信号的频率处于从30MHz左右到1GHz的范围内的情况下，接地导体层40的厚度t40为0.1μm时的电感L高于接地导体层40的厚度t40为10μm时的电感L。

根据第二模拟结果可知：在数字信号的频率处于从30MHz左右到1GHz的范围内时，通过变更接地导体层40的厚度t40，能够调整差动传送路径20的电感L。由此，从上式（1）可知：通过变更接地导体层40的厚度t40，能够调整差动传送路径20的差动阻抗Zdiff。

在此，在接地导体层40的厚度t40大于接地导体层40的与在差动传送路径20中传送的数字信号的频率相对应的趋肤深度的情况下，当数字信号在差动传送路径20中传送时，在接地导体层40中容易产生充分的涡电流。因此，在接地导体层40的厚度t40大于接地导体层40的与数字信号的频率相对应的趋肤深度的范围内，差动阻抗Zdiff相对于接地导体层40的厚度t40的变化率减小。

另一方面，接地导体层40的厚度t40比接地导体层40的表皮深度越小，当数字信号在差动传送路径20中传送时，在接地导体层40中产生的涡电流越小。因此，在接地导体层40的厚度t40比接地导体层40的与数字信号的频率相对应的趋肤深度越小时，差动阻抗Zdiff相对于接地导体层40的厚度t40的变化率越大。

如上所述，优选使接地导体层40的厚度t40远小于接地导体层40的与数字信号的频率相对应的趋肤深度。由此，能够增大差动阻抗Zdiff的可调整的范围。其结果，能够容易地确保差动阻抗Zdiff的连续性。

例如，在差动传送路径20为铜且在差动传送路径20中传送的数字信号的频率为1GHz时，接地导体层40的趋肤深度为2.09μm。因此，在将1GHz以下的频率的数字信号向差动传送路径20传送时，图1的第二区域a2中的接地导体层40的厚度t42优选设定在大于0μm且远小于2.09μm的范围内。

（3-3）第三模拟

通过第三模拟求出了差动传送路径20的差动阻抗Zdiff与接地导体层40的厚度t40之间的关系。

具体而言，关于传送线路20a、20b的间隔S为50μm、75μm及100μm、且传送线路20a、20b的宽度W1、W2恒定为50μm这三种FPC基板1，求出了差动阻抗Zdiff与接地导体层40的厚度t40之间的关系。将接地导体层40的厚度t40设定为从0.1μm到10μm。在本例中，在差动传送路径20中传送的数字信号的频率为1GHz。因此，接地导体层40的趋肤深度为2.09μm。

在第三模拟中，传送线路20a、20b的宽度W1、W2从一端部到另一端部设定成彼此相等且恒定。而且，一对传送线路20a、20b的间隔S也从一端部到另一端部设定成彼此相等且恒定。此外，隔着基体绝缘层10与传送线路20a、20b相对的接地导体层40的厚度t40设定成恒定。传送线路20a、20b的厚度t20为13μm，基体绝缘层10的厚度t10为25μm。覆盖绝缘层30的厚度t30为28μm。

图7是表示第三模拟的结果的图。在图7中，纵轴表示差动传送路径20的差动阻抗Zdiff，横轴表示接地导体层40的厚度t40。

如图7所示，在传送线路20a、20b的间隔S为50μm时，差动传送路径20的差动阻抗Zdiff随着接地导体层40的厚度t40从0.1μm接近1μm而变小。在接地导体层40的厚度t40处于从1μm到10μm的范围内时，差动传送路径20的差动阻抗Zdiff的值大致恒定。

同样地，在传送线路20a、20b的间隔S为75μm及100μm时，差动传送路径20的差动阻抗Zdiff随着接地导体层40的厚度t40从0.1μm接近1μm而变小。在接地导体层40的厚度t40处于从1μm到10μm的范围内时，差动传送路径20的差动阻抗Zdiff的值大致恒定。

由此可知：在传送线路20a、20b的间隔S为恒定时，通过在比趋肤深度（2.09μm）小的0.1μm至1μm的范围内调整接地导体层40的厚度t40，能够充分地调整差动传送路径20的差动阻抗Zdiff。

[2]第二实施方式

（1）FPC基板的结构

关于第二实施方式的FPC基板的结构，说明与第一实施方式的FPC基板1不同的点。

图8是表示第二实施方式的FPC基板的结构的剖视图。图8的（a）表示与图1的A-A截面相当的截面，图8的（b）表示与图1的B-B截面相当的截面。

如图8的（a）、（b）所示，在第二实施方式的FPC基板1中，在图1的覆盖绝缘层30的上表面设有屏蔽层，该屏蔽层用于将从差动传送路径20放射的高频噪声隔断。

如图8的（a）、（b）所示，屏蔽层50与差动传送路径20隔着覆盖绝缘层30相对。屏蔽层50包含金属薄膜51及镀层52。金属薄膜51及镀层52由铜构成。金属薄膜51的厚度例如为0.08μm～1μm，优选为0.1μm～0.5μm。镀层52的厚度例如为2μm～25μm，优选为3μm～20μm。

根据后述的第四模拟结果，在传送线路20a的宽度W1、传送线路20b的宽度W2及一对传送线路20a、20b的间隔S为恒定时，差动传送路径20的差动阻抗Zdiff随着屏蔽层50的厚度增大而降低，随着屏蔽层50的厚度减小而升高。

因此，屏蔽层50的与第二区域a2重叠的部分的厚度设定成比屏蔽层50的与第一区域a1、第三区域a3及第四区域a4重叠的部分的厚度小。由此，差动阻抗Zdiff的可调整的范围扩大。

即，在即便调整接地导体层40的厚度t40也无法充分提高第二区域a2中的差动阻抗Zdiff的情况下，使屏蔽层50的与第二区域a2重叠的部分的厚度比其他的部分小。由此，能够进一步提高差动阻抗Zdiff。其结果，能确保差动传送路径20中的差动阻抗Zdiff的连续性。

屏蔽层50的与第二区域a2重叠的部分的厚度优选设定成远小于屏蔽层50的与数字信号的频率相对应的趋肤深度。这种情况下，也能够增大差动阻抗Zdiff的可调整的范围。其结果，能够容易地确保差动阻抗Zdiff的连续性。

本例的FPC基板1如下那样制作。在图4的（c）、（d）的工序之后，通过溅射、蒸镀或非电解镀等一般的方法，在覆盖绝缘层30的上表面形成金属薄膜51。接下来，在除了与第二区域a2重叠的部分的区域，通过电解镀而在金属薄膜51之上形成镀层52。由此，完成图8的FPC基板1。

在本实施方式中，作为金属薄膜51及镀层52的材料，可以取代铜而使用金、镍或铝等的其他的金属，也可以使用铜合金或铝合金等合金。

（2）第四模拟

关于设有屏蔽层50的FPC基板1，通过第四模拟求出了差动传送路径20的差动阻抗Zdiff与屏蔽层50的厚度之间的关系。

具体而言，关于传送线路20a、20b的间隔S为50μm、75μm及100μm且传送线路20a、20b的宽度W1、W2恒定为40μm这三种FPC基板1，求出了差动阻抗Zdiff与接地导体层40的厚度t40之间的关系。将屏蔽层50的厚度设定为从0.07μm左右到10μm。在本例中，在差动传送路径20中传送的数字信号的频率为1GH z。因此，屏蔽层50的趋肤深度为2.09μm。

在第四模拟中，传送线路20a、20b的宽度W1、W2从一端部到另一端部设定成彼此相等且恒定。而且，一对传送线路20a、20b的间隔S也从一端部到另一端部设定成彼此相等且恒定。此外，隔着基体绝缘层10与传送线路20a、20b相对的接地导体层40的厚度t40设定成恒定。而且，隔着覆盖绝缘层30与传送线路20a、20b相对的屏蔽层50的厚度设定成恒定。传送线路20a、20b的厚度t20为13μm，基体绝缘层10的厚度t10为25μm。覆盖绝缘层30的厚度t30为38μm。

图9是表示第四模拟的结果的图。在图9中，纵轴表示差动传送路径20的差动阻抗Zdiff，横轴表示屏蔽层50的厚度。

如图9所示，在传送线路20a、20b的间隔S为50μm时，差动传送路径20的差动阻抗Zdiff随着屏蔽层50的厚度从0.07μm左右接近1μm而变小。在屏蔽层50的厚度从1μm到10μm的范围内，差动传送路径20的差动阻抗Zdiff的值为大致恒定。

同样地，在传送线路20a、20b的间隔S为75μm及100μm的情况下，随着屏蔽层50的厚度从0.07μm左右接近1μm而差动传送路径20的差动阻抗Zdiff变小。在屏蔽层50的厚度处于从1μm到10μm的范围内时，差动传送路径20的差动阻抗Zdiff的值为大致恒定。

由此可知：在传送线路20a、20b的间隔S为恒定的情况下，通过在比趋肤深度（2.09μm）小的0.07μm左右至1μm的范围内调整屏蔽层50的厚度，能够调整差动传送路径20的差动阻抗Zdiff。

[3]第三实施方式

关于第三实施方式的FPC基板的结构，说明与第二实施方式的FPC基板1不同的点。

图10是表示第三实施方式的FPC基板的结构的剖视图。图10的（a）表示与图1的A-A截面相当的截面，图10的（b）表示与图1的B-B截面相当的截面。

如图10的（a）、（b）所示，在第三实施方式的FPC基板1中，在图8的基体绝缘层10的下表面形成了具有恒定的厚度t40的第二导体层41。而且，在第二导体层41的下表面未形成图8的金属薄膜42。

如图10所示，在本实施方式的FPC基板1中，在屏蔽层50的与第二区域a2重叠的部分的厚度设定成小于屏蔽层50的与第一区域a1、第三区域a3及第四区域a4重叠的部分的厚度时，第一区域a1至第四区域a4中的接地导体层40的厚度t40也可以设定成恒定。这种情况下，也能够调整差动传送路径20的差动阻抗Zdiff。因此，能够确保差动阻抗Zdiff的连续性。

[4]第四实施方式

关于第四实施方式的FPC基板，说明与第一实施方式的FPC基板1不同的点及制造方法。

图11及图12是表示第四实施方式的FPC基板的制造方法的示意性工序剖视图。图11的（a）、（c）及图12的（a）、（c）表示与图1的A-A截面相当的截面，图11的（b）、（d）及图12的（b）、（d）表示与图1的B-B截面相当的截面。

首先，如图11的（a）、（b）所示，准备双层基材3B。在双层基材3B中，在基体绝缘层10的上表面设有第一导体层20x。接下来，如图11的（c）、（d）所示，通过对第一导体层20x进行图案形成，而在基体绝缘层10的上表面形成两个差动传送路径20。

接下来，如图12的（a）、（b）所示，通过溅射、蒸镀或非电解镀等一般的方法，以覆盖基体绝缘层10的下表面的方式形成金属薄膜42。金属薄膜42为铜薄膜。金属薄膜42的厚度t42例如为0.08μm～1μm，优选为0.1μm～0.5μm。

然后，如图12的（c）、（d）所示，除了金属薄膜42的与第二区域a2重叠的部分之外，在金属薄膜42的下表面形成镀层43。镀层43由铜构成。镀层43的厚度例如为2μm～25μm，优选为3μm～20μm。

最后，与图4的（c）、（d）的工序同样地在基体绝缘层10的上表面之上形成由聚酰亚胺构成的覆盖绝缘层30。由此，完成FP C基板1。

作为金属薄膜42及镀层43的材料，可以取代铜而使用金、镍或铝等其他的金属，也可以使用铜合金或铝合金等合金。

[5]第五实施方式

关于第五实施方式的FPC基板，说明与第四实施方式的FPC基板1不同的点及制造方法。

图13是表示第五实施方式的FPC基板的制造方法的示意性工序剖视图。图13的（a）、（c）表示与图1的A-A截面相当的截面，图13的（b）、（d）表示与图1的B-B截面相当的截面。

在图11的（a）、（b）的工序之后，如图13的（a）、（b）所示，在基体绝缘层10的上表面形成两个差动传送路径20，以覆盖基体绝缘层10的下表面的方式形成金属薄膜42。金属薄膜42是铜薄膜。金属薄膜42的厚度t42例如为0.08μm～1μm，优选为0.1μm～0.5μm。

接下来，如图13的（c）、（d）所示，除了金属薄膜42的与第二区域a2重叠的部分之外，在金属薄膜42的下表面形成导电性的粘接剂层49，在粘接剂层49的下表面粘贴金属膜44。作为导电性的粘接剂层49，可以使用分散有金属等导电性材料的微粒子的环氧系树脂。粘接剂层49的厚度t49例如为5μm～25μm，优选为5μm～15μm。

金属膜44为铜膜。金属膜44的厚度t44例如为2μm～25μm，优选为3μm～20μm。

最后，与图4的（c）、（d）的工序同样地在基体绝缘层10的上表面上形成由聚酰亚胺构成的覆盖绝缘层30。由此，完成FPC基板1。

作为金属薄膜42及金属膜44的材料，可以取代铜而使用金、镍或铝等其他的金属，也可以使用铜合金或铝合金等合金。

[6]第六实施方式

图14是表示第六实施方式的FPC基板的示意性俯视图。如图14所示，在本实施方式的FPC基板1中，基体绝缘层10的与图1的第三区域a 3及第四区域a4相当的部分不存在。因此，在两个差动传送路径20的长度方向上，FPC基板1的宽度逐级变化。这种情况下，通过对以与第一区域a1及第二区域a2重叠的方式设置的接地导体层40的厚度t40进行局部调整，能够确保被形成在基体绝缘层10之上的差动传送路径20的差动阻抗Zdiff的连续性。

[7]第七实施方式

图15是表示第七实施方式的FPC基板的示意性剖视图。图15的（a）表示传送线路20a、20b的间隔S较小的区域中的FPC基板1的截面，图15的（b）表示传送线路20a、20b的间隔S较大的区域中的FPC基板1的截面。

如图15的（a）、（b）所示，在本实施方式的FPC基板1中，在基体绝缘层10的上表面及下表面分别形成差动传送路径20。在基体绝缘层10的上表面及下表面分别形成差动传送路径20时，以隔着基体绝缘层10相对的方式配置差动传送路径20及接地导体层40。由此，差动传送路径20的布局的自由度进一步提高。

[8]权利要求的各构成要素与实施方式的各要素的对应

以下，说明权利要求的各构成要素与实施方式的各要素的对应的例子，但本发明并未限定为下述的例子。

在上述实施方式中，基体绝缘层10或覆盖绝缘层30是第一绝缘层的例子，传送线路20a、20b分别是第一传送线路及第二传送线路的例子，差动传送路径20是差动传送路径的例子，接地导体层40或屏蔽层50是第一导体层的例子。

另外，差动传送路径20的形成在第二区域a2之上的部分是差动传送路径的一部分的例子，差动传送路径20的形成在第一区域a 1之上的部分是差动传送路径的其他的部分的例子，接地导体层40的与第二区域a2重叠的部分的厚度t42及金属薄膜51的与第二区域a2重叠的部分的厚度是第一导体层的与差动传送路径的一部分重叠的部分的厚度的例子。

此外，接地导体层40的与第一区域a1重叠的部分的厚度t40及屏蔽层50的与第一区域a1重叠的部分的厚度是第一导体层的与差动传送路径的其他的部分重叠的部分的厚度的例子，覆盖绝缘层30或基体绝缘层10是第二绝缘层的例子，屏蔽层50是第二导体层的例子。

作为权利要求的各构成要素，也可以使用具有权利要求所记载的结构或功能的其他的各种要素。

Claims (10)

1.一种布线电路基板，其中，

该布线电路基板包括：

第一绝缘层；

由第一传送线路及第二传送线路构成的差动传送路径；

第一导体层，

以上述第一导体层隔着上述第一绝缘层而与上述差动传送路径相对的方式层叠上述第一导体层、上述第一绝缘层及上述差动传送路径，

上述差动传送路径的一部分中的上述第一传送线路与上述第二传送线路的间隔小于上述差动传送路径的其他的部分中的上述第一传送线路与上述第二传送线路的间隔，

上述第一导体层的与上述差动传送路径的上述一部分重叠的部分的厚度小于上述第一导体层的与上述差动传送路径的上述其他的部分重叠的部分的厚度。

2.根据权利要求1所述的布线电路基板，其中，

上述第一绝缘层具有一面及另一面，

上述差动传送路径形成在上述第一绝缘层的上述一面之上，

上述第一导体层形成在上述第一绝缘层的上述另一面之上。

3.根据权利要求2所述的布线电路基板，其中，

该布线电路基板还包括：

以覆盖上述差动传送路径的方式形成在上述第一绝缘层的上述一面之上的第二绝缘层；

以隔着上述第二绝缘层与上述差动传送路径相对的方式形成在上述第二绝缘层之上的第二导体层，

上述第二导体层的与上述差动传送路径的上述一部分重叠的部分的厚度小于上述第二导体层的与上述差动传送路径的上述其他的部分重叠的部分的厚度。

4.根据权利要求1所述的布线电路基板，其中，

该布线电路基板还包括第二绝缘层，该第二绝缘层具有一面，

上述差动传送路径形成在上述第二绝缘层的上述一面之上，

上述第一绝缘层以覆盖上述差动传送路径的方式形成在上述第二绝缘层的上述一面之上，

上述第一导体层以隔着上述第一绝缘层与上述差动传送路径相对的方式形成在上述第一绝缘层之上。

5.根据权利要求1所述的布线电路基板，其中，

上述第一导体层的与上述差动传送路径的上述一部分重叠的部分的厚度小于上述第一导体层的与在上述差动传送路径中传送的信号的频率相对应的趋肤深度。

6.一种布线电路基板的制造方法，其中，

布线电路基板的制造方法包括制作层叠体的工序，该制作层叠体的工序以第一导体层隔着第一绝缘层与由第一传送线路及第二传送线路构成的差动传送路径相对的方式，层叠上述第一导体层、上述第一绝缘层及上述差动传送路径，

制作上述层叠体的工序包括：

以上述差动传送路径的一部分中的上述第一传送线路与上述第二传送线路的间隔小于上述差动传送路径的其他的部分中的上述第一传送线路与上述第二传送线路的间隔的方式形成上述差动传送路径的工序；

以上述第一导体层的与上述差动传送路径的上述一部分重叠的部分的厚度小于上述第一导体层的与上述差动传送路径的上述其他的部分重叠的部分的厚度的方式形成上述第一导体层的工序。

7.根据权利要求6所述的布线电路基板的制造方法，其中，

上述第一绝缘层具有一面及另一面，

形成上述差动传送路径的工序包括将上述差动传送路径形成在上述第一绝缘层的上述一面之上的工序，

形成上述第一导体层的工序包括将上述第一导体层形成在上述第一绝缘层的上述另一面之上的工序。

8.根据权利要求7所述的布线电路基板的制造方法，其中，

布线电路基板的制造方法还包括：

以覆盖上述差动传送路径的方式在上述第一绝缘层的上述一面之上形成第二绝缘层的工序；

以第二导体层隔着上述第二绝缘层与上述差动传送路径相对的方式在上述第二绝缘层之上形成上述第二导体层的工序，

形成上述第二导体层的工序包括以上述第二导体层的与上述差动传送路径的上述一部分重叠的部分的厚度小于上述第二导体层的与上述差动传送路径的上述其他的部分重叠的部分的厚度的方式形成上述第二导体层的工序。

9.根据权利要求6所述的布线电路基板的制造方法，其中，

制作上述层叠体的工序还包括形成上述第一绝缘层的工序，

形成上述差动传送路径的工序包括在包括一面的第二绝缘层的上述一面之上形成上述差动传送路径的工序，

形成上述第一绝缘层的工序包括以覆盖上述差动传送路径的方式在上述第二绝缘层的上述一面之上形成上述第一绝缘层的工序，

形成上述第一导体层的工序包括以隔着上述第一绝缘层与上述差动传送路径相对的方式在上述第一绝缘层之上形成上述第一导体层的工序。

10.根据权利要求6所述的布线电路基板的制造方法，其中，

形成上述第一导体层的工序包括使上述第一导体层的与上述差动传送路径的上述一部分重叠的部分的厚度小于上述第一导体层的与在上述差动传送路径中传送的信号的频率相对应的趋肤深度的工序。

Images