TWI593323B - 電路佈局方法以及兩層式印刷電路板 - Google Patents

電路佈局方法以及兩層式印刷電路板 Download PDF

Info

Publication number
TWI593323B
TWI593323B TW102119637A TW102119637A TWI593323B TW I593323 B TWI593323 B TW I593323B TW 102119637 A TW102119637 A TW 102119637A TW 102119637 A TW102119637 A TW 102119637A TW I593323 B TWI593323 B TW I593323B
Authority
TW
Taiwan
Prior art keywords
pair
transmission lines
printed circuit
circuit board
mils
Prior art date
Application number
TW102119637A
Other languages
English (en)
Other versions
TW201410084A (zh
Inventor
余天華
林士偉
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Publication of TW201410084A publication Critical patent/TW201410084A/zh
Application granted granted Critical
Publication of TWI593323B publication Critical patent/TWI593323B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Structure Of Printed Boards (AREA)

Description

電路佈局方法以及兩層式印刷電路板
本發明係關於在經濟成本下之訊號品質控制，尤指一種電路佈局方法以及相關之印刷電路板。
電子電路的技術已相當成熟，並且有許多文獻提供了各種用以提昇訊號品質之訊號處理方法可供參考；然而，在實作上，在欲對材料成本嚴加控制的狀況下，傳統的電子電路對於訊號品質控制仍有不足之處。
依據相關技術，在一電子裝置之設計階段中一旦對其主要電路架構的材料成本嚴加控制，通常會出現某些問題。例如：可用來提昇訊號品質之訊號處理元件不足，而導致訊號品質不佳。又例如：該電子裝置之訊號傳輸速度相當受限。又例如：於傳統的印刷電路板當中選用最低成本者諸如兩層式印刷電路板作為實施一電子裝置之主要電路架構的狀況下，該電子裝置之訊號傳輸品質不佳或不穩定。因此，需要一種新穎的方法來提昇在經濟成本下之訊號品質控制。
本發明之一目的在於提供一種電路佈局方法以及相關之印刷電路板，以解決上述問題。
本發明之另一目的在於提供一種電路佈局方法以及相關之印刷電路板，以於低成本狀況下達到高訊號品質。
本發明之較佳實施例中提供一種電路佈局方法，其中該電路佈局方法係應用於一印刷電路板。該電路佈局方法包含：於該印刷電路板上形成 一對傳輸線；以及於該對傳輸線之間設置一接地線，其中該對傳輸線與該接地線係位於該印刷電路板之同一層，且該接地線係使該對傳輸線具有一特定阻抗。
本發明於提供上述電路佈局方法之同時，亦對應地提供一種印刷電路板。該印刷電路板包含一電路層，其中該電路層包含：一對傳輸線；以及一接地線，設置於該對傳輸線之間。另外，該印刷電路板更包含：一接地層，用來提供接地，其中該電路層係異於該接地層。尤其是，該接地線係使該對傳輸線具有一特定阻抗。
本發明的好處之一是，本發明之電路佈局方法與相關之印刷電路板可在不犧牲訊號品質的狀況下有效地降低電子裝置之材料成本。另外，本發明之電路佈局方法與相關之印刷電路板可提昇在經濟成本下之訊號品質控制。
4‧‧‧印刷電路板上之間隙
5‧‧‧印刷電路板上之接地線
12‧‧‧印刷電路板上之傳輸線
100‧‧‧電子裝置
100B,300,400,500B‧‧‧印刷電路板
110,150‧‧‧積體電路
120,140‧‧‧傳輸線
130‧‧‧連接器
200‧‧‧電路佈局方法
210,220‧‧‧步驟
310,330,410,430,450,470‧‧‧印刷電路板之導電層
320,420,440,460‧‧‧介電層
530‧‧‧印刷電路板上對應於連接器之區域
G‧‧‧印刷電路板上之接地區
T‧‧‧時間
VZCM‧‧‧共模阻抗所對應之電壓
Zdif‧‧‧差動阻抗
Zicm‧‧‧共模阻抗
第1圖為依據本發明一實施例之一種電子裝置的示意圖。
第2圖為依據本發明一實施例之一種電路佈局方法的流程圖。
第3圖繪示第2圖所示電路佈局方法於一實施例中所涉及之印刷電路板。
第4圖繪示第2圖所示電路佈局方法於另一實施例中所涉及之印刷電路板。
第5圖繪示第2圖所示電路佈局方法於一實施例中所涉及之佈局控制方案。
第6圖繪示第2圖所示電路佈局方法於一實施例中所涉及之差動阻抗(Differential Impedance)的量測結果。
第7圖繪示第2圖所示電路佈局方法於另一實施例中所涉及之共模阻抗(Common Mode Impedance)的量測結果。
第8圖繪示第2圖所示電路佈局方法於一實施例中所涉及之模擬結果。
第1圖為依據本發明一實施例之一種電子裝置100的示意圖。電 子裝置100可包含印刷電路板100B以及設置於印刷電路板100B上之各種元件諸如積體電路(Integrated Circuit,IC)110與150以及連接器130，其中印刷電路板100B可包含至少一組傳輸線諸如一第一組傳輸線120以及一第二組傳輸線140，而第一組傳輸線120係設置於積體電路110與連接器130之間，且第二組傳輸線140係設置於積體電路110與150之間。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之一變化例，上述之至少一組傳輸線可包含另一組傳輸線，其中該另一組傳輸線係設置於兩個連接器之間。依據本實施例之其它變化例，印刷電路板100B上之積體電路的數量不限於兩個。例如：印刷電路板100B上可以僅設置有一個積體電路諸如積體電路110，其中印刷電路板100B上不必設置第二組傳輸線140。又例如：印刷電路板100B上可以設置有三個以上之積體電路。
另外，為了簡明起見，電子裝置100的其它部分諸如機殼並未繪示於第1圖當中。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之某些變化例，電子裝置100可包含上述之機殼(未顯示)，且可另包含其它模組諸如相機模組、顯示模組(例如：液晶顯示器及/或觸控螢幕)、使用者輸入模組(例如：按鈕、觸控面板、及/或觸控螢幕)以及聲音輸出模組(例如：揚聲器、及/或耳機插孔)。
實作上，上述之積體電路諸如積體電路110與150的例子可包含(但不限於)：各種處理器，諸如微處理器；以及各種控制器，諸如顯示控制器、監視控制器。
第2圖為依據本發明一實施例之一種電路佈局方法200的流程圖。該方法可應用於第1圖所示之電子裝置100，尤其是第1圖所示之印刷電路板100B。該方法說明如下：於步驟210中，於印刷電路板100B上形成一對傳輸線。尤其是，印刷電路板100B包含一電路層，其中該電路層包含該對傳輸線。例如：該對傳輸線可代表上述之第一組傳輸線120中之一對傳輸線。又例如：該對傳輸 線可代表上述之第二組傳輸線140中之一對傳輸線。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之某些變化例，該對傳輸線可代表設置於上述之兩個連接器之間的該另一組傳輸線中之一對傳輸線。
於步驟220中，於該對傳輸線之間設置一接地線，其中該接地線係使該對傳輸線具有一特定阻抗。例如：該特定阻抗可為該對傳輸線之差動阻抗(Differential Impedance)。又例如：該特定阻抗可為該對傳輸線之共模阻抗(Common Mode Impedance)。於本實施例中，印刷電路板100B另包含一接地層，而接地層係用來提供接地，其中該電路層係異於該接地層。請注意，由於該接地線係設置於該對傳輸線之間，而該對傳輸線係設置於該電路層，故該接地線係設置於該電路層。
實作上，該接地線係電氣連接至該接地層。例如：印刷電路板100B可另包含至少一金屬製的通孔(Via)，以供將該接地線電氣連接至該接地層。又例如：該接地線連接至一積體電路的一接腳，且該接腳係提供接地訊號。請注意，該對傳輸線與該接地線係位於印刷電路板100B之同一層(於本實施例中係為該電路層)，其中用來設置該對傳輸線與該接地線之該層係異於該接地層。
依據本實施例，該對傳輸線可為一組差動訊號線，且可用來傳輸一組差動訊號。尤其是，該對傳輸線係用來傳輸一組行動高畫質連結(Mobile High-Definition Link,MHL)訊號。另外，步驟220所述之該特定阻抗(例如：該對傳輸線之差動阻抗；又例如：該對傳輸線之共模阻抗)符合行動高畫質連結規範。例如：在步驟220所述之該特定阻抗可為該對傳輸線之該差動阻抗與該共模阻抗之任一者的狀況下，該對傳輸線之該差動阻抗與該共模阻抗均符合行動高畫質連結規範。此外，電路佈局方法200可另針對該接地線的寬度、該對傳輸線中之任一傳輸線與該接地線之間的間隙的寬度、及/或該對傳輸線中之任一傳輸線的寬度予以限制，以達到最佳的訊號品質控制效果。例如：依據一第一限制條件，該接地線的寬度落入3密耳(Mil；即千分 之一英吋)至7密耳的範圍。又例如：依據一第二限制條件，該對傳輸線中之任一傳輸線與該接地線之間的間隙的寬度落入2密耳至6密耳的範圍。又例如：依據一第三限制條件，該對傳輸線中之任一傳輸線的寬度落入10密耳至14密耳的範圍。又例如：依據該第一限制條件、該第二限制條件、以及該第三限制條件之至少一部分(例如一部分或全部)，將上列條件中對應之寬度予以限制。
依據本實施例，步驟210中提到於印刷電路板100B上形成該對傳輸線。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之某些變化例，電路佈局方法200可另包含：於印刷電路板100B上形成另一傳輸線；以及於該對傳輸線與該另一傳輸線之間設置另一接地線，其中該另一接地線係使該對傳輸線與該另一傳輸線之間具有該特定阻抗。
第3圖繪示第2圖所示電路佈局方法200於一實施例中所涉及之印刷電路板300，其中印刷電路板300可作為第1圖所示之印刷電路板100B之一例。為了簡明起見，印刷電路板300之某些部分並未繪示於第3圖中。
如第3圖所示，印刷電路板300包含複數層諸如各個導電層310與330。例如：步驟210所述之該對傳輸線所在之該電路層可為導電層310，而上述之該接地層可為另一導電層330。又例如：步驟210所述之該對傳輸線所在之該電路層可為導電層330，而上述之該接地層可為另一導電層310。另外，導電層310與330之間設置有介電層(Dielectric Layer)320。由於印刷電路板300中之導電層有兩層，故印刷電路板300可視為兩層式印刷電路板。
第4圖繪示第2圖所示電路佈局方法200於另一實施例中所涉及之印刷電路板400，其中印刷電路板400可作為第1圖所示之印刷電路板100B之一例。為了簡明起見，印刷電路板400之某些部分並未繪示於第4圖中。
如第4圖所示，印刷電路板400包含複數層諸如各個導電層410、430、450與470。例如：步驟210所述之該對傳輸線所在之該電路層可為導 電層410，而上述之該接地層可為其它導電層430、450與470中之某一導電層。又例如：步驟210所述之該對傳輸線所在之該電路層可為導電層470，而上述之該接地層可為其它導電層410、430與450中之某一導電層。另外，導電層410、430、450與470之間分別設置有介電層420、440與460；亦即，導電層410、430、450與470中之任兩個鄰近之導電層(例如：兩導電層410與430；又例如：兩導電層430與450；又例如：兩導電層450與470)之間設置有對應的介電層。由於印刷電路板400中之導電層有四層，故印刷電路板400可視為四層式印刷電路板。
請注意，第3圖及第4圖分別以兩層式印刷電路板與四層式印刷電路板作為第1圖所示之印刷電路板100B的例子。這只是為了說明的目的而已，並非對本發明之限制。依據本發明之某些實施例，諸如之第3圖及第4圖所示實施例之某些變化例，其它導電層數之印刷電路板亦可作為第1圖所示之印刷電路板100B的例子。
第5圖繪示第2圖所示電路佈局方法200於一實施例中所涉及之佈局控制方案，其中印刷電路板500B可作為第1圖所示之印刷電路板100B之一例，而印刷電路板500B上對應於連接器130之區域530包含複數個端子，其中該複數個端子可以實施成為習知技術中常見的金手指的樣式。為了簡明起見，印刷電路板500B之某些部分並未繪示於第5圖中。
如第5圖所示，印刷電路板400包含複數個傳輸線12以及複數個接地線5，且另包含複數個接地區G，而該複數個傳輸線12、該複數個接地線5、以及該複數個接地區G中之任兩鄰近者(例如：鄰近之一接地區G與一傳輸線12；又例如：鄰近之一傳輸線12與一接地線5；又例如：鄰近之一接地線5與一傳輸線12；又例如：鄰近之一傳輸線12與一接地區G)之間設置有間隙4。依據本實施例，該複數個傳輸線12中之每一者的寬度可為12密耳(Mil)，而該複數個接地線5中之每一者的寬度可為5密耳，且該些間隙4中之每一者的寬度可為4密耳。這只是為了說明的目的而已，並非對本 發明之限制。依據本實施例之某些變化例，該些寬度可以予以變化。例如：該複數個傳輸線12中之每一者的寬度可落入10密耳至14密耳的範圍(即區間[(12-2),(12+2)]的範圍；單位為密耳)。又例如：該複數個接地線5中之每一者的寬度可落入3密耳至7密耳的範圍(即區間[(5-2),(5+2)]的範圍；單位為密耳)。又例如：該些間隙4中之每一者的寬度可落入2密耳至6密耳的範圍(即區間[(4-2),(4+2)]的範圍；單位為密耳)。
實作上，第5圖中之黑色區域可代表該電路層當中被蝕刻的部分，亦即導電層當中導電材料被移除的部分。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之某些變化例，第5圖中之黑色區域可代表該電路層當中不具有導電材料的部分，亦即導電層當中未予成形的部分。
請注意，本實施例中之印刷電路板500B之區域530對應於第1圖所示之連接器130，這表示第5圖所示之這一組傳輸線12可作為上述之第一組傳輸線120之一例。這只是為了說明的目的而已，並非對本發明之限制。依據本實施例之某些變化例，第5圖所示之佈局控制方案並不限於針對積體電路110與連接器130之間的傳輸線之電路佈局。例如：第5圖中之下半部可代換為一組接腳焊接點，諸如積體電路110與150中之任一者的某些接腳之焊接點，而第5圖所示之這一組傳輸線12可作為上述之第二組傳輸線120之一例。又例如：第5圖中之區域530可以視為對應於另一連接器(諸如上述之兩個連接器中之任一者)之區域，而第5圖所示之這一組傳輸線12可作為上述之該另一組傳輸線之一例。
第6圖繪示第2圖所示電路佈局方法200於一實施例中所涉及之差動阻抗的量測結果。如第6圖所示，橫軸T代表時間，其單位為奈秒(Nanosecond,ns)，而縱軸Zdif代表該對傳輸線之該差動阻抗，其單位為歐姆(Ohm，亦可記為「Ω」)。
如前面所述，該接地線係使該對傳輸線具有該特定阻抗。於本實施例中，該特定阻抗可為該差動阻抗，其數值落入[(100-15),(100+15)]的 範圍，即[85,115]的範圍，其中上列範圍之單位為歐姆。依據本實施例，基於第2圖所示電路佈局方法200，電子裝置100能符合行動高畫質連結(MHL)規範。尤其是，步驟210所述之該對傳輸線的差動阻抗符合行動高畫質連結規範。
第7圖繪示第2圖所示電路佈局方法200於另一實施例中所涉及之共模阻抗的量測結果。如第7圖所示，橫軸T代表時間，其單位為奈秒(ns)，而縱軸Zicm代表該對傳輸線之該共模阻抗，其單位為歐姆(Ohm，亦可記為「Ω」)。
如前面所述，該接地線係使該對傳輸線具有該特定阻抗。於本實施例中，該特定阻抗可為該共模阻抗，其數值落入[(30-6),(30+6)]的範圍，即[24,36]的範圍，其中上列範圍之單位為歐姆。依據本實施例，基於第2圖所示電路佈局方法200，電子裝置100能符合行動高畫質連結規範。尤其是，步驟210所述之該對傳輸線的共模阻抗符合行動高畫質連結規範。
第8圖繪示第2圖所示電路佈局方法200於一實施例中所涉及之模擬結果。如第8圖所示，橫軸T代表時間，其單位為奈秒(ns)，而縱軸VZCM代表共模阻抗所對應之電壓，其單位為伏特(Volt，亦可記為「V」)。
請注意，由第6圖、第7圖、與第8圖所示實施例中之至少一部分實施例可知，基於第2圖所示電路佈局方法200，電子裝置100能符合行動高畫質連結規範。
本發明的好處之一是，本發明之電路佈局方法與相關之印刷電路板可在不犧牲訊號品質的狀況下有效地降低電子裝置之材料成本。另外，本發明之電路佈局方法與相關之印刷電路板可提昇在經濟成本下之訊號品質控制。
200‧‧‧電路佈局方法
210,220‧‧‧步驟

Claims (5)

  1. 一種電路佈局方法，應用於一兩層式印刷電路板，該電路佈局方法包含：於該兩層式印刷電路板上形成一對傳輸線，其中該對傳輸線係為一組差動訊號線，且用來傳輸一組差動訊號，以及該組差動訊號係為一組行動高畫質連結(Mobile High-Definition Link,MHL)訊號；以及於該對傳輸線之間設置一接地線，其中該對傳輸線與該接地線係位於該兩層式印刷電路板之同一層，且該接地線係使該對傳輸線具有符合行動高畫質連結規範之一特定差動阻抗與一特定共模阻抗；其中：該接地線的寬度介於3密耳(Mil)至7密耳的範圍；該對傳輸線中之任一傳輸線與該接地線之間的間隙的寬度介於2密耳至6密耳的範圍；以及該對傳輸線中之任一傳輸線的寬度介於10密耳至14密耳的範圍。
  2. 如申請專利範圍第1項所述之電路佈局方法，其中該兩層式印刷電路板包含一接地層，而用來設置該對傳輸線與該接地線之該層係異於該接地層。
  3. 如申請專利範圍第1項所述之電路佈局方法，另包含：於該兩層式印刷電路板上形成另一傳輸線；以及於該對傳輸線與該另一傳輸線之間設置另一接地線，其中該另一接地線係使該對傳輸線與該另一傳輸線之間具有一特定阻抗。
  4. 一種兩層式印刷電路板，其包含： 一電路層，其包含：一對傳輸線，其中該對傳輸線係為一組差動訊號線，且用來傳輸一組差動訊號，以及該組差動訊號係為一組行動高畫質連結(Mobile High-Definition Link,MHL)訊號；以及一接地線，設置於該對傳輸線之間，其中該接地線係使該對傳輸線具有符合行動高畫質連結規範之一特定差動阻抗與一特定共模阻抗；其中：該接地線的寬度介於3密耳(Mil)至7密耳的範圍；該對傳輸線中之任一傳輸線與該接地線之間的間隙的寬度介於2密耳至6密耳的範圍；以及該對傳輸線中之任一傳輸線的寬度介於10密耳至14密耳的範圍；以及一接地層，用來提供接地，其中該接地層係異於該電路層。
  5. 如申請專利範圍第4項所述之印刷電路板，其中該電路層另包含：另一傳輸線；以及另一接地線，設置於該對傳輸線與該另一傳輸線之間，其中該另一接地線係使該對傳輸線與該另一傳輸線之間具有一特定阻抗。
TW102119637A 2012-08-21 2013-06-03 電路佈局方法以及兩層式印刷電路板 TWI593323B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261691276P 2012-08-21 2012-08-21

Publications (2)

Publication Number Publication Date
TW201410084A TW201410084A (zh) 2014-03-01
TWI593323B true TWI593323B (zh) 2017-07-21

Family

ID=50147002

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102119637A TWI593323B (zh) 2012-08-21 2013-06-03 電路佈局方法以及兩層式印刷電路板

Country Status (3)

Country Link
US (1) US20140054066A1 (zh)
CN (1) CN103635016A (zh)
TW (1) TWI593323B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838896A (zh) * 2021-03-02 2021-05-25 青岛海信宽带多媒体技术有限公司 一种光模块

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720501B1 (en) * 1998-04-14 2004-04-13 Formfactor, Inc. PC board having clustered blind vias
JP3920237B2 (ja) * 2002-04-04 2007-05-30 セイコーエプソン株式会社 プリント配線基板
TWI254600B (en) * 2003-05-19 2006-05-01 Advanced Semiconductor Eng Substrate with signal trace having shielding function and method for forming the same
US7061094B2 (en) * 2004-01-19 2006-06-13 Matsushita Electric Industrial Co., Ltd. Multilayer printed circuit board including first and second signal traces and a first ground trace
CN100438727C (zh) * 2005-06-17 2008-11-26 鸿富锦精密工业（深圳）有限公司 印刷电路板传输线的布线结构
TWI329478B (en) * 2006-03-24 2010-08-21 Hon Hai Prec Ind Co Ltd Printed cirucuit board
TWI329938B (en) * 2006-04-26 2010-09-01 Asustek Comp Inc Differential layout
CN101384129B (zh) * 2007-09-06 2010-06-09 鸿富锦精密工业（深圳）有限公司 印刷电路板
JP4468464B2 (ja) * 2008-03-28 2010-05-26 株式会社東芝 フレキシブルプリント配線板および電子機器
TWI388251B (zh) * 2008-05-02 2013-03-01 Hon Hai Prec Ind Co Ltd 軟性電路板
CN101983003B (zh) * 2010-08-31 2014-04-02 华为终端有限公司 电路板
US9269653B2 (en) * 2012-06-27 2016-02-23 Mediatek Inc. SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern

Also Published As

Publication number Publication date
US20140054066A1 (en) 2014-02-27
CN103635016A (zh) 2014-03-12
TW201410084A (zh) 2014-03-01

Similar Documents

Publication Publication Date Title
US10983618B2 (en) Display substrate and display device
CN113963622A (zh) 一种显示面板和显示装置
CN106597713B (zh) 一种阵列基板和显示面板
TWI408584B (zh) 觸控顯示面板及其製造方法
TWI593329B (zh) 配線方法、電子裝置與連接器
JP2016006874A (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
JPH10190204A (ja) トランジスタ／抵抗器用のプリント回路板
US9069910B2 (en) Mechanism for facilitating dynamic cancellation of signal crosstalk in differential input/output channels
JP2007019185A (ja) インターフェース回路を内蔵した集積回路装置及び電子機器
WO2020020347A1 (zh) 功能面板及其制造方法、终端
TWI593323B (zh) 電路佈局方法以及兩層式印刷電路板
TW201841144A (zh) 一種積體電路、手機和顯示器
TWM548877U (zh) 閘極驅動電路陣列基板
CN103500744B (zh) 一种阵列基板、其制备方法及显示装置
TWI653918B (zh) 訊號傳輸裝置及包含其之顯示裝置
JP4561504B2 (ja) 終端抵抗を備えたインターフェース回路並びにそれを内蔵した集積回路装置及び電子機器
WO2023019824A1 (zh) 一种基板及其封装结构
TW201611675A (zh) 電路板結構之改良方法
CN104185362A (zh) 一种软板走线阻抗和延时控制方法
TWI596992B (zh) 靜電放電保護裝置及靜電放電的保護方法
KR102295106B1 (ko) 인쇄회로기판
WO2023000400A1 (zh) 显示面板及显示装置
US9245828B2 (en) High speed signal conditioning package
CN115413107A (zh) 电路板以及电子设备
TWI766612B (zh) 顯示面板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees
MM4A Annulment or lapse of patent due to non-payment of fees