JPH10190204A - トランジスタ／抵抗器用のプリント回路板 - Google Patents
トランジスタ／抵抗器用のプリント回路板Info
- Publication number
- JPH10190204A JPH10190204A JP9353253A JP35325397A JPH10190204A JP H10190204 A JPH10190204 A JP H10190204A JP 9353253 A JP9353253 A JP 9353253A JP 35325397 A JP35325397 A JP 35325397A JP H10190204 A JPH10190204 A JP H10190204A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- pad
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10166—Transistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 トランジスタと抵抗器のどちらも搭載可能な
プリント回路板において、導体レイアウトに従来必要と
されていたトレース及びスタッブを不要にする。 【解決手段】 トランジスタと抵抗器（好適例ではゼロ
オーム抵抗器）のどちらも搭載可能なプリント回路板の
導体レイアウトは、表面実装部品であるトランジスタ３
００を搭載すれば信号を選択的に通過させることが可能
になり、抵抗器３０８を搭載すれば信号線が直接結合さ
れる。抵抗器用の２個のパッド２００、２０２が、トラ
ンジスタ用のパッドのうちのソース用パッド２０８及び
ドレイン用パッド２１２と重なり部を有して形成され、
トランジスタのゲート用パッド２１０が別設されてい
る。重なり部を有するパッドを使用することにより、抵
抗器とトランジスタのどちらも搭載可能としつつ、トレ
ースの結合箇所及びスタッブを減少させ、これら結合箇
所及びスタッブによる電磁影響が低減される。
プリント回路板において、導体レイアウトに従来必要と
されていたトレース及びスタッブを不要にする。 【解決手段】 トランジスタと抵抗器（好適例ではゼロ
オーム抵抗器）のどちらも搭載可能なプリント回路板の
導体レイアウトは、表面実装部品であるトランジスタ３
００を搭載すれば信号を選択的に通過させることが可能
になり、抵抗器３０８を搭載すれば信号線が直接結合さ
れる。抵抗器用の２個のパッド２００、２０２が、トラ
ンジスタ用のパッドのうちのソース用パッド２０８及び
ドレイン用パッド２１２と重なり部を有して形成され、
トランジスタのゲート用パッド２１０が別設されてい
る。重なり部を有するパッドを使用することにより、抵
抗器とトランジスタのどちらも搭載可能としつつ、トレ
ースの結合箇所及びスタッブを減少させ、これら結合箇
所及びスタッブによる電磁影響が低減される。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント回路板の
導体レイアウトの構造及び製作法に関するものであり、
より詳しくは、抵抗器とトランジスタのどちらも搭載可
能にした導体レイアウト構造の改良に関するものであ
る。
導体レイアウトの構造及び製作法に関するものであり、
より詳しくは、抵抗器とトランジスタのどちらも搭載可
能にした導体レイアウト構造の改良に関するものであ
る。
【０００２】
【従来の技術】エレクトロニクスの分野においては、電
子部品及びシステムの小型化が絶え間なく進行してい
る。現在のハンドヘルド形コンピュータの性能は２０年
前の大型コンピュータの性能をはるかに凌駕しており、
この傾向はとどまることを知らない。小型化が特に進ん
でいる領域であって、しかも、あらゆる小型化の基礎と
なるものは、プリント回路板の構造である。スルーホー
ルを形成したプリント回路板は、次第に姿を消しつつあ
り、現在では、殆どの電子部品が表面実装方式で搭載さ
れるようになっている。表面実装方式は、寸法的を小型
化できるという点で優れているばかりでなく、部品実装
作業を高い効率で行えるという点でも、また、部品実装
作業の自動化が容易であるという点でも優れたものであ
る。
子部品及びシステムの小型化が絶え間なく進行してい
る。現在のハンドヘルド形コンピュータの性能は２０年
前の大型コンピュータの性能をはるかに凌駕しており、
この傾向はとどまることを知らない。小型化が特に進ん
でいる領域であって、しかも、あらゆる小型化の基礎と
なるものは、プリント回路板の構造である。スルーホー
ルを形成したプリント回路板は、次第に姿を消しつつあ
り、現在では、殆どの電子部品が表面実装方式で搭載さ
れるようになっている。表面実装方式は、寸法的を小型
化できるという点で優れているばかりでなく、部品実装
作業を高い効率で行えるという点でも、また、部品実装
作業の自動化が容易であるという点でも優れたものであ
る。
【０００３】
【発明が解決しようとする課題】電子部品は、その寸法
の小型化が進むと共に、その動作速度も向上している。
しかしながら、動作速度が向上するという、まさにその
ことのために、新たに幾つかの問題が発生している。例
えば、動作周波数が低い間は、プリント回路板の導体レ
イアウトや電子部品の配置がどのようなものであるか
は、たいして重要なことではない。ところが、電子部品
の動作速度が高速になり、電子部品どうしの間の通信の
ためのバスの転送速度が上昇するにつれて、状況は異な
ったものとなる。即ち、電子部品の構造とプリント回路
板の構造とのいずれに関しても、タイミングという要素
が重要な考慮事項となる。従って、タイミングを左右す
るという意味で重要なプリント回路板上の経路を改良し
て、電磁波障害を低減するための技法が求められてい
る。
の小型化が進むと共に、その動作速度も向上している。
しかしながら、動作速度が向上するという、まさにその
ことのために、新たに幾つかの問題が発生している。例
えば、動作周波数が低い間は、プリント回路板の導体レ
イアウトや電子部品の配置がどのようなものであるか
は、たいして重要なことではない。ところが、電子部品
の動作速度が高速になり、電子部品どうしの間の通信の
ためのバスの転送速度が上昇するにつれて、状況は異な
ったものとなる。即ち、電子部品の構造とプリント回路
板の構造とのいずれに関しても、タイミングという要素
が重要な考慮事項となる。従って、タイミングを左右す
るという意味で重要なプリント回路板上の経路を改良し
て、電磁波障害を低減するための技法が求められてい
る。
【０００４】プリント回路板上のある箇所に、複数種類
の電子部品のうちのどれでも搭載できるように構成する
ことが要求されることは、よくあることである。具体的
な例としては、スイッチング・トランジスタとゼロオー
ム抵抗器のどちらも搭載可能にすることが必要となる場
合が、多々ある。これは例えば、トランジスタを搭載し
なければならないのであれば実際に搭載するが、そうで
なければゼロオーム抵抗器を搭載してトランジスタを含
まない構成として構わないという場合などである。
の電子部品のうちのどれでも搭載できるように構成する
ことが要求されることは、よくあることである。具体的
な例としては、スイッチング・トランジスタとゼロオー
ム抵抗器のどちらも搭載可能にすることが必要となる場
合が、多々ある。これは例えば、トランジスタを搭載し
なければならないのであれば実際に搭載するが、そうで
なければゼロオーム抵抗器を搭載してトランジスタを含
まない構成として構わないという場合などである。
【０００５】しかしながら、従来の標準的な導体レイア
ウトの構成方式を用いて、このような構成を得ようとす
ると、抵抗器とトランジスタのどちらも搭載可能な導体
レイアウト（導体パターン）としなければ１本のトレー
ス（主線）で済んだものを、余計なトレースやスタッブ
（枝線）を設けることが必要になる。余計なトレースや
スタッブを設けると、導体レイアウトのインピーダンス
特性が変化してしまい、場合によっては導体レイアウト
の電磁波障害が増大することもある。
ウトの構成方式を用いて、このような構成を得ようとす
ると、抵抗器とトランジスタのどちらも搭載可能な導体
レイアウト（導体パターン）としなければ１本のトレー
ス（主線）で済んだものを、余計なトレースやスタッブ
（枝線）を設けることが必要になる。余計なトレースや
スタッブを設けると、導体レイアウトのインピーダンス
特性が変化してしまい、場合によっては導体レイアウト
の電磁波障害が増大することもある。
【０００６】
【課題を解決するための手段】このような悪影響を低減
するために、本発明においては、従来のように、表面実
装用抵抗器を搭載する場合に使用する２つの抵抗器用パ
ッドを、スイッチング・トランジスタとして機能する表
面実装用トランジスタを搭載する際に使用する複数のト
ランジスタ用パッドから離れた位置に、それらトランジ
スタ用バッドに対して並列に接続した状態で設けるので
はなく、２つの抵抗器用パッドを、トランジスタ用パッ
ドのうちの２つのパッドの夫々との間に重なり部を有す
るように設けるようにしている。更に、第３のトランジ
スタ用パッドを別に設けるようにしており、この第３の
トランジスタ用パッドは、トランジスタが搭載されたと
きにそのトランジスタのゲートを駆動するためのパッド
とすることが好ましい。
するために、本発明においては、従来のように、表面実
装用抵抗器を搭載する場合に使用する２つの抵抗器用パ
ッドを、スイッチング・トランジスタとして機能する表
面実装用トランジスタを搭載する際に使用する複数のト
ランジスタ用パッドから離れた位置に、それらトランジ
スタ用バッドに対して並列に接続した状態で設けるので
はなく、２つの抵抗器用パッドを、トランジスタ用パッ
ドのうちの２つのパッドの夫々との間に重なり部を有す
るように設けるようにしている。更に、第３のトランジ
スタ用パッドを別に設けるようにしており、この第３の
トランジスタ用パッドは、トランジスタが搭載されたと
きにそのトランジスタのゲートを駆動するためのパッド
とすることが好ましい。
【０００７】このように、抵抗器用パッドとトランジス
タ用パッドとが重なり部を有する構成としたため、スタ
ッブの長さも、またトレースの全体としての長さも、抵
抗器占有領域とトランジスタ占有領域との間に重なり部
が存在しないように導体レイアウトを構成した場合と比
べて、短縮される。
タ用パッドとが重なり部を有する構成としたため、スタ
ッブの長さも、またトレースの全体としての長さも、抵
抗器占有領域とトランジスタ占有領域との間に重なり部
が存在しないように導体レイアウトを構成した場合と比
べて、短縮される。
【０００８】以上の構成において、実際の部品実装作業
においては、抵抗器とトランジスタとのいずれか一方だ
けが搭載され、両方が搭載されるということはない。即
ち、抵抗器占有領域とトランジスタ占有領域との間に重
なり部が存在しているため、それら両方の電子部品を共
に搭載することは不可能である。ただし、実際に必要と
されるのはそれら電子部品のうちの一方だけであるた
め、このことは何ら問題とはならない。
においては、抵抗器とトランジスタとのいずれか一方だ
けが搭載され、両方が搭載されるということはない。即
ち、抵抗器占有領域とトランジスタ占有領域との間に重
なり部が存在しているため、それら両方の電子部品を共
に搭載することは不可能である。ただし、実際に必要と
されるのはそれら電子部品のうちの一方だけであるた
め、このことは何ら問題とはならない。
【０００９】
【発明の実施の形態】本発明の具体的な実施の形態につ
いて、図面を参照して詳細に説明する。図１には、標準
的な周辺機器相互接続（ＰＣＩ）バス用プリント回路板
１０が示されており、このプリント回路板１０はコネク
タ１１を備えている。プリント回路板１０には複数の電
子部品が実装されており、図１においては、それら電子
部品のうちの３個を参照番号１２、１４、及び１６で示
している。図２Ａには、電子部品１２を更に詳細に示し
ており、電子部品１２は、複数本の導体トレースと回路
２０とを介してピン１８に接続されている。図２Ｂは、
導体トレースと回路２０とを更に詳細に示している。ピ
ン１８からは、トレース２２が、電子部品１２へ向かっ
て図中上方へ延出している。一方、電子部品１２から
は、トレース２４が、ピン１８へ向かって図中下方へ延
出している。それらトレース２２とトレース２４とは、
途中に介在する回路がなければ１本のトレースとして形
成することができるが、本発明のこの実施の形態では回
路２０が介在している。回路２０は、表面実装用抵抗器
２６と表面実装用トランジスタ２８とのどちらも搭載で
きるようにするための回路である。
いて、図面を参照して詳細に説明する。図１には、標準
的な周辺機器相互接続（ＰＣＩ）バス用プリント回路板
１０が示されており、このプリント回路板１０はコネク
タ１１を備えている。プリント回路板１０には複数の電
子部品が実装されており、図１においては、それら電子
部品のうちの３個を参照番号１２、１４、及び１６で示
している。図２Ａには、電子部品１２を更に詳細に示し
ており、電子部品１２は、複数本の導体トレースと回路
２０とを介してピン１８に接続されている。図２Ｂは、
導体トレースと回路２０とを更に詳細に示している。ピ
ン１８からは、トレース２２が、電子部品１２へ向かっ
て図中上方へ延出している。一方、電子部品１２から
は、トレース２４が、ピン１８へ向かって図中下方へ延
出している。それらトレース２２とトレース２４とは、
途中に介在する回路がなければ１本のトレースとして形
成することができるが、本発明のこの実施の形態では回
路２０が介在している。回路２０は、表面実装用抵抗器
２６と表面実装用トランジスタ２８とのどちらも搭載で
きるようにするための回路である。
【００１０】図２Ｂから明らかなように、表面実装用抵
抗器２６の占有領域は、表面実装用トランジスタ２８の
占有領域との間に重なり部分を有する。そのため、これ
ら２つの電子部品を共に搭載することは不可能である。
しかしながら、このことは何ら問題となならず、なぜな
らば、以下に図３を関して説明するように、この回路
は、ゼロオーム抵抗器とスイッチング・トランジスタと
の一方だけを必要とし、両方を必要とすることはないか
らである。また容易に理解されるように、コネクタ１１
の複数本のピンの１本ずつに、２本の導体トレースと回
路２０とから成る組を１組ずつ設ければよい。
抗器２６の占有領域は、表面実装用トランジスタ２８の
占有領域との間に重なり部分を有する。そのため、これ
ら２つの電子部品を共に搭載することは不可能である。
しかしながら、このことは何ら問題となならず、なぜな
らば、以下に図３を関して説明するように、この回路
は、ゼロオーム抵抗器とスイッチング・トランジスタと
の一方だけを必要とし、両方を必要とすることはないか
らである。また容易に理解されるように、コネクタ１１
の複数本のピンの１本ずつに、２本の導体トレースと回
路２０とから成る組を１組ずつ設ければよい。
【００１１】次に図３について説明する。図３は、本発
明にかかるプリント回路板（ＰＣＢ）の導体レイアウト
が使用される具体的な一例としての回路Ｃを示してい
る。回路Ｃは、抵抗器２６とトランジスタ２８のどちら
も搭載可能にするための回路である。抵抗器２６を搭載
した場合、ゼロオーム抵抗器を使用する好適実施例で
は、単に短絡状態となる。トランジスタ２８としては、
この好適例では、スイッチング・トランジスタを搭載す
るようにしており、スイッチング・トランジスタとして
は、例えば電界効果トランジスタ（ＦＥＴ）等を使用す
る。好適実施例のように、実際のトレースによって直接
結合せずにゼロオーム抵抗器を使用して短絡させるとい
う方式を採用している理由は、抵抗器２６の搭載は、表
面実装用プリント回路のための標準的な自動実装作業及
び製造技術を用いて行うことができ、好都合だからであ
る。ゼロオーム抵抗器としての抵抗器２６を搭載した場
合には、アドレス信号ＡＤ（例えばピン１８から入力さ
れる信号）が、機器アドレス信号ＣＡＤ（例えば電子部
品１２から送出される信号）に直接結合された信号とな
る。一方、抵抗器２６を搭載しない場合にはトランジス
タ２８を搭載する。その場合には、トランジスタ２８の
ソースがアドレス線に結合され、ドレインが機器アドレ
ス線に結合されることになる。そして、搭載されたトラ
ンジスタ２８は、このトランジスタ２８のゲートへ供給
されるイネーブル信号ＥＮによってオン・オフの切換え
がなされる。
明にかかるプリント回路板（ＰＣＢ）の導体レイアウト
が使用される具体的な一例としての回路Ｃを示してい
る。回路Ｃは、抵抗器２６とトランジスタ２８のどちら
も搭載可能にするための回路である。抵抗器２６を搭載
した場合、ゼロオーム抵抗器を使用する好適実施例で
は、単に短絡状態となる。トランジスタ２８としては、
この好適例では、スイッチング・トランジスタを搭載す
るようにしており、スイッチング・トランジスタとして
は、例えば電界効果トランジスタ（ＦＥＴ）等を使用す
る。好適実施例のように、実際のトレースによって直接
結合せずにゼロオーム抵抗器を使用して短絡させるとい
う方式を採用している理由は、抵抗器２６の搭載は、表
面実装用プリント回路のための標準的な自動実装作業及
び製造技術を用いて行うことができ、好都合だからであ
る。ゼロオーム抵抗器としての抵抗器２６を搭載した場
合には、アドレス信号ＡＤ（例えばピン１８から入力さ
れる信号）が、機器アドレス信号ＣＡＤ（例えば電子部
品１２から送出される信号）に直接結合された信号とな
る。一方、抵抗器２６を搭載しない場合にはトランジス
タ２８を搭載する。その場合には、トランジスタ２８の
ソースがアドレス線に結合され、ドレインが機器アドレ
ス線に結合されることになる。そして、搭載されたトラ
ンジスタ２８は、このトランジスタ２８のゲートへ供給
されるイネーブル信号ＥＮによってオン・オフの切換え
がなされる。
【００１２】以上に例示した信号は、あくまでも具体例
を提示することを目的としたものである。実際には、様
々な状況が存在し得る。例えば、設計段階では、短絡さ
せる（またはゼロ以外の抵抗値をもって結合する）こと
と、スイッチング・トランジスタを搭載することとの、
どちらも可能にしておきたいということが多々ある。そ
のような状況が存在するのは、例えば、テストが全て完
了していないけれども、プリント回路板の製造を先に進
めたいとう場合である。また、その他の様々な状況で
も、このようなことが必要になる場合がある。
を提示することを目的としたものである。実際には、様
々な状況が存在し得る。例えば、設計段階では、短絡さ
せる（またはゼロ以外の抵抗値をもって結合する）こと
と、スイッチング・トランジスタを搭載することとの、
どちらも可能にしておきたいということが多々ある。そ
のような状況が存在するのは、例えば、テストが全て完
了していないけれども、プリント回路板の製造を先に進
めたいとう場合である。また、その他の様々な状況で
も、このようなことが必要になる場合がある。
【００１３】図４は、ゼロオーム抵抗器とスイッチング
・トランジスタのどちらも搭載可能に構成した、従来の
一般的なプリント回路板の導体レイアウトを示してい
る。図４では、表面実装用ゼロオーム抵抗器の占有領域
（即ち、フットプリント）１００と、２つの抵抗器用パ
ッド１０２及び１０４とが示されている。抵抗器用パッ
ド１０２及び１０４は、プリント回路板用絶縁性基板上
にエッチングによって形成された導体パッドである。図
４には更に、表面実装用トランジスタの占有領域１０６
と、３つのトランジスタ用パッド１０８、１１０、及び
１１２とが示されている。図４に示されている抵抗器占
有領域１００は、１２０６型パッケージを使用した表面
実装用抵抗器に対応した抵抗器占有領域であり、一方、
トランジスタ用占有領域１０６は、ＳＯＴ２３ＦＴ型ま
たはＳＯＴ２３型パッケージを使用した表面実装用トラ
ンジスタに対応したトランジスタ占有領域である。以上
のパッドの形態が、図５Ａ及び図５Ｂにさらに詳細に示
されている。図５Ａは、抵抗器１００に対応したパッド
・レイアウトのパッド１０２及び１０４を示しており、
図５Ｂは、トランジスタ１０６に対応したパッド・レイ
アウトのパッド１０８、１１０、及び１１２を示してい
る。
・トランジスタのどちらも搭載可能に構成した、従来の
一般的なプリント回路板の導体レイアウトを示してい
る。図４では、表面実装用ゼロオーム抵抗器の占有領域
（即ち、フットプリント）１００と、２つの抵抗器用パ
ッド１０２及び１０４とが示されている。抵抗器用パッ
ド１０２及び１０４は、プリント回路板用絶縁性基板上
にエッチングによって形成された導体パッドである。図
４には更に、表面実装用トランジスタの占有領域１０６
と、３つのトランジスタ用パッド１０８、１１０、及び
１１２とが示されている。図４に示されている抵抗器占
有領域１００は、１２０６型パッケージを使用した表面
実装用抵抗器に対応した抵抗器占有領域であり、一方、
トランジスタ用占有領域１０６は、ＳＯＴ２３ＦＴ型ま
たはＳＯＴ２３型パッケージを使用した表面実装用トラ
ンジスタに対応したトランジスタ占有領域である。以上
のパッドの形態が、図５Ａ及び図５Ｂにさらに詳細に示
されている。図５Ａは、抵抗器１００に対応したパッド
・レイアウトのパッド１０２及び１０４を示しており、
図５Ｂは、トランジスタ１０６に対応したパッド・レイ
アウトのパッド１０８、１１０、及び１１２を示してい
る。
【００１４】図４において、図３に示した回路が構成さ
れる場合、容易に理解されるように、パッド１０８及び
１１２は夫々トランジスタ２８のソースとドレインとに
対応したパッドとなる。この構成によれば、抵抗器１０
０として示した位置にゼロオーム抵抗器を搭載すること
も、また、トランジスタ１０６として示した位置にスイ
ッチング・トランジスタを搭載することも可能である。
これは、２本のトレース１１４及び１１６を結合するの
に２通りの方式が可能であるということに他ならず、そ
の方式の１つは、両者を短絡して結合するというもので
あり、もう１つは、両者をスイッチング可能に結合する
というものである。しかしながら、この導体レイアウト
を使用した場合には、パッド１０２に接続するためのト
レース１１４に更に、パッド１０８に接続するスタッブ
（枝線）１１４ａを設けねばならず、また、パッド１０
４に接続するためのトレース１１６に更に、パッド１１
２に接続するスタッブ１１６ａを設けねばならない。こ
れらスタッブ１１４ａ、１１６ａは事実上小さなアンテ
ナとして作用してしまう。そのため、当業者には容易に
理解されるように、抵抗器占有領域１００に搭載された
ゼロオーム抵抗器を通って高周波信号が流れる場合に
は、これらスタッブが、インピーダンス特性に悪影響を
及ぼし、その結果として、その信号特性にリンギングを
はじめとする種々の不都合な特性が加わることになって
しまう。
れる場合、容易に理解されるように、パッド１０８及び
１１２は夫々トランジスタ２８のソースとドレインとに
対応したパッドとなる。この構成によれば、抵抗器１０
０として示した位置にゼロオーム抵抗器を搭載すること
も、また、トランジスタ１０６として示した位置にスイ
ッチング・トランジスタを搭載することも可能である。
これは、２本のトレース１１４及び１１６を結合するの
に２通りの方式が可能であるということに他ならず、そ
の方式の１つは、両者を短絡して結合するというもので
あり、もう１つは、両者をスイッチング可能に結合する
というものである。しかしながら、この導体レイアウト
を使用した場合には、パッド１０２に接続するためのト
レース１１４に更に、パッド１０８に接続するスタッブ
（枝線）１１４ａを設けねばならず、また、パッド１０
４に接続するためのトレース１１６に更に、パッド１１
２に接続するスタッブ１１６ａを設けねばならない。こ
れらスタッブ１１４ａ、１１６ａは事実上小さなアンテ
ナとして作用してしまう。そのため、当業者には容易に
理解されるように、抵抗器占有領域１００に搭載された
ゼロオーム抵抗器を通って高周波信号が流れる場合に
は、これらスタッブが、インピーダンス特性に悪影響を
及ぼし、その結果として、その信号特性にリンギングを
はじめとする種々の不都合な特性が加わることになって
しまう。
【００１５】図６は、スタッブ１１４ａ及び１１６ａを
不要化する、本発明にかかる導体レイアウトを示したも
のである。図６に示した第１の抵抗器用パッド２００及
び第２の抵抗器用パッド２０２は夫々、図４のパッド１
０２及び１０４に対応している。抵抗器用パッド２０
０、２０２は、トレース２０４及び２０６に接続してい
る導体パッドであり、それらトレース２０４、２０６
は、図４のトレース１１４及び１１６に対応している。
図６には更に、３つのトランジスタ用パッド２０８、２
１０、及び２１２が示されているが、それらトランジス
タ用パッドは、図４のパッド１０８、１１０、及び１０
２に夫々対応している。
不要化する、本発明にかかる導体レイアウトを示したも
のである。図６に示した第１の抵抗器用パッド２００及
び第２の抵抗器用パッド２０２は夫々、図４のパッド１
０２及び１０４に対応している。抵抗器用パッド２０
０、２０２は、トレース２０４及び２０６に接続してい
る導体パッドであり、それらトレース２０４、２０６
は、図４のトレース１１４及び１１６に対応している。
図６には更に、３つのトランジスタ用パッド２０８、２
１０、及び２１２が示されているが、それらトランジス
タ用パッドは、図４のパッド１０８、１１０、及び１０
２に夫々対応している。
【００１６】ただし、図６の導体レイアウトにおいて
は、抵抗器用パッド２００及び２０２が、３つのトラン
ジスタ用パッドのうちの２つのトランジスタ用パッド２
０８及び２１２との間に重なり部を有している。もう１
つのトランジスタ用パッド２１０は、その他のパッドか
ら電気的に孤立しており、このトランジスタ用パッド２
１０は、トランジスタが搭載されたときにそのトランジ
スタのゲートに接続される。図６には更に、１２０６型
パッケージを使用した抵抗器と、ＳＯＴ２３型パッケー
ジを使用したトランジスタとを使用する場合の、各部の
寸法及び距離の具体的な値が例示されている。容易に理
解されるように、図６の導体レイアウトを使用すること
によって、スタッブ１１４ａ及び１１６ａは不要とな
る。
は、抵抗器用パッド２００及び２０２が、３つのトラン
ジスタ用パッドのうちの２つのトランジスタ用パッド２
０８及び２１２との間に重なり部を有している。もう１
つのトランジスタ用パッド２１０は、その他のパッドか
ら電気的に孤立しており、このトランジスタ用パッド２
１０は、トランジスタが搭載されたときにそのトランジ
スタのゲートに接続される。図６には更に、１２０６型
パッケージを使用した抵抗器と、ＳＯＴ２３型パッケー
ジを使用したトランジスタとを使用する場合の、各部の
寸法及び距離の具体的な値が例示されている。容易に理
解されるように、図６の導体レイアウトを使用すること
によって、スタッブ１１４ａ及び１１６ａは不要とな
る。
【００１７】次に図７Ａ〜図７Ｃについて説明する。こ
れらの図に示したのは、図６の導体レイアウトの１つの
構成例であり、プリント基板上に布線した導体の具体例
を示したものである。図示の如く、トレース２０４は小
さなパッド２２０に接続されており（このパッド２２０
は、図６のパッド２００とパッド２０８とを重ね合わせ
た形状に形成されている）、このパッド２２０には、図
４に示したスタッブ１１４ａや別のパッド１０８は付属
されていない。同様に、図７Ａに示したトレース２０６
は小さなパッド２２２に接続されており（このパッド２
２２は、図６のパッド２０２とパッド２１２とを重ね合
わせた形状に形成されている）、このパッド２２２にも
図４のスタッブ１１６ａやパッド１１２は付属されてい
ない。
れらの図に示したのは、図６の導体レイアウトの１つの
構成例であり、プリント基板上に布線した導体の具体例
を示したものである。図示の如く、トレース２０４は小
さなパッド２２０に接続されており（このパッド２２０
は、図６のパッド２００とパッド２０８とを重ね合わせ
た形状に形成されている）、このパッド２２０には、図
４に示したスタッブ１１４ａや別のパッド１０８は付属
されていない。同様に、図７Ａに示したトレース２０６
は小さなパッド２２２に接続されており（このパッド２
２２は、図６のパッド２０２とパッド２１２とを重ね合
わせた形状に形成されている）、このパッド２２２にも
図４のスタッブ１１６ａやパッド１１２は付属されてい
ない。
【００１８】そして、図７Ｂに示したように、トランジ
スタ３００を搭載したときには、そのトランジスタ３０
０の本体部分と３つのピン３０２、３０４、及び３０６
とを含めたトランジスタ占有領域が図示の位置を占め、
そのトランジスタ３００が導体パッド２１０、２２０、
及び２２２に適切に接続される。一方、図７Ｃに示した
ように、ピン３１０及び３１２を有する抵抗器３０８を
搭載したときには、その抵抗器３０８がゼロオーム抵抗
器であれば、トレース２０４と２０６との間が適切に短
絡される。従って、インピーダンスに悪影響を及ぼすよ
うなスタッブをがほぼ完全に不要化される。また、それ
によって信号品質の劣化が軽減される。尚、容易に理解
されるように、抵抗器３０８とトランジスタ３００のど
ちらも搭載可能であるが、それらの占有領域の間に重な
り部分が存在するため、それら両方を共に搭載すること
は不可能となっている。
スタ３００を搭載したときには、そのトランジスタ３０
０の本体部分と３つのピン３０２、３０４、及び３０６
とを含めたトランジスタ占有領域が図示の位置を占め、
そのトランジスタ３００が導体パッド２１０、２２０、
及び２２２に適切に接続される。一方、図７Ｃに示した
ように、ピン３１０及び３１２を有する抵抗器３０８を
搭載したときには、その抵抗器３０８がゼロオーム抵抗
器であれば、トレース２０４と２０６との間が適切に短
絡される。従って、インピーダンスに悪影響を及ぼすよ
うなスタッブをがほぼ完全に不要化される。また、それ
によって信号品質の劣化が軽減される。尚、容易に理解
されるように、抵抗器３０８とトランジスタ３００のど
ちらも搭載可能であるが、それらの占有領域の間に重な
り部分が存在するため、それら両方を共に搭載すること
は不可能となっている。
【００１９】
【発明の効果】以上の説明から明らかなように、本発明
は、プリント回路板の改良された導体レイアウトを提供
するものであり、この導体レイアウトによれば、これま
でスイッチング・トランジスタと抵抗器のどちらも搭載
可能にするために必要とされていた余計なトレースやス
タッブに起因する不都合なインピーダンス特性の発生や
信号品質の劣化が軽減される。また、容易に理解される
ように、パッケージの型式は以上に例示したものに限ら
れず、その他の様々なパッケージ型式に対応する構成と
することができ、要は、トランジスタ用パッドと抵抗器
用パッドとの間に重なり部が存在するようにすればよ
い。この技法は、回路中のある箇所に複数種類の部品の
うちのいずれか１つを備える必要があるが、ただし２つ
以上を共に備える必要はないという、様々な状況に適用
し得るものである。
は、プリント回路板の改良された導体レイアウトを提供
するものであり、この導体レイアウトによれば、これま
でスイッチング・トランジスタと抵抗器のどちらも搭載
可能にするために必要とされていた余計なトレースやス
タッブに起因する不都合なインピーダンス特性の発生や
信号品質の劣化が軽減される。また、容易に理解される
ように、パッケージの型式は以上に例示したものに限ら
れず、その他の様々なパッケージ型式に対応する構成と
することができ、要は、トランジスタ用パッドと抵抗器
用パッドとの間に重なり部が存在するようにすればよ
い。この技法は、回路中のある箇所に複数種類の部品の
うちのいずれか１つを備える必要があるが、ただし２つ
以上を共に備える必要はないという、様々な状況に適用
し得るものである。
【００２０】尚、これも容易に理解されることである
が、パッケージのレイアウトについての設計規則が満た
されているか否かを調べる通常のチェック作業に関して
は、本発明にかかる特別なパッド・レイアウトの構成条
件を許容するように、その設計規則に特例を設けておく
必要がある。一般的に、パッケージのレイアウトについ
ての設計規則には、様々な種類の部品の間の最小許容間
隔とトレース間の最小許容間隔とが条件として定められ
ている。本発明にかかるパッド・レイアウトがそのよう
な最小間隔の条件に違反するが、実際に搭載するのは複
数種類の部品のうちの１つだけであるため、それら部品
の占有領域が互いに重なり合っていても、何ら問題が生
じない。
が、パッケージのレイアウトについての設計規則が満た
されているか否かを調べる通常のチェック作業に関して
は、本発明にかかる特別なパッド・レイアウトの構成条
件を許容するように、その設計規則に特例を設けておく
必要がある。一般的に、パッケージのレイアウトについ
ての設計規則には、様々な種類の部品の間の最小許容間
隔とトレース間の最小許容間隔とが条件として定められ
ている。本発明にかかるパッド・レイアウトがそのよう
な最小間隔の条件に違反するが、実際に搭載するのは複
数種類の部品のうちの１つだけであるため、それら部品
の占有領域が互いに重なり合っていても、何ら問題が生
じない。
【００２１】以上の本発明の開示及び説明は、本発明の
具体例を提示することを目的としたものであり、以上に
例示した寸法、形状、材料、構成部品の種類、回路部品
の種類、配線方式、及び接続方式に対しては、また更
に、具体例の回路及び構造及び動作方式の細部に対して
は、本発明の概念から逸脱することなく様々な変更を加
え得るものである。
具体例を提示することを目的としたものであり、以上に
例示した寸法、形状、材料、構成部品の種類、回路部品
の種類、配線方式、及び接続方式に対しては、また更
に、具体例の回路及び構造及び動作方式の細部に対して
は、本発明の概念から逸脱することなく様々な変更を加
え得るものである。
【図１】本発明を実施する際に使用することのできる典
型的な一例としてのプリント回路板（ＰＣＢ）を示した
模式図である。
型的な一例としてのプリント回路板（ＰＣＢ）を示した
模式図である。
【図２】Ａ及びＢは、図１のプリント回路板の部分拡大
模式図であり、本発明にかかる導体レイアウトを説明す
るための図である。
模式図であり、本発明にかかる導体レイアウトを説明す
るための図である。
【図３】本発明にかかるＰＣＢの導体レイアウトを適用
することのできる典型的な一例としての回路を示した回
路図である。
することのできる典型的な一例としての回路を示した回
路図である。
【図４】従来例のＰＣＢの導体レイアウトの一例を示し
た模式図である。
た模式図である。
【図５】Ａ及びＢは、本発明に組み込まれるトランジス
タ用パッド・レイアウト及び抵抗器用パッド・レイアウ
トを例示した模式図である。
タ用パッド・レイアウト及び抵抗器用パッド・レイアウ
トを例示した模式図である。
【図６】本発明にかかるＰＣＢの導体レイアウトにおけ
るトランジスタと抵抗器のどちらも搭載可能なパッド・
レイアウトを示した模式図である。
るトランジスタと抵抗器のどちらも搭載可能なパッド・
レイアウトを示した模式図である。
【図７】Ａは本発明にかかる導体レイアウトを構成する
ためにプリント回路板上にエッチングによって形成され
る導体パッドの典型的な具体例の形態を示した模式図で
あり、Ｂは本発明に従って表面実装用トランジスタを搭
載したときのＡのパッドを示した模式図であり、Ｃは本
発明に従って表面実装用抵抗器を搭載したときのＡのパ
ッドを示した模式図である。
ためにプリント回路板上にエッチングによって形成され
る導体パッドの典型的な具体例の形態を示した模式図で
あり、Ｂは本発明に従って表面実装用トランジスタを搭
載したときのＡのパッドを示した模式図であり、Ｃは本
発明に従って表面実装用抵抗器を搭載したときのＡのパ
ッドを示した模式図である。
１０ プリント回路板 ２００ 第１の抵抗器用パッド ２０２ 第２の抵抗器用パッド ２０４ トレース ２０６ トレース ２０８ 第１のトランジスタ用パッド ２１０ 第３のトランジスタ用パッド ２１２ 第２のトランジスタ用パッド ２２０ パッド ２２２ パッド ３００ 表面実装用トランジスタ ３０８ 表面実装用抵抗器
───────────────────────────────────────────────────── フロントページの続き (71)出願人 591030868 20555 Ｓｔａｔｅ Ｈｉｇｈｗａｙ 249，Ｈｏｕｓｔｏｎ，Ｔｅｘａｓ 77070，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏ ｆ Ａｍｅｒｉｃａ
Claims (14)
- 【請求項１】 抵抗器占有領域を占有し、第１の抵抗器
用パッドと第２の抵抗器用パッドとを必要とする表面実
装用抵抗器と、トランジスタ占有領域を占有し、第１の
トランジスタ用パッド、第２のトランジスタ用パッド、
及び第３のトランジスタ用パッドを必要とする表面実装
用トランジスタとの、どちらを搭載することも可能な、
複数のパッドを提供するプリント回路板において、 プリント回路板用絶縁性基板と、第１の抵抗器用パッド
と、第２の抵抗器用パッドと、前記第１の抵抗器用パッ
ドとの間に重なり部を有する第１のトランジスタ用パッ
ドと、前記第２の抵抗器用パッドとの間に重なり部を有
する第２のトランジスタ用パッドと、第３のトランジス
タ用パッドとを含んでいる導体レイアウトとを備えてい
ることを特徴とするプリント回路板。 - 【請求項２】 請求項１記載のプリント回路板におい
て、前記複数の抵抗器用パッドに対して相対的に位置が
定まる抵抗器占有領域と、前記複数のトランジスタ用パ
ッドに対して相対的に位置が定まるトランジスタ占有領
域との間に重なり部が存在するため、前記複数のパッド
上には、表面搭載抵抗器と表面搭載トランジスタとのい
ずれか一方のみが搭載可能であり、両者を共に搭載する
ことが不可能であることを特徴とするプリント回路板。 - 【請求項３】 請求項１記載のプリント回路板におい
て、前記第１のトランジスタ用パッドがソース・ピンに
接続するためのパッドであり、前記第２のトランジスタ
用パッドがドレイン・ピンに接続するためのパッドであ
ることを特徴とするプリント回路板。 - 【請求項４】 請求項１記載のプリント回路板におい
て、前記抵抗器占有領域が１２０６型パッケージを使用
した抵抗器に対応した抵抗器占有領域であり、前記トラ
ンジスタ占有領域がＳＯＴ２３型パッケージを使用した
トランジスタに対応したトランジスタ占有領域であるこ
とを特徴とするプリント回路板。 - 【請求項５】 請求項１記載のプリント回路板におい
て、前記複数のトランジスタ用パッドに表面実装用トラ
ンジスタが搭載されていることを特徴とするプリント回
路板。 - 【請求項６】 請求項５記載のプリント回路板におい
て、前記表面搭載用トランジスタのトランジスタ占有領
域が、ＳＯＴ２３型パッケージを使用したトランジスタ
に対応したトランジスタ占有領域であることを特徴とす
る請求項５記載のプリント回路板。 - 【請求項７】 請求項１記載のプリント回路板におい
て、該回路板はさらに、前記複数の抵抗器用パッドに搭
載された表面実装用抵抗器を備えていることを特徴とす
るプリント回路板。 - 【請求項８】 請求項７記載のプリント回路板におい
て、前記表面実装用抵抗器の抵抗器占有領域が、１２０
６型パッケージを使用した抵抗器に対応した抵抗器占有
領域であることを特徴とするプリント回路板。 - 【請求項９】 請求項７記載のプリント回路板におい
て、前記表面実装用抵抗器がゼロオーム抵抗器であるこ
とを特徴とするプリント回路板。 - 【請求項１０】 請求項１記載のプリント回路板におい
て、該回路板が、周辺機器相互接続バス用プリント回路
板であり、かつ、周辺機器相互接続バス用コネクタをさ
らに備えていることを特徴とするプリント回路板。 - 【請求項１１】 抵抗器占有領域を占有し、第１の抵抗
器用パッドと第２の抵抗器用パッドとを必要とする表面
実装用抵抗器と、トランジスタ占有領域を占有し、第１
のトランジスタ用パッド、第２のトランジスタ用パッ
ド、及び第３のトランジスタ用パッドを必要とする表面
実装用トランジスタとの、どちらを搭載することも可能
な複数のパッドを提供する、プリント回路板用の導体レ
イアウト構造において、 第１の抵抗器用パッドと、 第２の抵抗器用パッドと、 前記第１の抵抗器用パッドとの間に重なり部を有する第
１のトランジスタ用パッドと、 前記第２の抵抗器用パッドとの間に重なり部を有する第
２のトランジスタ用パッドと、 第３のトランジスタ用パッドとを備えたことを特徴とす
る導体レイアウト構造。 - 【請求項１２】 導体レイアウト構造を備えたプリント
回路板において、 プリント回路板用絶縁性基板と、 複数のピンを有するコネクタと、 前記コネクタの前記複数のピンに接続された、第１組の
複数本の信号トレースと、 前記第１組の複数本の信号トレースに直接に結合する
か、或いは、前記第１組の複数本の信号トレースに対し
て選択的に結合及び非結合とすることができるようにす
るかの、いずれか一方とすべき信号を伝達するための第
２組の複数本の信号トレースと、各組が請求項１１に記
載の導体レイアウト構造として構成された複数組の導体
レイアウト構造とを備え、 前記複数組の導体レイアウト構造の各組において、前記
第１の抵抗器用パッドが、前記第１組の複数本の導体ト
レースのうちの１本の導体トレースに接続されており、
前記第２の抵抗器用パッドが、前記第２組の複数本の導
体トレースのうちの１本の導体トレースに接続されてい
ることを特徴とするプリント回路板。 - 【請求項１３】 請求項１２記載のプリント回路板にお
いて、前記コネクタが周辺機器相互接続用コネクタであ
ることを特徴とするプリント回路板。 - 【請求項１４】 プリント回路板用導体レイアウト構造
を製造する方法において、 プリント回路板用の絶縁性基板を用意し、 第１の抵抗器用パッドを設け、 第２の抵抗器用パッドを設け、 第１のトランジスタ用パッドを、前記第１の抵抗器用パ
ッドとの間に重なり部を有するように設け、 第２のトランジスタ用パッドを、前記第２の抵抗器用パ
ッドとの間に重なり部を有するように設けることを特徴
とする製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US771569 | 1996-12-20 | ||
| US08/771,569 US5805428A (en) | 1996-12-20 | 1996-12-20 | Transistor/resistor printed circuit board layout |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10190204A true JPH10190204A (ja) | 1998-07-21 |
Family
ID=25092240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9353253A Pending JPH10190204A (ja) | 1996-12-20 | 1997-12-22 | トランジスタ／抵抗器用のプリント回路板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5805428A (ja) |
| EP (1) | EP0849982A1 (ja) |
| JP (1) | JPH10190204A (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6246107B1 (en) | 1999-07-07 | 2001-06-12 | Philips Semiconductors, Inc. | Semiconductor device arrangement having configuration via adjacent bond pad coding |
| US6539449B1 (en) * | 2000-03-14 | 2003-03-25 | Intel Corporation | Capacitively loaded continuity module |
| US6985365B2 (en) * | 2001-09-28 | 2006-01-10 | Hewlett-Packard Development Company, L.P. | Topology for flexible and precise signal timing adjustment |
| US7305509B2 (en) * | 2003-03-07 | 2007-12-04 | Dell Products L.P. | Method and apparatus for zero stub serial termination capacitor of resistor mounting option in an information handling system |
| US7245501B2 (en) * | 2003-09-09 | 2007-07-17 | Hewlett-Packard Development Company, L.P. | Configurable circuit board and fabrication method |
| US7645940B2 (en) | 2004-02-06 | 2010-01-12 | Solectron Corporation | Substrate with via and pad structures |
| CN100531516C (zh) * | 2005-07-22 | 2009-08-19 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| TWI264052B (en) * | 2005-08-19 | 2006-10-11 | Silicon Integrated Sys Corp | A switch on a package substrate for switching functions of circuit and switching method for switching functions of circuit |
| CN1942051A (zh) * | 2005-09-30 | 2007-04-04 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板的焊盘 |
| CN100544546C (zh) * | 2005-10-27 | 2009-09-23 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| US9545009B2 (en) * | 2007-05-23 | 2017-01-10 | Spectra Logic, Corporation | Passive alterable electrical component |
| CN101460007B (zh) * | 2007-12-12 | 2011-03-23 | 扬智科技股份有限公司 | 电路基板 |
| US8383952B2 (en) * | 2009-08-05 | 2013-02-26 | Kovio, Inc. | Printed compatible designs and layout schemes for printed electronics |
| ITRN20110030A1 (it) * | 2011-04-19 | 2012-10-20 | Indesit Co Spa | Dispositivo elettrico |
| TWI549577B (zh) * | 2012-11-22 | 2016-09-11 | 鴻海精密工業股份有限公司 | 光纖連接器電路基板及光纖連接器 |
| TW201503768A (zh) * | 2013-07-05 | 2015-01-16 | Phison Electronics Corp | 焊墊結構及應用其之印刷電路板與記憶體儲存裝置 |
| US20150223323A1 (en) * | 2014-02-05 | 2015-08-06 | Colin Patrick O'Flynn | Footprint for Prototyping High Frequency Printed Circuit Boards |
| US9763333B2 (en) | 2015-03-09 | 2017-09-12 | Cooper Technologies Company | Shared resistor pad bypass |
| US10159151B1 (en) * | 2017-06-14 | 2018-12-18 | Unimicron Technology Corp. | Chip package circuit board module |
| CN109309269A (zh) * | 2017-07-27 | 2019-02-05 | 伊姆西Ip控股有限责任公司 | 热管理系统 |
| KR20220052395A (ko) | 2020-10-20 | 2022-04-28 | 삼성전자주식회사 | 집적 회로 및 이를 포함하는 반도체 장치 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3716761A (en) * | 1972-05-03 | 1973-02-13 | Microsystems Int Ltd | Universal interconnection structure for microelectronic devices |
| US4489365A (en) * | 1982-09-17 | 1984-12-18 | Burroughs Corporation | Universal leadless chip carrier mounting pad |
| DE3329477A1 (de) * | 1982-11-02 | 1985-03-07 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Miniatur-drahtbruecke zum herstellen von verbindungen auf baugruppen |
| FR2555011B1 (fr) * | 1983-11-15 | 1986-01-24 | Thomson Csf | Carte imprimee a empreintes |
| JPS6351709A (ja) * | 1986-08-21 | 1988-03-04 | Matsushita Electric Ind Co Ltd | 電子回路基板 |
| US5064378A (en) * | 1987-08-24 | 1991-11-12 | Zenith Data Systems Corporation | Mounting of DRAMs of different sizes and pinouts within limited footprint |
| US5266747A (en) * | 1991-08-30 | 1993-11-30 | Ford Motor Company | Minimum footprint reconfigurable input/output circuit |
| JPH05102648A (ja) * | 1991-10-04 | 1993-04-23 | Hitachi Ltd | プリント基板 |
| US5303122A (en) * | 1991-10-31 | 1994-04-12 | Ford Motor Company | Printed circuit board having a commonized mounting pad which different sized surface mounted devices can be mounted |
| JPH0745935A (ja) * | 1993-07-28 | 1995-02-14 | Sony Corp | プリント配線基板 |
| JP3396541B2 (ja) * | 1993-08-30 | 2003-04-14 | 株式会社東芝 | 混成集積回路装置を搭載した回路基板 |
| US5557505A (en) * | 1994-07-22 | 1996-09-17 | Ast Research, Inc. | Dual pattern microprocessor package footprint |
| US5683788A (en) * | 1996-01-29 | 1997-11-04 | Dell Usa, L.P. | Apparatus for multi-component PCB mounting |
-
1996
- 1996-12-20 US US08/771,569 patent/US5805428A/en not_active Expired - Lifetime
-
1997
- 1997-12-16 EP EP97310131A patent/EP0849982A1/en not_active Withdrawn
- 1997-12-22 JP JP9353253A patent/JPH10190204A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0849982A1 (en) | 1998-06-24 |
| US5805428A (en) | 1998-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10190204A (ja) | トランジスタ／抵抗器用のプリント回路板 | |
| US7435912B1 (en) | Tailoring via impedance on a circuit board | |
| US7929315B2 (en) | Multilayered printed circuit board | |
| US7594105B2 (en) | Multilayer print circuit board | |
| US5278524A (en) | Multi-layered printed circuit board with transmission line capabilities | |
| US6495770B2 (en) | Electronic assembly providing shunting of electrical current | |
| US6930888B2 (en) | Mechanism to cross high-speed differential pairs | |
| US7196906B1 (en) | Circuit board having segments with different signal speed characteristics | |
| US20230246353A1 (en) | Dual-path high-speed interconnect pcb layout solution | |
| US6646888B2 (en) | Low inductance multiple resistor EC capacitor pad | |
| US7663894B2 (en) | Multilayer printed wiring board | |
| US7269028B2 (en) | Trace-pad interface for improved signal quality | |
| US9048249B2 (en) | Integrated circuit chip with high speed input and output pins directly coupled to common node | |
| JP7456516B2 (ja) | 信号電源分離回路が構成される多層回路基板 | |
| US6476477B2 (en) | Electronic assembly providing shunting of electrical current | |
| CN113709963B (zh) | 一种pcb板及其制作方法、设备 | |
| JP7473258B1 (ja) | 配線基板切り替え装置および切り替え方法 | |
| JP4258168B2 (ja) | マザーボード | |
| JP3011198B1 (ja) | プリント回路基板 | |
| JP3954415B2 (ja) | 配線用補助パッケージ | |
| CN117574837A (zh) | 一种信号兼容线路的设计方法及信号兼容传输系统 | |
| CN117881078A (zh) | 一种高速信号线过孔、电路板和电子设备 | |
| JP2006041318A (ja) | 配線構造および電子機器 | |
| CA2218575C (en) | Trace-pad interface for improved signal quality | |
| JPH0629070U (ja) | Ｉｃソケット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060921 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070301 |