CN219552455U - 芯片输出信号在不同反射条件下的通用扩展测试板 - Google Patents

Abstract

本申请提出了一种芯片输出信号在不同反射条件下的通用扩展测试板。本申请的通用扩展测试板，设置有多条传输路径，多条所述传输路径的水平方向总长度实质相等，但多条所述传输路径的阻抗不完全相等。以此，可以利用不同的传输路径模拟不同的信号线非理想情况，例如在不同的引起反射条件下的质量变差情况，从而，可用于测试多种非理想情况下对信号的影响，并适用于单端或差分等多种类型的传输线。例如，本申请可用于于测试制作出的芯片为减少反射的最佳端接参数值，以及在各种不同的引起反射条件下的容限。

Description

芯片输出信号在不同反射条件下的通用扩展测试板

技术领域

本申请涉及芯片测试装置技术领域，具体涉及一种芯片输出信号在不同反射条件下的通用扩展测试板。

背景技术

如今半导体行业发展迅速，越来越多如涉及PCIe(peripheral componentinterconnect express，高速串行计算机扩展总线标准)、SRIO(Serial Rapid I/O)等协议的芯片上的信号速率已达到5Gbps以上，信号质量问题越发重要，芯片回片后对芯片的电信号质量测试已必不可少。基于此背景，有必要通过板卡模拟信号线非理想情况，例如在不同的引起反射条件下的质量变差情况，进而测试此种非理想情况下对信号的影响。

申请号为CN202120011234的发明专利公开了一种验证PCIE 3.0差分线对不等长影响眼图的夹具，考虑差分线在不同信号传输时延条件下的质量变差情况。

实用新型内容

本申请提出了一种芯片输出信号在不同反射条件下的通用扩展测试板。

第一方面，本申请提供一种芯片输出信号在不同反射条件下的通用扩展测试板，包括用于连接在芯片测试板和测试仪器之间的多条传输路径和返回路径，所述传输路径包括输入端、输出端和信号路径，所述输入端通过同轴电缆连接于所述芯片测试板，所述输出端通过同轴电缆连接于所述测试仪器，所述信号路径连接于所述输入端和所述输出端之间，所述返回路径接地，多条所述传输路径的水平方向总长度实质相等，至少部分所述传输路径上设置有阻抗不同的阻抗器件。

在一些可选的实施方式中，所述通用扩展测试板包括信号层和接地层，所述输入端、所述输出端和所述信号路径设置于所述信号层，所述返回路径为所述接地层，所述信号层和所述接地层被介电层间隔开。

在一些可选的实施方式中，所述信号路径为形成在所述信号层上的传输线，所述传输线的线间距与线宽的比值不小于5。

在一些可选的实施方式中，多条所述传输路径通过连接电阻、电容、电感的不同组合以及连接的不同位置来实现阻抗的变化。

在一些可选的实施方式中，多条所述传输路径包括以下类型传输路径中的至少两种：

一型传输路径，包括连接于一对输入端和输出端之间的信号路径；

二型传输路径，包括连接于一对输入端和输出端之间的信号路径，还包括电阻，该电阻连接于信号路径与返回路径之间、且相对于输入端更靠近输出端；

三型传输路径，包括连接于一对输入端和输出端之间的信号路径，还包括两个电阻，该两个电阻分别连接于信号路径与返回路径之间以及连接于信号路径与电源之间、且相对于输入端更靠近输出端；

四型传输路径，包括连接于一对输入端和输出端之间的信号路径，还包括电阻和电容，该电阻和电容串接于信号路径与返回路径之间、且相对于输入端更靠近输出端；

五型传输路径，包括连接于一对输入端和输出端之间的信号路径，还包括电阻，该电阻串接于信号路径上、且位于信号路径的中间位置；

六型传输路径，包括连接于一对输入端和输出端之间的信号路径，还包括电容，该电容连接于信号路径和返回路径之间、且相对于输入端更靠近输出端；

七型传输路径，包括连接于一对输入端和输出端之间的信号路径，还包括电容，该电容串接于信号路径上、且位于信号路径的中间位置；

八型传输路径，包括连接于一对输入端和输出端之间的信号路径，还包括电感，该电感串联于信号路径上、且位于信号路径的中间位置。

在一些可选的实施方式中，所述传输路径的水平方向总长度在3000-4000密耳之间。

在一些可选的实施方式中，所述测试仪器为高速示波器或误码仪。

在一些可选的实施方式中，所述输入端和所述输出端采用SMA同轴连接器。

本申请的通用扩展测试板，设置有多条传输路径，多条传输路径的水平方向总长度实质相等，但至少部分传输路径上设置有阻抗不同的阻抗器件，使得多条传输路径的阻抗不完全相等。以此，可以利用不同的传输路径模拟不同的信号线非理想情况，例如在不同的引起反射条件下的质量变差情况，从而，可用于测试多种非理想情况下对信号的影响，并适用于单端或差分等多种类型的传输线。例如，本申请可用于于测试制作出的芯片为减少反射的最佳端接参数值，以及在各种不同的引起反射条件下的容限。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1是本申请的应用场景的示意图；

图2是根据本申请的芯片输出信号在不同反射条件下的通用扩展测试板的一个实施例的示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明创造，而非对该发明创造的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明创造相关的部分。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”等应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请的描述中，需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

参考图1和图2，本申请实施例提供一种芯片输出信号在不同反射条件下的通用扩展测试板。

本申请实施例的通用扩展测试板1a，包括用于连接在芯片测试板2a和测试仪器3a之间的多条传输路径10和返回路径20，传输路径包括输入端11、输出端13和信号路径12，输入端11通过同轴电缆连接于芯片测试板2a，输出端13通过同轴电缆连接于测试仪器3a，信号路径12连接于输入端11和输出端13之间，返回路径20接地，多条传输路径10的水平方向总长度实质相等，至少部分传输路径10上设置有阻抗不同的阻抗器件，使得多条传输路径10的阻抗不完全相等。

这里，测试仪器3a可通过本申请实施例的通用扩展测试板1a，测试安装在芯片测试版2a上的芯片的电参数。芯片测试板1a多采用SMA同轴，可选的，本申请实施例的通用扩展测试板1a的输入端11和输出端13相应采用SMA同轴连接器，以此，即可通过同轴电缆将通用扩展测试板1a与芯片测试版2a的输出端对接，实现通用。

这里，所说的测试仪器3a包括但不限于为高速示波器或误码仪。

在一些可选的实施方式中，本申请实施例的通用扩展测试板1a，包括信号层和接地层，输入端11、输出端13和信号路径12设置于信号层，返回路径20为接地层，信号层和接地层被介电层间隔开。可选的，接地层可以包括整层铜箔作为接地平面。

在一些可选的实施方式中，信号路径12为形成在信号层上的传输线。传输线可以通过蚀刻等方式形成。可选的，传输线的线间距与线宽的比值不小于5，或者更进一步的，不小于10，以此可以尽量避免传输线之间的串扰影响。

在一些可选的实施方式中，多条传输路径10上可以各自连接或不连接阻抗器件，阻抗器件包括但不限于电阻14、电容15、电感16中的至少一种，至少部分传输路径10通过连接电阻14、电容15、电感16的不同组合以及连接的不同位置来实现不同的阻抗。

在一些可选的实施方式中，传输路径10的水平方向总长度与信号频率相关，例如可以在3000-4000密耳之间，示例性的，可以是3000密耳。其中，1密耳(mil)＝0.0254毫米(MM)。这里，所说的水平方向总长度可以理解从输入端11到输出端13之间的传输线及其上串接的阻抗器件(如果有的话)的总长度。

在一些可选的实施方式中，多条传输路径10包括以下类型传输路径中的至少两种：

一型传输路径，包括连接于一对输入端11和输出端13之间的信号路径12。例如图2中的第①和第②条传输路径。这里，构成信号路径12的传输线的长度例如为3000mil(密耳)。示例性的，传输线的阻值可以为50欧姆。

二型传输路径，包括连接于一对输入端11和输出端13之间的信号路径12，还包括电阻14，该电阻14连接于信号路径12与返回路径20之间、且相对于输入端11更靠近输出端13；例如图2中的第③条传输路径。这里，构成信号路径12的传输线的长度例如为3000mil(密耳)。此处的电阻14为远端并联端接电阻，可选的，此电阻的阻值14等于传输线的特性阻抗。

三型传输路径，包括连接于一对输入端11和输出端13之间的信号路径12，还包括两个电阻14，该两个电阻14分别连接于信号路径12与返回路径20之间以及连接于信号路径12与电源17之间、且相对于输入端11更靠近输出端13；例如图2中的第④条传输路径。这里，构成信号路径12的传输线的长度例如为3000mil(密耳)。此处的电阻14为戴维南端接电阻，可选的，此处的两个电阻14的并联值等于传输线的特性阻抗。

四型传输路径，包括连接于一对输入端11和输出端13之间的信号路径12，还包括电阻14和电容15，该电阻14和电容15串接于信号路径12与返回路径20之间、且相对于输入端11更靠近输出端13；例如图2中的第⑤条传输路径。这里，构成信号路径12的传输线的长度例如为3000mil(密耳)。可选的，此处RC端接的电阻14的阻值等于传输线的特性阻抗，电容15的电容值的选择要考虑传输线的延时以及信号游程长度对应的时间间隔，通常在几百pF的量级。

五型传输路径，包括连接于一对输入端11和输出端13之间的信号路径12，还包括电阻14，该电阻14串接于信号路径12上、且位于信号路径12的中间位置；例如图2中的第⑥条传输路径。这里，构成信号路径12的传输线的长度以及其中串接的电阻14的长度之和例如为3000mil(密耳)。这里，所说的位于信号路径12的中间位置例如可以是距离输入端11为1500mil处。此处电阻14阻值的选取取决于模拟的阻抗突变量，示例性的，如单端信号传输线特性阻抗多为50欧姆，此处可选择55欧姆电阻模拟颈状线区域的阻抗增加量。

六型传输路径，包括连接于一对输入端11和输出端13之间的信号路径12，还包括电容15，该电容15连接于信号路径12和返回路径20之间、且相对于输入端11更靠近输出端13；例如图2中的第⑦条传输路径。这里，构成信号路径12的传输线的长度例如为3000mil(密耳)。此处电容15容值的选取取决于模拟的阻抗不连续环境，示例性的，如实际接收器都有门输入电容，一般为2pF，此外接收器的封装信号引脚与返回路径之间还会有约1pF的电容。仅模拟门输入电容的影响则电容值可取为2pF，加上封装引脚的影响则电容值可取的更大一些。

七型传输路径，包括连接于一对输入端11和输出端13之间的信号路径12，还包括电容15，该电容15串接于信号路径12上、且位于信号路径12的中间位置；例如图2中的第⑧条传输路径。这里，构成信号路径12的传输线的长度和电容15的长度之和例如为3000mil(密耳)。这里，所说的位于信号路径12的中间位置例如可以是距离输入端11为1500mil处。此处电容15容值的选取取决于模拟的阻抗不连续环境，示例性的，如传输线中途一个过孔的电容量可能在0.15pF左右。

八型传输路径，包括连接于一对输入端11和输出端13之间的信号路径，还包括电感16，该电感16串联于信号路径12上、且位于信号路径12的中间位置；例如图2中的第⑨条传输路径。这里，所说的位于信号路径12的中间位置例如可以是距离输入端11为1500mil处。这里，构成信号路径12的传输线的长度和电感16的长度之和例如为3000mil(密耳)。此处电感16感值的选取取决于模拟的阻抗不连续环境，示例性的，如传输线中途一个连接器引脚残留的回路电感可能在5nH左右。

在一些可选的实施方式中，电阻14、电容15、电感16的大小可根据需要调整，以测试制作出的芯片为减少反射的最佳端接参数值，以及在各种不同的引起反射条件下的容限。

在一些可选的实施方式中，电阻14、电容15、电感16的大小与信号频率相关，传输线的长度与信号频率相关。

下面，进一步介绍本申请实施例的通用扩展测试板1a的使用方法。具体将通用扩展测试板1a的哪个输入端对接芯片测试板输出端，及，使用上述几种类型的传输路径中的哪一种，具体方案如下所述：

(1)测试单端信号无任何端接，用第①对或第②对表示的一型传输路径。

(2)测试单端信号远端并联端接，用第③对表示的二型传输路径。

(3)测试单端信号远端戴维南端接，用第④对表示的三型传输路径。

(4)测试单端信号远端RC端接，用第⑤对表示的四型传输路径。

(5)电路板上线条常常要通过过孔区域或在元件密集区域布线，此时线宽必然变窄，收缩成颈状。如果传输线上有这么一小段的线宽变化，阻抗一般就是变大的，为了模拟这一现象，用第⑥对表示的五型传输路径。

(6)实际接收器都有门输入电容，此外接收器的封装信号引脚与返回路径之间还会有电容，这些电容在传输线的末端，为了模拟这一现象，用第⑦对表示的六型传输路径。

(7)测试焊盘、过孔或连接到互连中途的短桩线，都起着集总电容器的作用，这些位置在传输线上位置不固定，为了模拟这一现象，用第⑧对表示的七型传输路径。

(8)连接到传输线上的任何串联连接都有一些相应的串联回路电感，如串联端接电阻器、各种连接器等，为了模拟这一现象，用第⑨对表示的八型传输路径。

(9)测试差分信号无任何端接及额外阻抗突变，用第①对和第②对表示的一型传输路径。

(10)当差分信号线不完全对称，可能出现差分信号和共模信号之间的相互转化，测试差分信号当差分信号线中的一条信号线理想而另一条信号线有突变时，将其中的理想差分信号线接第①对或第②对表示的一型传输路径。非理想差分信号线根据上述情况接第⑥对、第⑦对、第⑧对或第⑨对表示的五型、六型、七型或八型传输路径。

综上，本申请实施例提出了一种芯片输出信号在不同反射条件下的通用扩展测试板，用于连接在芯片测试板和测试仪器之间，其设置有多条传输路径，多条所述传输路径的水平方向总长度实质相等，但多条所述传输路径的阻抗不完全相等。以此，可以利用不同的传输路径模拟不同的信号线非理想情况，例如在不同的引起反射条件下的质量变差情况，从而，可用于测试多种非理想情况下对信号的影响，并适用于单端或差分等不同类型的传输线。例如，本申请可用于于测试制作出的芯片为减少反射的最佳端接参数值，以及在各种不同的引起反射条件下的容限。

本申请采用电阻、电容、电感的不同组合以及具体放置在传输线的不同位置来模拟实际可能存在的阻抗不连续情境，若仅改变组合方式或放置的传输线位置视为本专利的替代方案。

以上，通过具体实施例对本申请的技术方案进行了详细说明。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其它实施例的相关描述。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中申请的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (8)

1.一种芯片输出信号在不同反射条件下的通用扩展测试板，其特征在于，包括用于连接在芯片测试板和测试仪器之间的多条传输路径和返回路径，所述传输路径包括输入端、输出端和信号路径，所述输入端通过同轴电缆连接于所述芯片测试板，所述输出端通过同轴电缆连接于所述测试仪器，所述信号路径连接于所述输入端和所述输出端之间，所述返回路径接地，多条所述传输路径的水平方向总长度实质相等，至少部分所述传输路径上设置有阻抗不同的阻抗器件。

2.根据权利要求1所述的芯片输出信号在不同反射条件下的通用扩展测试板，其特征在于，包括信号层和接地层，所述输入端、所述输出端和所述信号路径设置于所述信号层，所述返回路径为所述接地层，所述信号层和所述接地层被介电层间隔开。

3.根据权利要求2所述的芯片输出信号在不同反射条件下的通用扩展测试板，其特征在于，所述信号路径为形成在所述信号层上的传输线，所述传输线的线间距与线宽的比值不小于5。

4.根据权利要求1所述的芯片输出信号在不同反射条件下的通用扩展测试板，其特征在于，所述阻抗器件包括电阻、电容、电感中的至少一种，至少部分所述传输路径通过连接电阻、电容、电感的不同组合以及连接的不同位置来实现不同的阻抗。

5.根据权利要求1所述的芯片输出信号在不同反射条件下的通用扩展测试板，其特征在于，多条所述传输路径包括以下类型传输路径中的至少两种：

一型传输路径，包括连接于一对输入端和输出端之间的信号路径；

二型传输路径，包括连接于一对输入端和输出端之间的信号路径，还包括电阻，该电阻连接于信号路径与返回路径之间、且相对于输入端更靠近输出端；

三型传输路径，包括连接于一对输入端和输出端之间的信号路径，还包括两个电阻，该两个电阻分别连接于信号路径与返回路径之间以及连接于信号路径与电源之间、且相对于输入端更靠近输出端；

四型传输路径，包括连接于一对输入端和输出端之间的信号路径，还包括电阻和电容，该电阻和电容串接于信号路径与返回路径之间、且相对于输入端更靠近输出端；

五型传输路径，包括连接于一对输入端和输出端之间的信号路径，还包括电阻，该电阻串接于信号路径上、且位于信号路径的中间位置；

六型传输路径，包括连接于一对输入端和输出端之间的信号路径，还包括电容，该电容连接于信号路径和返回路径之间、且相对于输入端更靠近输出端；

七型传输路径，包括连接于一对输入端和输出端之间的信号路径，还包括电容，该电容串接于信号路径上、且位于信号路径的中间位置；

八型传输路径，包括连接于一对输入端和输出端之间的信号路径，还包括电感，该电感串联于信号路径上、且位于信号路径的中间位置。

6.根据权利要求1所述的芯片输出信号在不同反射条件下的通用扩展测试板，其特征在于，所述传输路径的水平方向总长度在3000-4000密耳之间。

7.根据权利要求1所述的芯片输出信号在不同反射条件下的通用扩展测试板，其特征在于，所述测试仪器为高速示波器或误码仪。

8.根据权利要求1所述的芯片输出信号在不同反射条件下的通用扩展测试板，其特征在于，所述输入端和所述输出端采用SMA同轴连接器。