CN102474476B - 差动信号传输线路、ic封装件以及它们的试验方法 - Google Patents

差动信号传输线路、ic封装件以及它们的试验方法 Download PDF

Info

Publication number
CN102474476B
CN102474476B CN201180002860.3A CN201180002860A CN102474476B CN 102474476 B CN102474476 B CN 102474476B CN 201180002860 A CN201180002860 A CN 201180002860A CN 102474476 B CN102474476 B CN 102474476B
Authority
CN
China
Prior art keywords
terminal
mentioned
signal
packaging part
test method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180002860.3A
Other languages
English (en)
Other versions
CN102474476A (zh
Inventor
增田耕平
柴田修
末永宽
齐藤义行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN102474476A publication Critical patent/CN102474476A/zh
Application granted granted Critical
Publication of CN102474476B publication Critical patent/CN102474476B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/50—Systems for transmission between fixed stations via two-conductor transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Dc Digital Transmission (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种差动信号传输线路、IC封装件以及它们的试验方法IC。封装件(50)具有：集成电路(10)，其发送接收由具有正极性的信号和具有负极性的信号构成的一对差动信号；传输具有正极性的信号的第一信号端子(41a)；传输具有负极性的信号的第二信号端子(41b)；以及配置在第一信号端子与第二信号端子之间的第三端子(43)。第一以及第二端子与集成电路电连接，第三端子(43)不与集成电路电连接。

Description

差动信号传输线路、IC封装件以及它们的试验方法
技术领域
本发明涉及一种具有传输差动信号的端子的差动信号传输线路以及具有这种传输线路的IC封装件和它们的试验方法。
背景技术
近年来，用于在设备之间或设备内传输数据的接口越来越高速化，能够传输Gbps讯息的高速数字接口正成为主流。作为高速数字接口的代表有SATA(SerialATA)或USB3.0等。
如果数字信号高速化，则信号的周期变短，时间轴上的定时余量减少。因此，会明显地受到在设备内部生成的噪声或外部噪声的影响，从而导致接收性能变差。考虑到针对这些噪声的抗扰性，在很多的高速数字接口中使用了差动传输方式。差动传输方式是使用正与负的互补信号即差动信号进行传输的传输方式。在利用差动传输方式下，正信号的磁场和负信号的磁场相互抵消，因此噪声辐射低。另外，由于取正信号与负信号的差动进行信号接收，因此，外部噪声会被抵消，噪声抗扰性也高。
因此，在对应于使用差动传输方式的高速数字接口的传输装置中，需要适当地设计装置整体，以便获得合适的噪声抗扰性。具体而言，在装置如图11(a)所示由连接器、信号布线、IC封装件以及LSI构成的情况下，为了获得良好的噪声抗扰性，需要使连接器、布线、IC封装件和LSI的各构成要素之间的特性阻抗匹配或者使正信号的布线长度和负信号的布线长度一致等。
但是，认为在各构成要素没有被充分设计的情况下或受到外部噪声的影响的情况下，差动信号的信号质量会变差。因此，需要对进行信号接收的LSI单体的接收性能进行试验的方法。
另外，对于这些高速数字接口来讲回波损耗会成为问题。回波损耗(反射损失)是入射波与反射波的功率比，一般用数字表示。近年来，针对高速数字接口引入了回波损耗规定，要求回波损耗抑制在规定值以内。
因此，在对应于高速数字接口的传输装置中，就需要对整个装置进行适当的设计，以便遵守回波损耗规定。具体而言，在装置如图11(a)所示由连接器、布线、IC封装件以及LSI构成的情况下，为了获得良好的回波损耗特性，就需要使连接器、布线、IC封装件以及LSI的各构成要素之间的特性阻抗匹配。
另外，作为与传输差动信号的IC封装件相关的发明被公开在以下的现有技术文献中。
(现有技术文献)
(专利文献)
专利文献1：JP特开2009-267227号公报
专利文献2：JP特开2009-4628号公报
专利文献3：JP特开2006-262460号公报
(发明概要)
(发明要解决的技术问题)
但是，在这些文献中并没有明确公开LSI单体的噪声抗扰性的试验方法。而且，在实际的装置中，使构成要素之间的特性阻抗的匹配很困难。一般来讲，如图11(b)所示，在构成要素之间的连接部分会产生特性阻抗的变动。例如，在图11(b)中，在IC封装件(引线框和焊线)与LSI的连接部分附近，特性阻抗会大幅度地降低。
这种IC封装件与LSI的连接部分附近的特性阻抗的降低会导致回波损耗特性的恶化，结果会产生不能遵守回波损耗规定的问题。
发明内容
本发明是为了解决上述课题而实现的，其目的是提供一种改善传输线路的特性阻抗、实现良好的回波损耗特性的差动信号传输线路以及包括它的IC封装件。并且，还提供一种使用IC封装件或连接器来评估LSI单体的噪声抗扰性的传输线路结构及其试验方法。
(解决技术课题的手段)
本发明的IC封装件具有：集成电路，其发送接收由具有正极性的信号和具有负极性的信号构成的一对差动信号；传输具有正极性的信号的第一信号端子；传输具有负极性的信号的第二信号端子；以及配置在第一信号端子与第二信号端子之间的第三端子。第一及第二端子与集成电路电连接，第三端子不与集成电路电连接。
本发明的差动信号传输线路用于传输由第一差动信号和第二差动信号构成的一对差动信号，该差动信号传输线路具有传输第一差动信号的第一信号端子；传输第二差动信号的第二信号端子；以及配置在第一信号端子与第二信号端子之间、且与任何的电位都不连接的第三端子。
本发明的第一试验方法是上述IC封装件或差动信号传输线路的试验方法，对非连接端子施加测试用的噪声信号，在对第三端子施加噪声信号时，通过进行接收性能的评估来评估共模噪声抗扰性。
本发明的第二试验方法是上述IC封装件或差动信号传输线路的试验方法，对第三端子施加ESD(静电放电)，在对第三端子施加ESD时，通过进行接收性能的评估来评估ESD抗扰性。
本发明的第三试验方法是上述IC封装件或差动信号传输线路的试验方法，经由电阻将第三端子与接地电位连接，对第一及第二信号端子分别施加测试用的差动信号，测量在与第三端子连接的电阻上产生的电压，根据所测量的电压来评估差动信号的时间差。
(发明效果)
根据本发明的IC封装件或差动信号传输线路，通过在差动信号端子之间设置第三端子，能拓宽差动信号端子之间的间隔，能降低信号端子之间的耦合电容以及互感，并且能够提高差动信号传输线路的特性阻抗。其结果是，能够提高差动信号传输线路的回波损耗特性。另外，根据本发明的IC封装件或差动信号传输线路，能够使用第三端子作为评估IC封装件或差动信号传输线路的性能时的测试端子，能够进行各种试验。
附图说明
图1(a)是表示作为本发明的差动信号传输线路(或者差动信号传输装置)的一个实施方式的IC封装件的构成的图；(b)是说明与实施方式1的IC封装件的差动信号传输相关的连接端子的配置的图。
图2是用于说明针对使用NC端子的差动信号进行的共模噪声施加试验的图。
图3是用于说明针对使用NC端子的差动信号进行的ESD施加试验的图。
图4是用于说明使用NC端子的差动信号的内部时间差评估试验的图。
图5是表示IC封装件的阻抗特性的测量结果的图。
图6是表示IC封装件的回波损耗特性的测量结果的图。
图7是用于说明IC封装件的NC端子接地使用的状态的图。
图8是用于说明设置了多个NC端子的IC封装件的图。
图9是用于说明配置在与两个差动信号端子相距相等距离的位置上的NC端子的配置的图。
图10是用于说明作为本发明的差动信号传输线路(或者差动信号传输装置)的一个实施方式的连接器的端子的图。
图11(a)是表示与以往的高速数字接口对应的传输装置的构成的图；(b)是用于说明回波损耗特性的问题的图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
(实施方式1)
1.IC封装件的构成
图1(a)是表示作为本发明的差动信号传输线路(或者差动信号传输装置)的一个实施方式的IC封装件的构成的图。本实施方式的IC封装件50在内部具有LSI芯片10。LSI芯片10具有多个端子(图中没有表示)，各端子经由焊线20、21a、21b、...与引线框40、41a、41b、...连接。另外，在图1(a)中，为了便于说明，只记载了IC封装件50的一部分的连接端子。
IC封装件50被树脂成型，在其内部封入LSI芯片10、焊线20、21a、21b、...以及引线框40、41a、41b、...的一部分。在引线框40、41a、41b、...中露出于树脂模具的外部的部分，发挥将IC封装件50安装在印刷电路板60时的连接端子的功能。
本实施方式的LSI芯片10对应于使用SATA(Serial-ATA)或USB3.0等的差动信号能够进行高速信号传输的接口，因此，IC封装件50具有用于传输差动信号的信号端子。图1(b)是用于说明与本实施方式的IC封装件50的差动信号传输相关的连接端子的配置的图。连接端子41a、41b是传输差动信号的端子，连接端子41a传输正侧的差动信号(S+)，连接端子41b传输负侧的差动信号(S-)。另外，连接端子42a、42b是与基准电位连接的端子。以下，将连接端子41a、41b称为“差动信号端子”；将连接端子42a、42b称为“接地端子”。
特别地，在本实施方式中，在差动信号端子41a与差动信号端子41b之间设置了端子43。该端子43是与任何的电位都不连接的端子(以下，将这种端子称为“NC端子”)。即，差动信号端子41a、41b(即，引线框41a、41b)以及接地端子42a、42b(即，引线框42a、42b)等经由焊线21a、21b、...与LSI芯片10的各端子连接，相比之下，NC端子43(即，引线框43)与LSI芯片10的端子以及其他任何的节点都不连接。通过在差动信号端子41a与差动信号端子41b之间设置这种NC端子43，能够改善回波损耗特性(详细内容后面将要说明)。
在此，由于设置了NC端子43，因此会有施加给NC端子43的噪声的影响的顾虑。但是，在本实施方式中，NC端子43不与LSI芯片10的端子连接。因此，即使对NC端子43施加噪声，也会防止该噪声传递到LSI芯片10。另外，即使施加给NC端子43的噪声借助NC端子43与差动信号端子41a以及差动信号端子41b之间的耦合而被传递到差动信号端子41a以及差动信号端子41b，也会由于差动信号的特性，而在接收差动信号的装置侧使噪声被消除。
另外，在本实施方式中，虽然NC端子43(引线框43)没有与焊线连接，但是如果焊线与LSI内部的任何电位都不连接，则焊线可以与NC端子43(引线框43)连接。
2.使用NC端子的IC封装件的各种试验
本实施方式的IC封装件50的NC端子43，虽然在通常使用时作为非连接端子而在与任何的电位(节点)都不连接的状态下被使用，但是，在评估IC封装件的性能的规定的试验时能够被用作测试端子。以下，对使用NC端子43作为测试端子的试验方法进行说明。
2.1对差动信号进行的共模噪声施加试验
参照图2来说明针对IC封装件50的对差动信号进行的共模噪声施加试验。
经由0欧姆的电阻R将NC端子43与信号端子63连接，将连接器61与差动信号端子41a、41b连接。经由信号端子63向NC端子43施加噪声信号。由此，从NC端子43(即引线框43)向两个差动信号端子41a、41b(即，引线框41a、41b)施加共模噪声。通过在该状态下评估接收性能，来评估LSI的共模噪声的抗扰性。
如上所述，本实施方式的IC封装件50，在通常的使用时与NC端子43没有任何连接，在共模噪声抗扰性试验时连接了电阻R，使用NC端子43作为用于施加噪声的测试用端子，由此，能够评估共模噪声抗扰性。
2.2对差动信号进行的ESD施加试验
参照图3来说明针对IC封装件50的对差动信号进行的ESD施加试验。
使用ESD枪等对NC端子43施加ESD(静电放电：ElectrostaticDischarge)。由此，从NC端子的引线框43向两个差动信号端子的引线框41a、41b施加ESD。通过在该状态下评估接收性能，能够评估LSI的抗ESD性。
如上所述，本实施方式的IC封装件50，在通常的使用时与NC端子43没有任何连接，在抗ESD性试验时使用NC端子43作为用于施加ESD的测试用端子，由此，能够进行抗ESD性试验。
2.3差动信号的内部时间差(intra-skew)评估试验
参照图4来说明针对IC封装件50的差动信号的内部时间差评估试验。内部时间差是指：正侧的差动信号(S+)与负侧的差动信号(S-)的时间差(skew)。
经由电阻R将NC端子43与地连接。并且，对差动信号端子41a、41b分别施加差动信号(S+、S-)。在此，如果在各自的差动信号端子41a、41b传播的差动信号之间没有时间差，则与NC端子43连接的电阻R中不产生电压。但是，如果在各自的差动信号端子41a、41b传播的差动信号之间存在时间差(skew)，则在该时间差的期间在电阻R的两端会产生电压。通过测量该产生的电压，能够评估差动信号的内部时间差。
当在差动信号端子41a、41b中传输的信号没有时间差(skew)时，在NC端子43上，差动信号端子41a产生的电场的影响和差动信号端子41b产生的电场的影响会相互抵消，因此，在电阻R中不产生电压。但是，如果在差动信号端子41a和41b中传输的信号有时间差(skew)，则在该时间差的期间内，差动信号端子41a产生的电场的影响和差动信号端子41b产生的电场的影响不会相互抵消，因此，在与NC端子43连接的电阻R上会产生电压。因此，通过测量在该电阻R上产生的电压，能够评估内部时间差。
如上所述，本实施方式的IC封装件50，在通常的使用时与NC端子43没有任何连接，在内部时间差评估时通过使用NC端子43作为测试用端子，能够进行内部时间差评估。
3使用NC端子的IC封装件的特性阻抗
在本实施方式的IC封装件50中，在差动信号端子41a和41b之间设置了NC端子43。由此，与没有设置NC端子43的情况相比，能够更长地确保差动信号端子41a和41b之间、即引线框41a和41b之间的距离。因此，能够更加降低这些端子(引线框)41a和41b之间的耦合电容以及互感，并能提高IC封装件50的特性阻抗，其结果是，能够提高回波损耗特性。
图5是表示IC封装件的阻抗特性的测量结果的图。另外，图6是表示IC封装件的回波损耗特性的测量结果的图。在图5、6中，实线表示如本实施方式所示，在差动信号端子41a和41b之间设置了NC端子43的情况下的特性；虚线表示没有设置NC端子43的以往的构成的情况下的特性。另外，在图5中，虽然横轴表示时间，但是时间对应于与IC封装件的端子相距的距离。例如，在图6中，虽然在6400μsec附近特性阻抗大幅度地变动，但是6400μsec附近相当于LSI芯片与连接端子(即引线框)被连接的位置附近。
通过图5可知：如本实施方式所示，通过在差动信号端子41a和41b之间设置NC端子43，能够抑制阻抗特性的变动。另外，通过图6可知：如本实施方式所示，通过在差动信号端子41a和41b之间设置NC端子43，能够抑制回波损耗。
如上所述，当进行IC封装件50的测试时，通过使用NC端子43作为测试端子能够进行IC封装件50的各种性能评估，另一方面，当在IC封装件50的通常使用时，通过不将NC端子43与任何的电位连接，能够改善回波损耗特性。
4.变形例
以下，对几个变形例进行说明。
(1)在上述例子中，虽然对NC端子43与任何的电位都不连接的例子进行了说明，但是NC端子43也可以与基准电位连接。即，在IC封装件50的工作时，可以将NC端子43与基准电位连接(参照图7)。通过将NC端子43与基准电位连接，在NC端子43与差动信号端子41a、41b之间会形成电容。在IC封装件的工作时，即使向差动信号端子41a、41b输入共模噪声或ESD，也由于在NC端子43与差动信号端子41a、41b之间所形成的电容的缘故，共模噪声或ESD会被接地电位消除，能够防止共模噪声或ESD的影响。
(2)在上述例子中，虽然对在差动信号端子41a与差动信号端子41b之间设置一个NC端子43的例子进行了说明，但是也可以设置多个NC端子。例如，既可以如图8所示设置两个，也可以设置三个或四个(为了使特性阻抗为100Ω，优选设置两个或三个)。
(3)关于NC端子43的配置，优选以NC端子43与差动信号端子41a之间的距离以及NC端子43与差动信号端子41b之间的距离相等的方式配置NC端子43。如图9所示，NC端子43按照以下方式配置：从IC封装件50的内部越朝向外部，NC端子43与差动信号端子41a、41b之间的间隔越宽(d1＜d2＜d3)，但是NC端子43与差动信号端子41a之间的间隔和NC端子43与差动信号端子41b之间的间隔相等。通过这样配置NC端子，能够获得与锥形结构相同的效果，因此能够防止特性阻抗的急剧变化。
实施方式2
实施方式1中显示了将本发明的思想应用于IC封装件的例子。本实施方式中表现了将本发明的思想应用于连接器的例子。
图10(a)是本实施方式的连接器的俯视图，图10(b)是本实施方式的连接器的侧视图。本实施方式的连接器100是具有开口部，且在该开口部中能够插入具有与连接器100的端子组对应的端子组的其他的连接器(图中没有表示)(以下称为“插拔式连接器(plug-connector)”)的连接器。本实施方式的连接器100也与使用SATA(Serial-ATA)或USB3.0等的差动信号能够进行高速信号传输的接口对应。
如图10(a)所示，在连接器100的开口部内侧配置了多个用于与插拔式连接器的各个端子电连接的连接端子。多个连接端子中包括连接端子141a、141b、142a和143。连接端子141a、141b是用于将差动信号(S+、S-)分别传输的差动信号端子。另外，连接端子142a、142b是与基准电位连接的接地端子。连接端子143是与任何的电位都不连接的NC端子。
另外，在连接器100的外侧设置了用于与印刷电路板电连接的多个连接端子(参照图10(a)、(b))。在连接器100的外侧设置的连接端子被设置为与配置在连接器开口部的内侧的连接端子对应。在设置于连接器100的外侧的多个连接端子中，包括连接端子151a、151b、152a和153。连接端子151a、151b是差动信号端子，与分别设置在开口部的内侧的连接端子141a、141b物理性连接。连接端子152a、152b是接地端子，与分别设置在开口部的内侧的连接端子142a、142b物理性连接。连接端子153是与任何的电位都不连接的端子，且与连接端子143物理性连接。
即使在具有以上所述的端子构成的本实施方式的连接器100中，也能够以与实施方式1相同的原理来改善阻抗特性并提高回波损耗特性。另外，也能够使用连接器100的端子153作为测试端子。
另外，在本实施方式的连接器100的开口能够插入的插拔式连接器，也可以具有与连接器100的连接端子141a、141b、142a和143分别对应的端子。即，插拔式连接器具有与差动信号端子141a、141b对应的两个差动信号端子，并且，在该差动信号端子之间，还可以具有与任何的电位都不连接的对应于端子143的端子。
虽然在上述实施方式1和2中将本发明的思想应用于IC封装件或连接器，但不局限于此。本发明的思想能够应用于排列了包括传输差动信号的端子的多个端子的装置中。
(产业上的可利用性)
本发明对于排列了包括传输差动信号的端子的多个端子的装置(IC封装件或连接器等)非常有用。
附图标记的说明：
10LSI
20、21a、21b焊线
40、41a、41b、42a、42b、43引线框(端子)
50IC封装件
60印刷电路板
61连接器
63信号端子
100连接器
141a、141b、142a、142b、143引线框(端子)
151a、151b、152a、152b、153引线框(端子)

Claims (22)

1.一种差动信号传输线路，用于传输由具有正极性的信号和具有负极性的信号构成的一对差动信号，
上述差动信号传输线路具有：
第一信号端子，其传输上述具有正极性的信号；
第二信号端子，其传输上述具有负极性的信号；以及
第三端子，其配置在上述第一信号端子与上述第二信号端子之间，并且与任何电位都不连接，
还具有与基准电位连接的第一及第二接地端子，
在上述第一接地端子与上述第二接地端子之间配置有上述第一、第二信号端子以及第三端子。
2.根据权利要求1所述的差动信号传输线路，其中，
上述第三端子在该差动信号传输线路的规定性能试验时被用作测试端子。
3.一种IC封装件，
具有权利要求1或2所述的差动信号传输线路。
4.一种连接器，
具有权利要求1或2所述的差动信号传输线路。
5.一种差动信号传输线路的试验方法，该差动信号传输线路是权利要求2所述的差动信号传输线路，
在上述试验方法中，
对上述第三端子施加测试用的噪声信号，
在向上述第三端子施加噪声信号时，评估接收性能，由此，来评估共模噪声抗扰性。
6.一种差动信号传输线路的试验方法，该差动信号传输线路是权利要求2所述的差动信号传输线路，
在上述试验方法中，
对上述第三端子施加静电放电，
在向上述第三端子施加静电放电时，评估接收性能，由此，来评估抗静电放电性。
7.一种差动信号传输线路的试验方法，该差动信号传输线路是权利要求2所述的差动信号传输线路，
在上述试验方法中，
经由电阻将上述第三端子与接地电位连接，
对上述第一及第二信号端子分别施加测试用的差动信号，
测量在与上述第三端子连接的电阻上产生的电压，
根据所测量的电压来评估差动信号的时间差。
8.一种IC封装件的试验方法，该IC封装件具有：
集成电路，其发送接收由具有正极性的信号和具有负极性的信号构成的一对差动信号；
第一信号端子，其传输上述具有正极性的信号；
第二信号端子，其传输上述具有负极性的信号；以及
第三端子，其配置在上述第一信号端子与上述第二信号端子之间，
上述第一及第二信号端子与上述集成电路电连接，
上述第三端子不与上述集成电路电连接，
在上述试验方法中，
对上述第三端子施加测试用的噪声信号，
在向上述第三端子施加噪声信号时，评估接收性能，由此，来评估共模噪声抗扰性。
9.根据权利要求8所述的IC封装件的试验方法，其中，
上述第三端子是与基准电位连接的端子。
10.根据权利要求8所述的IC封装件的试验方法，其中，
在上述IC封装件中设置有多个上述第三端子。
11.根据权利要求8所述的IC封装件的试验方法，其中，
上述第一及第二信号端子和上述第三端子具有：露出于IC封装件外部表面的部分、和向IC封装件内部延伸的部分，
上述第三端子的向IC封装件内部延伸的部分被配置在分别与上述第一信号端子的向IC封装件内部延伸的部分、和上述第二信号端子的向IC封装件内部延伸的部分相距相等距离的位置上。
12.根据权利要求8所述的IC封装件的试验方法，其中，
上述IC封装件还具有与基准电位连接的第一及第二接地端子，
在上述第一接地端子与上述第二接地端子之间配置有上述第一、第二信号端子以及第三端子。
13.一种IC封装件的试验方法，该IC封装件具有：
集成电路，其发送接收由具有正极性的信号和具有负极性的信号构成的一对差动信号；
第一信号端子，其传输上述具有正极性的信号；
第二信号端子，其传输上述具有负极性的信号；以及
第三端子，其配置在上述第一信号端子与上述第二信号端子之间，
上述第一及第二信号端子与上述集成电路电连接，
上述第三端子不与上述集成电路电连接，
在上述试验方法中，
对上述第三端子施加静电放电，
在向上述第三端子施加静电放电时，评估接收性能，由此，来评估抗静电放电性。
14.根据权利要求13所述的IC封装件的试验方法，其中，
上述第三端子是与基准电位连接的端子。
15.根据权利要求13所述的IC封装件的试验方法，其中，
在上述IC封装件中设置有多个上述第三端子。
16.根据权利要求13所述的IC封装件的试验方法，其中，
上述第一及第二信号端子和上述第三端子具有：露出于IC封装件外部表面的部分、和向IC封装件内部延伸的部分，
上述第三端子的向IC封装件内部延伸的部分被配置在分别与上述第一信号端子的向IC封装件内部延伸的部分、和上述第二信号端子的向IC封装件内部延伸的部分相距相等距离的位置上。
17.根据权利要求13所述的IC封装件的试验方法，其中，
上述IC封装件还具有与基准电位连接的第一及第二接地端子，
在上述第一接地端子与上述第二接地端子之间配置有上述第一、第二信号端子以及第三端子。
18.一种IC封装件的试验方法，该IC封装件具有：
集成电路，其发送接收由具有正极性的信号和具有负极性的信号构成的一对差动信号；
第一信号端子，其传输上述具有正极性的信号；
第二信号端子，其传输上述具有负极性的信号；以及
第三端子，其配置在上述第一信号端子与上述第二信号端子之间，
上述第一及第二信号端子与上述集成电路电连接，
上述第三端子不与上述集成电路电连接，
在上述试验方法中，
经由电阻将上述第三端子与接地电位连接，
对上述第一及第二信号端子分别施加测试用的差动信号，
测量在与上述第三端子连接的电阻上产生的电压，
根据所测量的电压来评估差动信号的时间差。
19.根据权利要求18所述的IC封装件的试验方法，其中，
上述第三端子是与基准电位连接的端子。
20.根据权利要求18所述的IC封装件的试验方法，其中，
在上述IC封装件中设置有多个上述第三端子。
21.根据权利要求18所述的IC封装件的试验方法，其中，
上述第一及第二信号端子和上述第三端子具有：露出于IC封装件外部表面的部分、和向IC封装件内部延伸的部分，
上述第三端子的向IC封装件内部延伸的部分被配置在分别与上述第一信号端子的向IC封装件内部延伸的部分、和上述第二信号端子的向IC封装件内部延伸的部分相距相等距离的位置上。
22.根据权利要求18所述的IC封装件的试验方法，其中，
上述IC封装件还具有与基准电位连接的第一及第二接地端子，
在上述第一接地端子与上述第二接地端子之间配置有上述第一、第二信号端子以及第三端子。
CN201180002860.3A 2010-05-12 2011-04-13 差动信号传输线路、ic封装件以及它们的试验方法 Expired - Fee Related CN102474476B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010110220 2010-05-12
JP2010-110220 2010-05-12
PCT/JP2011/002188 WO2011142079A1 (ja) 2010-05-12 2011-04-13 差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法

Publications (2)

Publication Number Publication Date
CN102474476A CN102474476A (zh) 2012-05-23
CN102474476B true CN102474476B (zh) 2016-06-15

Family

ID=44914140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180002860.3A Expired - Fee Related CN102474476B (zh) 2010-05-12 2011-04-13 差动信号传输线路、ic封装件以及它们的试验方法

Country Status (5)

Country Link
US (1) US20120112784A1 (zh)
EP (1) EP2571213A4 (zh)
JP (1) JP5629313B2 (zh)
CN (1) CN102474476B (zh)
WO (1) WO2011142079A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837188B2 (en) * 2012-07-06 2017-12-05 Nxp B.V. Differential return loss supporting high speed bus interfaces
US10109904B2 (en) 2015-08-11 2018-10-23 Keysight Technologies, Inc. Coaxial transmission line including electrically thin resistive layer and associated methods
US9842813B2 (en) 2015-09-21 2017-12-12 Altera Corporation Tranmission line bridge interconnects
US9900032B1 (en) 2016-07-29 2018-02-20 Keysight Technologies, Inc. Differential transmission assembly with common mode suppression
WO2019074470A1 (en) 2017-10-09 2019-04-18 Keysight Technologies, Inc. MANUFACTURE OF HYBRID COAXIAL CABLE
US10880991B2 (en) * 2018-04-04 2020-12-29 Marvell Asia Pte, Ltd. Apparatus and methods for enhancing signaling bandwidth in an integrated circuit package
JP7075121B2 (ja) * 2018-08-21 2022-05-25 地方独立行政法人東京都立産業技術研究センター 電子製品の評価方法および評価装置
JP7156007B2 (ja) * 2018-12-25 2022-10-19 セイコーエプソン株式会社 液体吐出装置、及び回路基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3920237B2 (ja) * 2002-04-04 2007-05-30 セイコーエプソン株式会社 プリント配線基板
JP4761524B2 (ja) * 2004-09-28 2011-08-31 キヤノン株式会社 プリント配線板及びプリント回路板
JP2006262460A (ja) * 2005-03-17 2006-09-28 Samsung Electronics Co Ltd 低電圧差動信号の送受信システム
JP4241772B2 (ja) * 2005-07-20 2009-03-18 キヤノン株式会社 プリント回路板および差動信号伝送構造
US7479680B2 (en) * 2005-11-30 2009-01-20 California Micro Devices Method and apparatus that provides differential connections with improved ESD protection and routing
JP2009004628A (ja) * 2007-06-22 2009-01-08 Toshiba Corp 半導体装置
JP2009147058A (ja) * 2007-12-13 2009-07-02 Panasonic Corp インピーダンス整合フィルタ、および、実装基板
JP5508680B2 (ja) * 2008-02-15 2014-06-04 株式会社ジャパンディスプレイ 表示装置
JP2009267227A (ja) * 2008-04-28 2009-11-12 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージとその製造方法
JP5242605B2 (ja) * 2010-01-28 2013-07-24 ルネサスエレクトロニクス株式会社 配線構造

Also Published As

Publication number Publication date
EP2571213A1 (en) 2013-03-20
EP2571213A4 (en) 2015-11-18
WO2011142079A1 (ja) 2011-11-17
CN102474476A (zh) 2012-05-23
JPWO2011142079A1 (ja) 2013-07-22
US20120112784A1 (en) 2012-05-10
JP5629313B2 (ja) 2014-11-19

Similar Documents

Publication Publication Date Title
CN102474476B (zh) 差动信号传输线路、ic封装件以及它们的试验方法
US9297848B2 (en) Modular wiring harness testing systems and apparatus
US8024630B2 (en) Debugging module for electronic device and method thereof
JP2017130917A (ja) 差動通信装置、測定方法
US6373262B1 (en) Method and apparatus for testing a signal line
Mortazavi et al. EMC analysis of shielded twisted pair and shielded parallel pair transmission lines for automotive multi-Gig ethernet
TWI414791B (zh) 測試配置裝置、彈簧銷針及用以測試受測元件之方法
CN101369825A (zh) 四端口微带传输线网络串扰测量装置
CN105677524B (zh) 测试组件、连接器和测试主板
CN102650677B (zh) Pci-e信号测试装置
US20190356080A1 (en) Connector structure
JP2017059517A (ja) 電子機器、およびプリンター
CN219737650U (zh) 一种测试装置和信号测试系统
Mund et al. Balunless measurement of coupling attenuation of screened balanced cables up to 2 GHz
US9645197B2 (en) Method of operating testing system
JP7565443B2 (ja) 伝導性信号試験における高周波（ｒｆ）信号プローブ不整合に起因したパワー損失について補償するシステム及び方法
EP2684063B1 (en) Non-contact testing devices for printed circuit boards transporting high-speed signals
JP4748376B2 (ja) 同軸ケーブルおよびこれを用いた伝送回路
CN101752013B (zh) 测试装置
CN203675437U (zh) 电路板及具有此电路板的电子装置
JP6250725B2 (ja) Ｅｓｄ保護回路およびｅｓｄ保護方法
US8373423B2 (en) IEEE 1394 interface test apparatus
TWM473518U (zh) 探針卡
KR20120137963A (ko) 신호전송장치 및 이를 이용한 반도체 테스트 장치
Wheeler et al. Time Domain Reflectometry—Case Studies in Electrical Failure Isolation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150914

Address after: Japan Osaka

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160615