JP4241772B2

JP4241772B2 - プリント回路板および差動信号伝送構造

Info

Publication number: JP4241772B2
Application number: JP2006186912A
Authority: JP
Inventors: 浩之山口
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2005-07-20
Filing date: 2006-07-06
Publication date: 2009-03-18
Anticipated expiration: 2026-07-06
Also published as: US7545652B2; US20070018749A1; JP2007053739A; US7916497B2; US20090224798A1

Description

本発明は、差動信号伝送方式を用いた電子機器からの放射ノイズを低減する差動信号伝送構造に関する。

近年、電子機器間の信号伝送において、電子機器における動作の高速化に対応するため、データ転送レートの向上が必要となっている。そのためには、伝送する信号の高周波化や、信号伝送に用いるデバイスのスイッチング速度の高速化が必須となっている。伝送する信号の高速化及び高速化に伴い、放射ノイズに対する対策が必要となる。そこで、従来からシングルエンド方式の信号伝送方式にかわり、差動信号伝送方式が使用されるようになってきている。なかでも低電圧差動信号伝送（ＬｏｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ：ＬＶＤＳ）方式は、差動信号ペアに逆位相で流れる電流により発生する磁界が互いに打ち消し合う効果に加えて、信号波形が低振幅電圧である事が放射ノイズ低減に対して非常に有効である。

図８はＬＶＤＳ方式の一般的な回路構成を示した模式図である。図８において、１０００はプリント回路板である。１００は送信側回路素子、１０１は受信側回路素子、３００はグラウンドである。１００１はプリント配線板であり、プリント配線板１００１の上に送信側回路素子１００、受信側回路素子１０１は実装されている。送信側回路素子１００と受信側回路素子１０１の間には、電気的特性が等しい信号伝送線路１と２により、差動信号伝送線路８が配置されており、低振幅電圧の差動信号伝送が行われている。

受信側回路素子１０１の入力端子付近の信号伝送線路１と２の間には、差動信号伝送線路の差動インピーダンスに概ね等しい値の終端抵抗３が接続されている。終端抵抗３により、信号伝送線路１と２に互いに逆位相で流れる電流は完全に熱消費され、反射による波形の乱れや放射ノイズの発生を抑制することができる。また、信号伝送線路１と２は略並行に隣接させ、かつ等長で構成されている。これにより、信号伝送線路１と２に互いに逆位相で流れる電流はほぼ等しい量の逆向きの磁界を発生し、お互いを打ち消しあうことにより、放射ノイズの発生を抑制することができる。

また図８には、高速信号を伝送するための差動信号伝送線路８以外に、３つの低速信号伝送線路３、４、５と１つのグラウンド線路７が設けられている。低速信号伝送線路３、４、５は、送信側回路素子２００、２０２、２０４と、受信側回路素子２０１、２０３、２０５とをそれぞれ接続しており、差動信号伝送線路８よりも極めて小さい周波数の信号を伝送する。低速信号伝送線路３、４、５に流れる信号は周波数が小さいため、シングルエンド方式で伝送方式でも放射ノイズは問題とならない。また、グラウンド線路７は、その両端がグラウンド３００に接続されており、差動信号伝送線路８及び低速信号伝送線路３、４、５のリターン経路を構成している。

ＬＶＤＳ方式に代表される差動信号伝送方式は、高速信号に対する放射ノイズ対策として有効な手段である。しかしながら信号の高周波化および高速化に伴い、放射ノイズに対する規格は年々厳しきなってきており、差動信号伝送方式だけでは充分とは言えなくなって来ている。

差動信号伝送線路における２つの伝送線路の電気的特性を全く同じに設計したとしても、送信側回路素子の内部での時間のズレや、立上り特性および立下り特性の差などにより、差動信号線路に同位相の電流成分が発生する。前述の差動信号伝送方式は、逆位相の信号に関しては有効であるが、同位相の信号が原因となり発生する放射ノイズは抑制することができない。この同位相の電流成分により、差動信号伝送線路の発生する放射ノイズはコモンモードノイズと呼ばれている。

図８に示す回路構成の場合、差動信号伝送線路８に同位相の電流成分が流れ、コモンモードノイズが発生する。送信側回路素子１００から流れる受信側回路素子１０１に向かって流れる同位相の電流成分は、受信側回路素子１０１から先に流れる経路が無い。そのため、迷走しながらプリント配線板の持つ浮遊容量等を介して送信側回路素子１００まで帰還するため、放射ノイズが発生してしまう。

特開平１１−２０５１１８（特許文献１）には、図９に示す差動信号伝送方式にセンタタップ終端回路を適用する提案がなされている。図９において、１０と１１は差動信号伝送線路の差動インピーダンスの約半分の値に設計された抵抗である。抵抗１０、１１は受信側回路素子１０１の入力端子付近において、信号伝送線路１と２の間に直列接続されている。また、１２は、直列接続された抵抗１０と１１の接続点とグラウンド３００の間に接続されたコンデンサである。差動信号伝送線路１と２に発生する同相電流成分は、等しい値を有する抵抗１０ならびに１１、およびコンデンサ１２を介し、グラウンド３００に流れ、これに接続されたグラウンド線路７をリターン経路として受信側回路素子１００へ帰還する。これにより、放射ノイズの抑制が可能となる。

特開２００１−００７４５８（特許文献２）には、図１０に示す差動信号伝送方式にセンタタップ終端回路を適用する提案がなされている。図１０では同相電流とそのリターン経路となるグラウンドの配置の工夫によって、放射ノイズを低減している。図１０において、１３ならびに１４は信号伝送線路１ならびに２に隣接して略並行に設けた新たなグラウンド線路であり、グラウンド３００に接続されている。この構成により、信号伝送線路１ならびに２に発生した同相電流成分は、抵抗１０ならびに１１およびコンデンサ１２で構成されるセンタタップ終端を通ったあと、２つのグラウンド線路１３ならびに１４を通って受信側回路素子１００へ帰還する。このとき、信号伝送線路１ならびに２に流れる同相電流成分と、２つのグラウンド線路１３ならびに１４に流れるリターン電流とが作る磁界が極近傍にて互いに打ち消すことで、放射ノイズを低減することが可能となる。
特開平１１−２０５１１８特開２００１−００７４５８

しかしながら、図９に示す差動信号伝送方式の場合、信号伝送線路１および２に対して、同相電流のリターン経路となるグラウンド線路７の距離が離れていると、電流ループが大きくなってしまい、放射ノイズ低減に十分な効果を発揮できない。

また図１０に示す差動信号伝送方式の場合、差動信号伝送線路が１ペア増加するごとに２本ずつグラウンド線路を追加しなければならない。そのため、コネクタのピン数増加やケーブルの芯数増加を招く。また、コネクタを実装するプリント回路板の実装密度の増加並びに外形サイズの増加、ケーブルの断面積の増大などにより、回路のコストアップを招いたり、装置の小型化を阻害する要因となっていた。高速なシステムになるほど、差動信号伝送方式への切り替えが必要な線路が多くなるため、この問題が深刻となる。

本発明の目的は、電子機器間の信号伝送において、データ転送レート向上のための周波数増加やデバイススイッチング速度増加に伴い、放射ノイズ低減のために差動信号伝送方式を実施する場合に、ピン数を増加させず、かつ差動信号伝送方式特有の放射ノイズ問題も解消できる差動信号伝送方式の放射ノイズ低減構造を簡便かつ安価な構成で提供する事にある。

上記課題を解決するため本発明は、送信端側回路素子から受信側回路素子までの区間に設けられた１対の差動信号伝送線路と、前記差動信号伝送線路に隣接して並行に配置され、前記差動信号伝送線路を伝送する信号の周波数よりも、小さい周波数の信号を伝送する低速信号伝送線路とを有する差動信号伝送構造において、前記差動信号伝送線路の前記受信側回路素子の入力端子近傍には、前記１対の差動信号伝送線路の間にお互いが直列接続された、差動インピーダンスに整合した抵抗値の半分の抵抗値を有する２つの抵抗と、一端が前記直列接続された２つの抵抗の接続点に接続され、他端がグラウンドに接続された第３の容量性素子とによりセンタタップ終端が構成されており、前記低速信号伝送線路の送信端は、第１の容量性素子を介してグラウンドと接続され、前記低速信号伝送線路の受信端は、第２の容量性素子を介してグラウンドと接続されている差動信号伝送構造を提供している。

また本発明は、送信端側回路素子から受信側回路素子までの区間に設けられた１対の差動信号伝送線路と、前記差動信号伝送線路に隣接して並行に配置され、前記差動信号伝送線路を伝送する信号の周波数よりも、小さい周波数の信号を伝送する低速信号伝送線路とを有する差動信号伝送構造において、
前記差動信号伝送線路の前記受信側回路素子の入力端子近傍には、前記１対の差動信号伝送線路の間にお互いが直列接続された、差動インピーダンスに整合した抵抗値の半分の抵抗値を有する２つの抵抗が配置され、前記直列接続された２つの抵抗の接続点と、前記低速信号伝送線路の受信端との間には、第２の容量性素子が接続され、前記低速信号伝送線路の送信端は、第３の容量性素子を介してグラウンドと接続されている差動信号伝送構造を提供している。

また本発明は、送信端側回路素子から受信側回路素子までの区間に設けられた１対の差動信号伝送線路と、前記差動信号伝送線路に隣接して並行に配置され、前記差動信号伝送線路を伝送する信号の周波数よりも、小さい周波数の信号を伝送する低速信号伝送線路とを有するプリント回路板において、前記差動信号伝送線路の前記受信側回路素子の入力端子近傍には、前記１対の差動信号伝送線路の間にお互いが直列接続された、差動インピーダンスに整合した抵抗値の半分の抵抗値を有する２つの抵抗と、一端が前記直列接続された２つの抵抗の接続点に接続され、他端がグラウンドに接続された第３の容量性素子とによりセンタタップ終端が構成されており、前記低速信号伝送線路の送信端は、第１の容量性素子を介してグラウンドと接続され、前記低速信号伝送線路の受信端は、第２の容量性素子を介してグラウンドと接続されているプリント回路板を提供している。

本発明によれば、電子機器間の信号伝送において、差動信号伝送方式を実施する場合に、ピン数を増加させず、かつコモンモードノイズも解消できる差動信号伝送方式を簡便かつ安価な構成で提供する事が可能となる。

以下、図面を使って本発明を説明する。

図１は本発明の実施例１の回路構成を示す模式図である。なお、従来例を示す図８、９、１０と同じ部材には同一符号を付与してある。本実施例においては従来例との違いについてのみ説明する。

図１において、１５は低速信号伝送線路４の送信側回路素子２００の出力端子付近とグラウンド３００との間に接続されたコンデンサであり、１６は低速信号伝送線路４の受信側回路素子２０１の入力端子付近とグラウンド３００との間に接続されたコンデンサである。図１０と比較すると、差動信号伝送線路を構成する片側の信号線路２に隣接するグラウンド線路１４を削除し、そこに低速信号伝送線路４を隣接して略並行に配置している。上記構成において、差動信号伝送線路１と２に流れる同相電流成分は、抵抗１０と１１を通り、コンデンサ１２を通って、グラウンド３００に達する。さらに同相電流成分は、グラウンド線路１３を通って受信側回路素子１００に帰還すると同時に、コンデンサ１６、低速信号伝送線路４、コンデンサ１５を通って受信側回路素子１００に帰還する。このとき、差動信号伝送線路１ならびに２に流れる同相電流成分と、グラウンド線路１３ならびに低速信号伝送線路４に流れるリターン電流とが作る磁界が極近傍にて互いに打ち消すことで、放射ノイズの発生を抑制することが可能となる。

このとき、低速信号伝送線路４には、送信側回路素子２００から受信側回路素子２０１へ低速信号が伝送される。従って、前述のリターン電流は、この低速信号に実質的に影響の無い状態で行なう必要がある。低速信号において送信側回路素子から送信される信号の電圧が、受信側回路素子において、１０％以下の減衰率に抑えられれば、信号伝送に不具合は発生しない。

図２は、低速信号伝送線路４の回路構成を模式的に示した図である。図２において、Ｖｓは低速信号送信側回路素子２００の信号源であり、Ｚｏは低速信号送信側回路素子２００の出力インピーダンスであり、点Ａは受信側回路素子２０１の信号受信端子である。信号源Ｖｓの電圧を受信端子Ａで受信したときの電圧は、受信側回路素子の入力インピーダンスＺｉとコンデンサＣ１およびＣ２とを並列に接続したインピーダンスで決定される。コンデンサＣ１とＣ２が並列接続されたことによってインピーダンスが低減するため、コンデンサＣ１とＣ２が存在しない入力インピーダンスＺｉのみの場合に比べて、電圧振幅が小さくなる。

低速信号伝送線路４を伝送する信号の最小パルス幅をτｍｉｎとすると、伝送する信号の周波数は、最小パルス幅τｍｉｎの２倍の逆数
１／（２＊τｍｉｎ）・・・（式１）
で示すことができる。従って（式１）で示される周波数以下の帯域において、電圧の減衰率を１０％以下とすれば良い。

一般に、ＣＭＯＳ−ＩＣにおいて、出力インピーダンスＺｏは低速信号の受信側回路素子２０１の入力インピーダンスをＺｉに比べて極めて小さく、
Ｚｏ＜＜Ｚｉ・・・（式２）
である。

そのため、電圧振幅の減衰率を１０％以下に抑えるには、コンデンサＣ１とＣ２の並列回路のインピーダンスをＺｃとしたとき、ＺｃをＺｉの１０倍以上ととすればよい。
Ｚｃ＞１０×Ｚｉ・・・（式３）
これは、ＺｉにＺｃを並列接続した時の合成インピーダンスは、
（Ｚｃ×Ｚｉ）／（Ｚｃ＋Ｚｉ）＝（１０／１１）×Ｚｉ・・・（式４）
となり、インピーダンスの減衰率が（１０／１１）、すなわち１０％以下となるからである。

コンデンサＣ１とＣ２の並列回路のインピーダンスＺｃは周波数ｆにおいて、
Ｚｃ＝１／（２π×ｆ×（Ｃ１＋Ｃ２））・・・（式５）
で与えられ、ｆは（式１）で与えられる周波数を代入して、
Ｚｃ＝τｍｉｎ／（π×（Ｃ１＋Ｃ２））・・・（式６）
となる。これを（式３）に代入すると、
Ｃ１＋Ｃ２＜（（τｍｉｎ）／（１０×π×Ｚｉ））・・・（式７）
が得られる。

すなわち、Ｃ１とＣ２の合算値は（式７）を満たすことを条件とする。上記（式７）は、最小パルス幅τｍｉｎの信号を受信側回路素子２０１にて不具合なく受信するために必要な条件を定めるものである。

この条件により、低速信号の波形振幅の減衰量は最大でも１０％減に抑制され、動作上の不具合を発生しないで、放射ノイズ低減を実現可能である。

図３は本発明の実施例２の回路構成を示す模式図である。なお、実施例１を示す図１と同じ部材には同一符号を付与してあり、本実施例では実施例１との違いについてのみ説明する。

図３において、１７は低速信号伝送線路５の送信側回路素子２０２の出力端子付近とグラウンド３００との間に接続されたコンデンサであり、１８は低速信号伝送線路５の受信側回路素子２０３の入力端子付近とグラウンド３００との間に接続されたコンデンサである。低速信号伝送線路５は差動信号伝送線路１に隣接して略並行に配置している。ここで、低速信号伝送をおこなう線路４と５は電気的に等しい特性を有し、差動信号伝送線路１と２との距離も等しく配置されている。さらに、コンデンサ１５と１７は等しい容量値であり、コンデンサ１６と１８も等しい容量値を有する。上記構成により、差動信号伝送線路１と２の同相電流のリターン電流は、低速信号伝送線路４と５に等しく流れる。したがって、同相電流とリターン電流の発生する磁界が対照的にバランスよく打ち消しあうため、より放射ノイズを低減することが可能である。

尚コンデンサ１５、１６、１７、１８の容量値は実施例１と同様にして求めることができる。

実施例１、２、３における、送信側回路素子１００、２００、２０２、２０４はそれぞれ異なるＩＣとすることができる。同様に受信側回路素子１０１、２０１、２０３、２０５もそれぞれ異なるＩＣとすることができる。

また、図５に示すように、送信側回路素子１００、２００、２０２、２０４及びグラウンド３０１は同じＩＣパッケージ２０００の異なる端子とし、受信側回路素子１０１、２０１、２０３、２０５及びグラウンド３０２は同じＩＣパッケージ２００１の異なる端子とすることもできる。

また、図６に示すように、送信側回路素子１００、２００、２０２、２０４は同じ同じコネクタ３０００の異なる端子とし、受信側回路素子１０１、２０１、２０３、２０５は同じコネクタ３００１の異なる端子とすることもできる。この場合、信号伝送線路１乃至６はケーブル３００２の内部に配置されてこととなる。

（実験例）
前述の実施例２の図３に示した差動伝送方式において、発生する電界強度をシミュレーションにより求めた。

図７に示す実験結果を得た構成について説明する。いずれも、図３、図９、図１０に示す差動伝送方式において、送信側回路素子１００、２００、２０２、２０４をプリント配線板１０００の左側に、受信側回路素子１０１、２０１、２０３、２０５を右側に配置した。信号伝送線路１、２、３、４、５、６、７、１３はすべて線径０．１ｍｍ、長さ５０ｍｍのである。各信号伝送線路は２ｍｍ間隔で平行に並べて配置した。終端抵抗１０および１１を５０Ω、コンデンサ１２を０．１μＦとして、センタタップ終端回路を構成した。またコンデンサ１５、１６、１７、１８を５０ｐＦとした。この時発生する電界強度を図７中に○で示した。尚、シミュレーション結果は、３ｍ法に基づき被測定物を大地面から８０ｃｍの高さに配置した場合の電界強度である。またコンデンサ１５、１７を１０ｐＦとし、１６、１８を９０ｐＦとした場合の電界強度を図７中に×で示した。また比較のため図９に示した差動伝送方式における電界強度を＊で、図１０に示した差動信号伝送線路の両隣にグラウンド線路を配置した場合の電界強度を△で示した。

図７から分かるように、本発明における差動信号方式を示す○と×の電界強度は、従来の図９に示す差動信号方式を示す＊の電界強度に比べ、１０ｄＢ以上下がっており、大幅に放射ノイズを抑制していることがわかる。また従来の図１０に示す差動信号方式を示す△の電界強度に比べ、ほぼ同等の値を示していることがわかる。

従って図１０に示す差動信号方式に比べ、非常に簡易な方式により同等の放射ノイズ抑制効果を得ていることがわかる。

本発明の実施例１に係る差動信号伝送方式の回路構造を示す模式図本発明の実施例１に係る差動信号伝送方式の回路構造を示す模式図本発明の実施例２に係る差動信号伝送方式の回路構造を示す模式図本発明の実施例３に係る差動信号伝送方式の回路構造を示す模式図本発明の他の実施形態を示す模式図本発明の他の実施形態を示す模式図本発明の実験結果を示すグラフ従来例における回路構造を示す模式図従来例における回路構造を示す模式図従来例における回路構造を示す模式図

符号の説明

１，２信号伝送線路
３，１０，１１終端抵抗
４，５，６低速信号伝送線路
７，９，１３，１４グラウンド線路
８差動信号伝送線路
１２，１５，１６，１７，１８，１９，２０コンデンサ
１００送信側回路素子
１０１受信側回路素子
２００，２０２，２０４送信側回路素子
２０１，２０３，２０５受信側回路素子
３００グラウンド
１０００プリント回路板
１００１プリント配線板
２０００、２００１ＩＣパッケージ
３０００、３００１コネクタ
３００２ケーブル

Claims

送信側回路素子から受信側回路素子までの区間に設けられた１対の差動信号伝送線路と、前記差動信号伝送線路に隣接して並行に配置され、前記差動信号伝送線路を伝送する信号の周波数よりも、小さい周波数の信号を伝送する低速信号伝送線路とを有する差動信号伝送構造において、
前記差動信号伝送線路の前記受信側回路素子の入力端子近傍には、前記１対の差動信号伝送線路の間にお互いが直列接続された、差動インピーダンスに整合した抵抗値の半分の抵抗値を有する２つの抵抗と、一端が前記直列接続された２つの抵抗の接続点に接続され、他端がグラウンドに接続された第３の容量性素子とによりセンタタップ終端が構成されており、
前記低速信号伝送線路の送信端は、第１の容量性素子を介してグラウンドと接続され、前記低速信号伝送線路の受信端は、第２の容量性素子を介してグラウンドと接続されている事を特徴とする差動信号伝送構造。
前記第１の容量性素子と第２の容量性素子の容量値を合算したインピーダンスは、前記低速信号伝送線路に伝送する信号の最小パルス幅の２倍の逆数で算出される周波数において、前記低速信号伝送線路の受信端における入力インピーダンスの１０倍以上であることを特徴とする請求項１に記載の差動信号伝送構造。
前記１対の差動信号伝送線路は、前記低速信号伝送線路とグラウンド配線とにより挟まれた形で配置されていることを特徴とする請求項１に記載の差動信号伝送構造。
前記低速信号伝送線路は、前記１対の差動信号伝送線路の両側に隣接して配置され、前記２つの低速信号伝送線路はグラウンドに対して等しいインピーダンスを有していることを特徴とする請求項１記載の差動信号伝送構造。
送信側回路素子から受信側回路素子までの区間に設けられた１対の差動信号伝送線路と、前記差動信号伝送線路に隣接して並行に配置され、前記差動信号伝送線路を伝送する信号の周波数よりも、小さい周波数の信号を伝送する低速信号伝送線路とを有するプリント回路板において、
前記差動信号伝送線路の前記受信側回路素子の入力端子近傍には、前記１対の差動信号伝送線路の間にお互いが直列接続された、差動インピーダンスに整合した抵抗値の半分の抵抗値を有する２つの抵抗と、一端が前記直列接続された２つの抵抗の接続点に接続され、他端がグラウンドに接続された第３の容量性素子とによりセンタタップ終端が構成されており、
前記低速信号伝送線路の送信端は、第１の容量性素子を介してグラウンドと接続され、前記低速信号伝送線路の受信端は、第２の容量性素子を介してグラウンドと接続されている事を特徴とするプリント回路板。