JP7446209B2 - 信号伝送装置 - Google Patents

Description

本発明は、信号伝送装置に関する。

インターフェイス回路の一方式として、ＴＩＡ／ＥＩＡ－４８５（ＲＳ４８５）伝送方式が産業分野において多く使われている。ＲＳ４８５は規格上、最長１２００ｍの伝送距離をカバーする。ＲＳ４８５の伝送線には、複数のノードが設けられ、これらのノードから信号の送出又は取出しが行われる。ＲＳ４８５は長距離で信号を伝送することが規格化されているがゆえに、各ノードのＧＮＤ電位が同一ではないという前提の下で、ノードに接続されるＰＣＢ（Printed Circuit Board）を設計する必要がある。そこで、ＰＣＢ内の電源、ＲＳ４８５トランシーバ用の電源、及びＧＮＤを絶縁構造とし、被絶縁エリア内にて、ＲＳ４８５回線用の専用電源ＩＣを搭載する必要がある。

上記課題を解決する構成として、ＰＣＢ内に構成したパルストランス（以下、「ＰＴＲ」とも呼ぶ）を用いて絶縁するＣＵｎｅｔ（登録商標）が知られている。ＣＵｎｅｔで推奨されるデータレートは、３Ｍｂｐｓ（１．５ＭＨｚ）、６Ｍｂｐｓ（３ＭＨｚ）、１２Ｍｂｐｓ（６ＭＨｚ）のみである。

近年では、ＣＵｎｅｔで推奨されるデータレートに加えて、例えば、１Ｍｂｐｓ未満の遅いデータレートで信号を伝送可能な仕様が求められていた。しかし、ＣＵｎｅｔで推奨されるデータレートから、１Ｍｂｐｓ未満の遅いデータレートまでをカバーできるような１種類のＰＴＲを用いて信号伝送装置を構成する場合、ＰＴＲの磁気飽和が問題となる。磁器飽和が発生すると、信号の振幅を正しく得られなくなる。そこで、ＰＴＲの磁気飽和を回避するためには、広い範囲のデータレートであっても磁気飽和を起こさないＰＴＲを選定する必要がある。

ＰＴＲの磁束密度を小さくし、磁気飽和を起こさないようにするために、ＰＴＲコアの断面積を増やすとＰＴＲが大型化してしまう。また、ＥＴ積（トランスに印加する電圧Ｅと、電圧印加時間Ｔの積）を大きくしようとすると、誘導部分のＬ成分を大きくするためにコイルの巻き数も増加させる必要がある。結果として、リーケージインダクタンスや線間容量も大きくなる傾向がある。この結果、信号の「０」と「１」が反転し、正しく信号が読取れないことがあった。

ここで、各ＰＣＢにＰＴＲを実装して、ノードとして用いられるＰＣＢをマルチポイント配線構造とした信号伝送装置において、順に配置される複数のノードの中間にある中間ノードが、他のノードに信号を送信する場合について検討する。マルチポイント配線構造とは、各ノードが信号の送信及び受信を可能とする構造である。また、一つのノードが他のノードに対して信号を送信する動作を「ドライブ」とも呼ぶ。

信号の送信先のノードが、受信した信号を正確に読み取るためには、規定のスレッショルド（閾値電圧）に信号波形が侵入しないことが求められる。しかし、中間ノードがドライブすると、特に、中間ノードに隣接する隣接ノードにおいては、各ノードのＰＴＲが反射した信号に対して、信号波形の振幅中間電位に達するほどの深いツノ状のノイズ波形が観測され、このノイズ波形がスレッショルドに侵入する。スレッショルドに侵入したノイズ波形の影響により信号波形が乱れると、信号を誤って読み取ってしまうおそれがある。この場合、複数のノード間における信号の受け渡しに支障が生じてしまう。

特許文献１には、ＡＴＭ－ＬＡＮシステムに用いられる物理層の回線終端装置を伝送線に結合するためのパルストランス及び終端抵抗をモジュール化する技術が開示されている。この特許文献１では、ＡＴＭ－ＬＡＮ物理層インターフェイスを構成するための回線終端装置を伝送線に結合するための混成集積回路は、伝送線との特性インピーダンス整合用の終端抵抗を有すると記載されている。

特開平９－２７５３９８号公報

１ビットあたりの時間がμｓオーダとなる数百ｋｂｐｓの信号が伝送されるマルチポイント配線構造においても、各ノードを絶縁する必要がある。しかし、各ノードに対して、磁気飽和を起こさない１ｍＨオーダの大型のＰＴＲを、数百Ｋｂｐｓから１０Ｍｂｐｓ（２０ＭＨｚ）以上のデータレートまでの信号伝送に共通して用いた場合、ノイズ波形がスレッショルドに侵入するほど波形品質が劣化する。そこで、波形品質が劣化する要因である他ノードのＰＴＲからの反射ノイズと、自ビットの信号変化による他ノードのＰＴＲからの信号の反射及び重畳を抑制することが必要であった。

上述した特許文献１には、パルストランス及び終端抵抗をモジュール化する一般的な技術が記載されているに過ぎない。そして、特許文献１に記載された技術を用いても、大型のＰＴＲを信号伝送に用いた場合に、波形品質が劣化することを防げなかった。

本発明はこのような状況に鑑みて成されたものであり、様々なデータレートの信号伝送において、波形品質の劣化を抑制できる信号伝送装置を提供することを目的とする。

本発明に係る信号伝送装置は、伝送線路の両端に終端抵抗が実装され、伝送線路に接続された複数の信号伝送基板が、伝送線路を通じて信号を伝送するマルチポイント配線構造とする。
一の信号伝送基板は、伝送線路に接続され、伝送線路に対して信号を送出し、又は伝送線路から信号を受け取る接続部と、２本の第１基板内伝送線路を介して接続部に接続され、接続部を絶縁するトランス部と、２本の第２基板内伝送線路を介してトランス部に接続され、他の信号伝送基板に対して信号を送信し、又は他の信号伝送基板から信号を受信する送受信部と、第１基板内伝送線路及び第２基板内伝送線路のうち、少なくとも一つに設けられ、ノイズの反射周波数特性における共振及び反共振を抑制する終端部と、を備え、伝送線路側に構成され、接続部が接続される伝送線路側接続部は、２本の第１基板内伝送線路の各々に対して、自ノードから隣接ノードの一方に接続される第１線路と、自ノードから隣接ノードの他方に接続される第２線路とが接続される分岐部を有し、分岐部に対して、第１基板内伝送線路が接続されることで、信号伝送装置の稼働中に信号伝送基板の接続を可能とし、分岐部から第１基板内伝送線路を離すことで、信号伝送装置の稼働中に信号伝送基板の切り離しを可能とする。

また、本発明に係る他の信号伝送装置においても、伝送線路の両端に終端抵抗が実装され、伝送線路に接続された複数の信号伝送基板が、伝送線路を通じて信号を伝送するマルチポイント配線構造とする。
一の信号伝送基板は、伝送線路に接続され、伝送線路に対して信号を送出し、又は伝送線路から信号を受け取る接続部と、２本の第１基板内伝送線路を介して接続部に接続され、接続部を絶縁するトランス部と、２本の第２基板内伝送線路を介してトランス部に接続され、他の信号伝送基板に対して信号を送信し、又は他の信号伝送基板から信号を受信する送受信部と、を備え、接続部と、他の信号伝送基板が有する他の接続部との線路長を、信号が往復して伝送される時間であって、マンチェスタ符号化方式を用いた信号変化周期の整数倍に相当する時間から計算した長さとし、伝送線路側に構成され、接続部が接続される伝送線路側接続部は、２本の第１基板内伝送線路の各々に対して、自ノードから隣接ノードの一方に接続される第１線路と、自ノードから隣接ノードの他方に接続される第２線路とが接続される分岐部を有し、分岐部に対して、第１基板内伝送線路が接続されることで、信号伝送装置の稼働中に信号伝送基板の接続を可能とし、分岐部から第１基板内伝送線路を離すことで、信号伝送装置の稼働中に信号伝送基板の切り離しを可能とする。

本発明によれば、例えば、他ノードのＰＴＲからの反射ノイズによる波形品質の劣化を抑制し、様々なデータレートで信号伝送が可能な信号伝送装置を提供することができる。
上記した以外の課題、構成及び効果は、以下の実施の形態の説明により明らかにされる。

ＲＳ４８５で構成される従来の信号伝送装置の外観斜視図である。 従来の信号伝送装置の機能構成例を示すブロック図である。 従来の信号伝送装置においてノード間距離を１．５ｍで構成し、中間ノードがドライブされた時に、隣接ノードに現れる信号波形の例を示す図である。 差動シグナリング・インターフェース回路の構成例を示す図である。 本発明の第１の実施の形態に係る信号伝送装置の内部構成例を示すブロック図である。 本発明の第１の実施の形態に係るＰＴＲの片側にＡＣ終端が実装されたＰＣＢのＲＳ４８５ピンで観測される入力インピーダンスの例を示す図である。 本発明の第１の実施の形態に係るＰＴＲの片側にＡＣ終端が実装されたＰＣＢのコネクタピンで観測される入力インピーダンスの例を示す図である。 本発明の第１の実施の形態に係るＰＴＲの両側にＡＣ終端が実装されたＰＣＢのＲＳ４８５ピンで観測される入力インピーダンスの例を示す図である。 本発明の第１の実施の形態に係るＰＴＲの両側にＡＣ終端が実装されたＰＣＢのコネクタピンで観測される入力インピーダンスの例を示す図である。 本発明の第１の実施の形態に係るＰＴＲとＲＳ４８５トランシーバの間にＡＣ終端が実装されたＰＣＢのＲＳ４８５トランシーバで観測された波形の例を示す図である。 本発明の第２の実施の形態に係る信号伝送装置のノード間距離を５ｍとして、中間ノードがドライブした時に隣接ノードで観測される波形の例を示す図である。 本発明の第２の実施の形態に係る信号伝送装置のノード間距離を１０ｍとして、中間ノードがドライブした時に隣接ノードで観測される波形の例を示す図である。 本発明の第２の実施の形態に係る線路遅延時間を１ビット時間の整数倍相当とした場合に、ノイズが信号に重畳するタイミングの例を示す模式図である。 本発明の第２の実施の形態に係る線路遅延時間を１ビット時間の整数倍相当とし、２つの同一ビットが連続した場合に、ノイズが信号に重畳するタイミングの例を示す模式図である。 本発明の第１の実施の形態の変形例に係る信号伝送装置の構成例を示すブロック図である。 本発明の第１の実施の形態の変形例に係るコネクタ内に設けた分岐部の構成例を示す図である。

以下、本発明を実施するための形態について、添付図面を参照して説明する。本明細書及び図面において、実質的に同一の機能又は構成を有する構成要素については、同一の符号を付することにより重複する説明を省略する。

［従来の信号伝送装置の構成例］
始めに、ＲＳ４８５の伝送線を用いた従来の信号伝送装置の構成例について、図１と図２を参照して説明する。
図１は、ＲＳ４８５で構成される従来の信号伝送装置１００の外観斜視図である。
信号伝送装置１００は、マザーボード２、ＲＳ４８５デバイス３、ＰＣＢ５、コネクタ６、ケーブル７（伝送線路の一例）及び終端抵抗８ａ，８ｂを備える。一組のＰＣＢ５及びコネクタ６が１つのノードとして扱われる。各マザーボード２は、不図示の異なる筐体にセットされている。

一つのマザーボード２には、ＲＳ４８５デバイス３に挿入固定されたＰＣＢ５が２組設置される。ＰＣＢ５には、コネクタ６が構成されている。各ＰＣＢ５に設けたコネクタ６は、ケーブル７によって順に接続される。

信号伝送装置１００を構成するトポロジでは、ＲＳ４８５を始めとする伝送規格に則って敷設されたケーブル７の両端に終端抵抗８ａ，８ｂが実装される。この信号伝送装置１００では、ケーブル７を信号の主な伝送線路としている。終端抵抗８ａ，８ｂは、トポロジの両端に位置していれば、ＰＣＢ５の内外を問うものではない。なお、後述する図２では、ＰＣＢ５（１）の内部に終端抵抗８ａが設けた例が示されている。以下の説明では、ＰＣＢ５が信号伝送基板の一例として用いられる。

図２は、従来の信号伝送装置１００の機能構成例を示すブロック図である。ここでは、各ＰＣＢ５を絶縁した信号伝送装置１００の配線構造の例について説明する。

信号伝送装置１００では、ケーブル及びＰＣＢに付加した括弧内の数値により、ノードを識別する。そして、複数のケーブル７（１）～７（７）が順に接続されている。ケーブル７（１）の一端部には、ＰＣＢ５（１）が接続される。また、ケーブル７（１）及び７（２）の間には、ＰＣＢ５（２）が接続される。
以下、同様にケーブル７（２）及び７（３）の間、…ケーブル７（６）及び７（７）の間に、それぞれＰＣＢ５（３）～ＰＣＢ５（７）が接続される。ケーブル７（７）の他端部には、終端抵抗８ｂが接続される。

以下の説明において、ケーブル７（１）～７（７）を区別しない場合、ケーブル７と呼ぶ。また、ＰＣＢ５（１）～ＰＣＢ５（７）を区別しない場合、ＰＣＢ５と呼ぶ。また、ケーブル７に接続されたＰＣＢ５を「ノード」とも呼ぶ。そして、２つのノード（例えば、ＰＣＢ５（１）とＰＣＢ５（２））間の線路長を「ノード間距離」とも呼ぶ。

ここで、ＰＣＢ５（１）に注目して、ＰＣＢ５（１）の内部構成例について説明する。図２では、ＰＣＢ５（１）内に構成される各機能部に符号を付し、ＰＣＢ５（１）と同一の機能部を有するＰＣＢ５（２）～ＰＣＢ５（７）は、符号の記載を省略する。

ＰＣＢ５（１）は、ケーブル７（１）の端部に接続されたコネクタ６、コネクタ６に接続された終端抵抗８ａ、ＰＣＢ伝送線路２１（第１基板内伝送線路の一例）、ＰＴＲ（パルストランス）２２（トランス部の一例）、ＰＣＢ伝送線路２３（第２基板内伝送線路の一例）及びＲＳ４８５トランシーバ２４（送受信部の一例）を備える。
なお、ＰＣＢ５（２）～ＰＣＢ５（７）には、終端抵抗８ａが設けられていない。以下の図中では、コネクタ６を「ＣＮ」と記載し、ＲＳ４８５トランシーバ２４を「ＲＳ４８５」と記載する。

図１に示したＲＳ４８５デバイス３により行われる自ノードから他ノードへの信号の送受信は、ＲＳ４８５トランシーバ２４が担う。ＲＳ４８５デバイス３の信号送信時には、ＲＳ４８５トランシーバ２４からＰＣＢ伝送線路２３、ＰＴＲ２２、ＰＣＢ伝送線路２１、コネクタ６を介して、ケーブル７（１）に信号が伝送される。ＲＳ４８５デバイス３の信号受信時には、ケーブル７（１）からコネクタ６、ＰＣＢ伝送線路２１、ＰＴＲ２２、ＰＣＢ伝送線路２３、ＲＳ４８５トランシーバ２４を介して、ＲＳ４８５デバイス３が信号を受信する。

図３は、従来の信号伝送装置１００においてノード間距離を１．５ｍで構成し、中間ノードがドライブされた時に、隣接ノードに現れる信号波形の例を示す図である。図３の横軸は、時間［μｓ］、縦軸は電圧［Ｖ］を示す。

ここでは、中間ノードがＰＣＢ５（４）であり、隣接ノードがＰＣＢ５（３）とＰＣＢ５（５）であるとする。そして、中間ノードのＰＣＢ５（４）が１０Ｍｂｐｓ（２０ＭＨｚ）でドライブされる。図中の破線はＰＣＢ５（３）の信号波形を表し、図中の実線はＰＣＢ５（５）の信号波形を表す。また、ＲＳ４８５トランシーバ２４が信号波形を正しく読み取れるようにするためのスレッショルドが０Ｖと０．２Ｖに設定されている。

図３より、０．７～０．８５μｓまでは、ＰＣＢ５（３）とＰＣＢ５（５）の波形が乱れているものの、いずれの波形もスレッショルドには達していない。しかし、信号変化を繰り返す中で、他ノードのＰＴＲ２２の反射によって生じたノイズ（「反射ノイズ」と呼ぶ）が、次ビット以降の波形に重畳していく。ここで、他ノードとは、例えば、自ノードをＰＣＢ５（５）とした場合、ＰＣＢ５（５）以外の全てのノード（図２に示すＰＣＢ５（１）～（４）、ＰＣＢ５（６）～（７））を含む。

そして、０．８５～０．９μｓでは、ＰＣＢ５（５）の信号波形がＲＳ４８５トランシーバ２４の０Ｖのスレッショルドに達する。逆に、０．９～０．９５μｓでは、ＰＣＢ５（５）の信号波形がＲＳ４８５トランシーバ２４の０．２Ｖのスレッショルドに達する。このように時間経過につれて、隣接ノードの信号波形に対する反射ノイズの影響が大きくなることが分かる。

スレッショルドに達する凹み形状のノイズは、他ノードからの反射ノイズである。このため、ノイズの伝送途中にあるノードのＰＣＢ５が有するＰＴＲ２２や、ケーブル７の分岐点によりノイズが減衰する。加えて、ノイズの周波数成分は数百ＭＨｚオーダである。このため、主な伝送路として用いられる一般的なツイストペアケーブル（線径Φ０．１８～Φ０．７程度）の場合、ノード間距離が１０ｍを超えると伝送路によってノイズが減衰し、反射ノイズがスレッショルドに至る凹みにはならない。しかし、１０ｍまでのノード間距離で信号伝送装置１００が構成された場合、ケーブル７によるノイズ減衰が十分ではないので、ノイズの凹み抑制が必要となる。とりわけ図２に示す構成とした信号伝送装置１００においては、ＰＣＢ５（２），ＰＣＢ５（６）からの反射ノイズが支配的となる。

なお、差動振動を受けたＲＳ４８５トランシーバ２４のＴＴＬ（Transistor-Transistor-Logic）出力信号のサンプリングにおいては、差動信号単位ビットに対して数倍のサンプリングが行われ、多数決もしくはそれに準じた方法によってビットの判定が行われる。そのため、単位ビット時間から立上り時間Ｔｒ，立下り時間Ｔｆ相当の時間を差し引いたＤＣレベル（ノイズ回避エリア）に向かう途中でノイズ波形がスレッショルドに侵入しても、既知の任意のタイミングであれば問題にはならない。しかし、特に単位ビット時間から立上り時間Ｔｒ，立下り時間Ｔｆを差し引いた時間内（ノイズ回避エリア）にノイズ波形がスレッショルドに侵入すると、ＲＳ４８５トランシーバ２４におけるビット認識エラーのリスクが高まってしまう。

つまり、従来構成とした信号伝送装置１００では、ＲＳ４８５トランシーバ２４が、１ビットあたりの時間内で任意の回数サンプリングを行う際、誤ったビット判定のリスクが高くなる。この原因として、サンプリングの高速化により、スレッショルドへのノイズ波形の侵入時間の占める割合が増えることと、前のビット変化によるノイズの重畳である符号間干渉により、波形の歪みが大きくなることが挙げられる。

そこで、ＰＴＲ２２を用いた伝送路における波形品質の解決方法として特許文献１では、伝送線との特性インピーダンス整合用の終端抵抗を、受信用のＰＴＲ２２に近接配置することで線路のインピーダンス整合を図る方法が提唱されていた。しかし、ＲＳ４８５のようなマルチポイント配線構造に対して、特許文献１に開示された方式を適用した場合、各ノードのＰＴＲ２２の近傍に終端抵抗を設けなければならない。この結果として、複数の終端抵抗の合成抵抗値による分圧が生じてしまい、所望の信号振幅を得ることができなくなる。

他方で、所望の信号振幅を得るために、合成抵抗値を満たすように調整された個々の抵抗値は増加し、各ノードでのインピーダンス整合が困難となる。
ここで、分圧を回避する方法として、次式（１）を用いたＡＣ終端方式が知られている。
Ct(pF) > 2*(片方向ケーブル遅延［ps］)/特性インピーダンス［Ω］ …（１）

＜ＡＣ終端の構成例＞
上記のＡＣ終端方式に用いられるＡＣ終端３０の構成例について説明する。
図４は、差動シグナリング・インターフェース回路の構成例を示す図である。

差動シグナリング・インターフェース回路は、差動出力のドライバ３１と差動入力のレシーバ３２とで構成される。ＡＣ終端３０は、レシーバ３２側に設けられる。ＡＣ終端３０は、レシーバ３２に並列接続した抵抗に対して、コンデンサを直列接続した構成である。図中のＤＩはドライバ入力であり、ＲＯはレシーバ出力である。また、上側バー付きＲＯは、レシーバ出力の反転出力である。

ドライバ３１とレシーバ３２の間には、差動対としてラインＡとラインＢが規定されている。ドライバ３１は、ラインＡ，Ｂの一方の信号の極性を、他方で出力する信号とは反対極性で出力する。レシーバ入力でラインＡがラインＢより正側である場合、レシーバ出力はロジック・ハイになる（ＲＯ＝１）。レシーバ入力でラインＢがラインＡより正側にある場合、レシーバ出力はロジック・ローになる（ＲＯ＝０）。

ところで、上記の式（１）に示した容量Ｃｔのコンデンサを用いた場合、仮にノード間距離を１．５ｍとした図３の波形グラフを例にとると、１１５ｐＦ（= 15000／130）もの容量Ｃｔが必要になる。このような容量Ｃｔのコンデンサを用いると、高速のデータレートにおいては波形なまりが顕著となり、信号振幅の確保が困難になる。

そして、１：Ｎ接続のＲＳ４８５構成においては、上記の式（１）に基づいて算出されるＡＣ終端３０に設置されたコンデンサの容量Ｃｔの値と、抵抗Ｒｔの値とが、マルチポイント配線構造に対して不向きとなる。ここで、１：Ｎ接続の「１」はデータを送信するノード数、「Ｎ」はデータを受信するノード数を表す。

［第１の実施の形態］
次に、本発明の第１の実施の形態に係る信号伝送装置の構成例について、図５以降を参照して説明する。
図５は、本発明の第１の実施の形態に係る信号伝送装置１の内部構成例を示すブロック図である。信号伝送装置１は、上述した課題を解決するトポロジが適用された信号伝送装置の一例である。信号伝送装置１の構成のうち、図２に示した従来の信号伝送装置１００と共通する構成には、同一の符号を付す。

信号伝送装置１は、ケーブル７の両端に終端抵抗８ａ，８ｂが実装され、ケーブル７に接続された複数の信号伝送基板が、ケーブル７を通じて信号を伝送するマルチポイント配線構造とする。信号伝送装置１を構成する信号伝送基板の一例であるＰＣＢ５は、ケーブル７に接続されたコネクタ６（接続部の一例）、ＰＣＢ伝送線路２１（第１基板内線路の一例）、ＰＴＲ２２（トランス部の一例）、ＰＣＢ伝送線路２３（第２基板内線路の一例）及びＲＳ４８５トランシーバ２４（送受信部の一例）を備える。なお、ＰＣＢ５（１）には、コネクタ６に並列接続された終端抵抗８ａ（終端抵抗の一例）が設けられる。

本実施の形態に係る信号伝送装置１の構成と、図２に示した従来構成の信号伝送装置１００との構成の違いは、信号伝送装置１のＰＣＢ５（信号伝送基板の一例）が、ＰＴＲ２２の前後にＡＣ終端３０（終端部の一例）を実装可能とするためのＡＣ終端用パッド４１，４２（終端部実装部の一例）を有している点である。ＡＣ終端用パッド４１，４２は、ＰＣＢ伝送線路２１及びＰＣＢ伝送線路２３のうち、少なくとも一つに設けられる。

コネクタ６は、ケーブル７に接続され、ケーブル７に対して信号を送出し、又はケーブル７から信号を受け取る。
ＰＴＲ２２は、ＰＣＢ伝送線路２１を介してコネクタ６に接続され、コネクタ６及びＲＳ４８５トランシーバ２４を絶縁する機能を有する。
ＲＳ４８５トランシーバ２４は、ＰＣＢ伝送線路２３を介してＰＴＲ２２に接続され、他ノードのＰＣＢ５に対して信号を送信し、又は他ノードのＰＣＢ５から信号を受信する。

上述したようにＡＣ終端３０は、抵抗とコンデンサからなる。ＡＣ終端３０は、ＰＣＢ伝送線路２１及びＰＣＢ伝送線路２３のうち、少なくとも一つに設けられ、ノイズの反射周波数特性における共振及び反共振を抑制する。したがって、ＡＣ終端３０が実装される箇所は、ＡＣ終端用パッド４１，４２が実装される箇所に限定される。ＡＣ終端用パッド４１，４２の全てにＡＣ終端３０が実装されると部品点数が多くなる。

このため、ＰＣＢ５にＡＣ終端用パッド４１，４２が設けられても、１つしかＡＣ終端３０が実装されないこともある。このように、ＡＣ終端用パッド４１，４２のいずれか一つ、又は両方には、図３に示したＡＣ終端３０が実装される。また、ノード間距離、すなわち線路長に応じて、ＡＣ終端３０の実装可否が決定されることがある。線路長に応じてＡＣ終端３０の実装可否が決定されるのは、後述する第２の実施の形態に係る線路長の規定に合わせたものである。

信号品質を低下させる反射ノイズは、ＰＴＲ２２の両端における入力インピーダンスの共振点、及び反共振点で示される特定の周波数帯で不要反射をもたらすことで発生する。この理由について、図６～図９を参照して説明する。

始めに、図５に示したＰＴＲ２２とＲＳ４８５トランシーバ２４との間のＡＣ終端用パッド４２だけに、容量Ｃｔを４７ｐＦとしたコンデンサを有するＡＣ終端３０が実装されたＰＣＢ５における信号検出の様子を、図６と図７を参照して説明する。図６と図７の横軸を周波数［Ｈｚ］、縦軸をインピーダンス［Ω］とする。

図６は、ＰＴＲ２２の片側にＡＣ終端３０が実装されたＰＣＢ５のＲＳ４８５ピンで観測される入力インピーダンスの例を示す図である。ＲＳ４８５ピンとは、ＲＳ４８５トランシーバ２４に取り付けられた信号検出用のピン（不図示）である。

図６に破線で示すＡＣ終端３０が無い場合のグラフに比べて、実線で示すＡＣ終端３０が有る場合のグラフの方が、共振点及び反共振点における入力インピーダンスの深さ及び高さが抑制されることが分かる。ＡＣ終端３０が有ることで、入力インピーダンスの急激な変化が少なくなり、信号品質に影響を及ぼすノイズが抑制される。

図７は、ＰＴＲ２２の片側にＡＣ終端３０が実装されたＰＣＢ５のコネクタピンで観測される入力インピーダンスの例を示す図である。コネクタピンとは、コネクタ６に取り付けられた信号検出用のピン（不図示）である。

図７においても、破線で示すＡＣ終端３０が無い場合のグラフに比べて、実線で示すＡＣ終端３０が有る場合のグラフの方が、入力インピーダンスの深さが抑制され、波形凹みの原因となる負の反射が緩和されることが分かる。また、信号伝送において波形を観測するＲＳ４８５トランシーバ２４側においては共振点の高さも抑制される。

次に、図５に示したＰＴＲ２２とＲＳ４８５トランシーバ２４の間にあるＡＣ終端用パッド４１と、ＰＴＲ２２とコネクタ６の間にあるＡＣ終端用パッド４２の双方に、容量Ｃｔを２２ｐＦとしたコンデンサを有するＡＣ終端３０が実装されたＰＣＢ５における信号検出の様子を、図８と図９を参照して説明する。図８と図９の横軸を周波数［Ｈｚ］、縦軸をインピーダンス［Ω］とする。

図８は、ＰＴＲ２２の両側にＡＣ終端３０が実装されたＰＣＢ５のＲＳ４８５ピンで観測される入力インピーダンスの例を示す図である。
図９は、ＰＴＲ２２の両側にＡＣ終端３０が実装されたＰＣＢ５のコネクタピンで観測される入力インピーダンスの例を示す図である。
ＰＴＲ２２の両側にＡＣ終端３０を実装した場合、図８と図９の入力インピーダンスに示すように、共振点だけではなく、コネクタ６側における反共振点の高さ変化を緩和する働きがある。

このため、ＰＴＲ２２の両側にＡＣ終端３０を実装することが望ましいが、搭載部品数が増えてしまう。そこで、図６と図７に示した、ＰＴＲ２２の片側だけにＡＣ終端３０を実装する構成としても、波形品質の向上には効果を発揮する。このように、要求する波形品質によっていずれかの方式を採用すればよい。

次に、再び、ＰＴＲ２２の片側にＡＣ終端３０を実装した形態について説明する。
図１０は、ＰＴＲ２２とＲＳ４８５トランシーバ２４の間にＡＣ終端３０が実装された信号伝送基板のＲＳ４８５トランシーバ２４で観測された波形の例を示す図である。ここでは、図３に示した反射ノイズがスレッショルドに食い込む波形が観測された、図２に示した従来構成の信号伝送装置１００に対し、Ｃｔ＝４７ｐＦ、Ｒｔ＝３３ΩのＡＣ終端３０をＰＴＲ２２とＲＳ４８５トランシーバ２４の間に実装したものとする。

図１０により、波形凹みが緩和され、スレッショルドに食い込むような波形ノイズが生じなくなったことが示される。このため、波形凹みを生じさせるノイズに対しては容量Ｃｔの値が４７ｐＦ程度のコンデンサをＰＣＢ５に取り付けたとしても波形品質向上の効果を発揮することが分かる。

以上説明した第１の実施の形態に係る信号伝送装置１では、ＡＣ終端用パッド４１，４２の少なくとも一つ、すなわち各ＰＣＢ５に実装されたＰＴＲ２２の両側、又は片側に、各々の反射周波数特性における共振及び反共振を抑制するＡＣ終端３０を実装した。このため、ＤＣレベルの偏向を防止するマンチェスタ符号化方式を用い、他ノードのＰＴＲ２２からの反射ノイズと、自ビットの信号変化による他ノードに実装されるＰＴＲ２２からの反射ノイズが重畳しても、信号の送信先のノードにおける波形凹みが緩和され、スレッショルドに食い込むような波形ノイズが生じなくなる。このため、信号伝送装置１における各信号で送受信される信号の品質が向上し、ＲＳ４８５デバイス３における信号読取りの精度も向上する。

また、信号伝送装置１では、各ノードを絶縁するために、１ビットあたりの時間がμｓオーダとなる数百ｋｂｐｓの信号でも磁気飽和を起こさない１ｍＨオーダの大型のＰＴＲを、数百Ｋｂｐｓから１０Ｍｂｐｓ（２０ＭＨｚ）以上のデータレートまで共通して用いることができる。

なお、信号伝送装置１においても、トポロジの両端には終端抵抗８ａ，８ｂが接続される。終端抵抗８ａ，８ｂはトポロジの両端に位置していれば、ＰＣＢ５内外を問うものではなく、抵抗値についてはケーブル７の線路インピーダンスと整合を取ることが好ましい。しかし、１００～１５０Ωの様々な線路がノード間に混在せざるを得ない場合であっても、実装されたＡＣ終端３０により波形歪みが緩和される。このため、信号誤検出防止の観点では信号振幅を確保するために無理に整合する必要はなく、所望の信号振幅に合わせて、終端抵抗８ａ，８ｂの抵抗値を１００～２００Ωの間で選択すればよい。

［第２の実施の形態］
ところで、各ノードを１：Ｎ接続して信号を伝送する場合、ＡＣ終端３０のＣ成分が累積され、このＣ成分が信号の減衰を生じさせる。このため、データレートの高速化やノード数の増加時にはできるだけ小さなＡＣ終端３０を選択するだけでなく、接続する線長によってはＡＣ終端３０の実装を回避するようにしてもよい。ＡＣ終端３０の実装を回避することで、ＰＣＢ５の構成部品を削減することも可能となる。

そこで、本発明の第２の実施の形態に係る信号伝送装置１では、ＰＣＢ５にＡＣ終端３０を実装せず、ノード間距離を調整することでノイズの影響を抑制することを可能とする。すなわち、第２の実施の形態に係る信号伝送装置１は、自ノードのコネクタ６と、他ノードのＰＣＢ５が有する他のコネクタ６との線路長を、信号が往復して伝送される時間であって、マンチェスタ符号化方式を用いた信号変化周期の整数倍に相当する時間から計算した長さとする。以下、第２の実施の形態に係る信号伝送装置１の動作例について、図１１と図１２を参照して説明する。

第２の実施の形態に係る信号伝送装置において、最大でオン又はオフが２ビット連続する信号変化となるマンチェスタ符号化方式を用いた場合には、ノード間の信号伝送時間を２ビット分の時間に合わせた線長のノード間距離とするように構成することが可能である。

そこで、他ノードのＰＣＢ５が有する他のＰＴＲ２２から反射するノイズであって、他ノードのＰＣＢ５から自ノードのＰＣＢ５に向けて送信された信号に重畳されるノイズの重畳タイミングを、信号変化周期に整合させるようにノード間距離が設定される。例えば、後述する図１３と図１４に示す立上り時間Ｔｒ，立下り時間Ｔｆ内にスレッショルドに侵入するノイズを重畳させる。つまり、信号が変化するタイミングで、ノイズが重畳される線長とした構成とすることで信号の読取りに対するノイズの影響が小さくなる。つまり、ノード間距離を、１ビットの往復遅延時間に合わせることで、信号読取時におけるノイズの影響を低減できる。

図１１は、信号伝送装置１のノード間距離を５ｍとして、中間ノードがドライブした時に隣接ノードで観測される波形の例を示す図である。図１１に示す波形は、ノード間距離を１ビット分の伝送時間が５０ｎｓで換算される長さとした信号伝送装置１で観測される。中間ノードをＰＣＢ５（４）とし、隣接ノードをＰＣＢ５（３）及びＰＣＢ５（５）とする。

ここでは、ケーブル７内の信号伝送速度を２００ｍｍ／ｎｓとした際、ＰＣＢ５（３）及びＰＣＢ５（５）に最初に信号が到達してから５０ｎｓの整数倍後に他ノードからの反射波が到達するように線長を制約した場合に観測される波形の例を示す。ここで、隣接するノードにおける１ビット分の伝送時間が５０ｎｓとして定められている。図１１に示す破線はＰＣＢ５（３）で観測される信号の電圧変化を表し、実線はＰＣＢ５（５）で観測される信号の電圧変化を表す。

ここで、０．７～０．７８μｓの期間は、同一符号のビットが２つ連続していることを表す。ＰＣＢ５（３）の波形より、スレッショルドに向かう反射ノイズが確認できる。また、ＰＣＢ５（５）の波形より、２ビット連続部５０では振幅電圧範囲の外側に向けたノイズの重畳が確認できる。ただし、図１１に示す波形により、図３で確認された波形の立上り、又は立下り後に発生した反射ノイズの高さが緩和されていることが示される。このため、ノード間距離を１０ｍとして構成される信号伝送装置１では、同一符号のビットが２つ連続した場合であっても、信号を受信するノードの信号読取りに支障がない。

図１２は、信号伝送装置１のノード間距離を１０ｍとして、中間ノードがドライブした時に隣接ノードで観測される波形の例を示す図である。図１２に示す波形は、ノード間距離を１ビット分の伝送時間が１００ｎｓで換算される長さとした信号伝送装置１で観測される。図１２においても、中間ノードをＰＣＢ５（４）とし、隣接ノードをＰＣＢ５（３）及びＰＣＢ５（５）とする。

ここでは、ケーブル７内の信号伝送速度を２００ｍｍ／ｎｓとした際、ＰＣＢ５（３）及びＰＣＢ５（５）に最初に信号が到達してから１００ｎｓの整数倍後に他ノードからの反射波が到達するように線長を制約した場合に観測される波形の例を示す。図１２の、破線はＰＣＢ５（３）で観測される信号の電圧変化を表し、実線はＰＣＢ５（５）で観測される信号の電圧変化を表す。

この場合においても、０．７～０．７８μｓの期間は、同一符号のビットが２つ連続していることを表す。ＰＣＢ５（３）及びＰＣＢ５（５）の波形より、いずれにおいても図３で確認された波形の立上り、又は立下り後に発生した反射ノイズの高さが緩和されていることが示される。

なお、図１１に示した２ビット連続部５０と異なり、図１２に示す２ビット連続部５１では、振幅電圧範囲の内側に向けたノイズの重畳が確認される。しかし、このノイズは、スレッショルドに侵入しない。このため、ノード間距離を１０ｍとして構成される信号伝送装置１においても、同一符号のビットが２つ連続した場合に、信号を受信するノードの信号読取りに支障がない。

この結果、線間容量、及びリーケージインダクタンスの大きな１μＨ級のＰＴＲ２２を用いて数百Ｋｂｐｓ～数十Ｍｂｐｓオーダまでの信号伝送を可能とするマルチポイント配線構造とした場合であっても、ＡＣ終端３０を実装することなく波形凹みを回避することができる。

つまり、本方式を採用した第２の実施の形態に係る信号伝送装置１は、ノード間距離として表される線長を制約することが可能な場合に適しており、線長を制約しない箇所においては先述のＡＣ終端３０を実装すればより部品点数を削減することに加え、ＡＣ終端３０を構成するコンデンサの容量Ｃｔの累積容量を抑制することができる。

図１３は、線路遅延時間を１ビット時間の整数倍相当とした場合に、ノイズが信号に重畳するタイミングの例を示す模式図である。この模式図により線長調整のメカニズムが示される。ここでは、ＰＣＢ５（５）における信号変化、及びＰＣＢ５（５）に到着するノイズの例が示される。ここでは信号が、１ビット時間毎にオン又はオフに変化する。

（Ｔｉｍｅ０）
始めに、ＰＣＢ５（４）で信号０１がドライブされたとする。そして、ＰＣＢ５（４）でドライブされた信号０１がＰＣＢ５（５）に到着した時間をＴｉｍｅ０とする。この時、ＰＣＢ５（３）にも信号は到着する。

（Ｔｉｍｅ１）
Ｔｉｍｅ１では、信号０１の次の信号変化である信号０２がＰＣＢ５（５）に到着する。この時、タイムチャートは、信号変化０２と表される。また、Ｔｉｍｅ１では、ＰＣＢ５（２）、ＰＣＢ５（６）に信号０１が到着し、反射ノイズが発生する。この反射ノイズは、反射ノイズの発生元のノードから他のノードに反射される（図中では、「ノイズ反射」と記載する）。

（Ｔｉｍｅ２）
Ｔｉｍｅ２では、信号０２の次の信号変化である信号０３がＰＣＢ５（５）に到着する。この時、タイムチャートは、信号変化０３と表される。また、Ｔｉｍｅ２では、Ｔｉｍｅ０においてＰＣＢ５（３）で発生した反射ノイズと、Ｔｉｍｅ１においてＰＣＢ５（６）で発生した反射ノイズとがＰＣＢ５（５）に到着する。ここで、ＰＣＢ５（５）では、信号変化０３の立上りタイミングと、反射ノイズが重なるため、図３に示したような、スレッショルドに食い込む凹み形状の波形にはならない。

（Ｔｉｍｅ３）
Ｔｉｍｅ３では、信号０３の次の信号変化である信号０４がＰＣＢ５（５）に到着する。この時、タイムチャートは、信号変化０４と表される。

（Ｔｉｍｅ４）
Ｔｉｍｅ４では、信号０４の次の信号変化である信号０５がＰＣＢ５（５）に到着する。この時、タイムチャートは、信号変化０５と表される。Ｔｉｍｅ４では、Ｔｉｍｅ１においてＰＣＢ５（２）で発生した反射したノイズと、Ｔｉｍｅ２においてＰＣＢ５（７）で発生した反射ノイズとが信号変化０５の立上りタイミングと重なるため、図３に示したような、スレッショルドに食い込む凹み形状の波形にならない。なお、Ｔｉｍｅ４で信号０５に重畳するノイズは、ノード間の途中にある分岐や、ＰＣＢ５（５）のＰＴＲ２２を通過することで、Ｔｉｍｅ２で重畳するノイズと比較して減衰する。

図１４は、線路遅延時間を１ビット時間の整数倍相当とし、２つの同一ビットが連続した場合に、ノイズが信号に重畳するタイミングの例を示す模式図である。ここでは、１ビット時間又は２ビット時間毎に、信号がオン又はオフに変化する。

Ｔｉｍｅ０～４において、各ＰＣＢ５に信号が到着し、ノイズ反射が行われる様子は、図１３に示したものと同じである。ただし、図１４では、同一ビットが最大で２つ連続することが許容されるマンチェスタ符号化方式での信号伝送を前提としている。例えば、Ｔｉｍｅ１～３では、信号がオフとなった同一ビットが２つ連続している。ただし、線路長を調整することで、同一ビットが連続した２ビット間でノイズが重畳したとしても、ノイズ回避エリアにノイズが重畳することを避けられるようになる。

このため、ノード間距離を、ノード間を信号が往復する往復伝送時間、つまり遅延時間をマンチェスタ符号化方式のビットレートの倍に相当する時間から計算した長さに合わせる。例えば１０Ｍｂｐｓであれば１０ＭＨｚとし、信号変化の単位時間５０ｎｓの整数倍に相当する時間から計算した長さにノード間距離を合わせることで、スレッショルドに至るような波形の凹みを抑制することができる。

これによりＰＴＲ２２を用いたマンチェスタ符号化方式での絶縁伝送において４００ｋｂｐｓの低速域から２０Ｍｂｐｓ程度の高速域までを同一のパルストランスを用いた共通回線にて実現することができる。

以上説明した第２の実施の形態に係る信号伝送装置１では、データレートに対応した信号変化の周期の整数倍の遅延時間となるよう、隣接ノード間のノード間距離が選択される。この際、ノード間距離は、ノード間の往復伝送時間つまり遅延時間をマンチェスタ符号化方式信号変化周期の倍に相当する時間から計算した長さの整数倍に合わせて選択される。そして、ノイズ重畳タイミングを信号の変化時に整合させることで、スレッショルドに至るような波形の凹みを抑制する。このようなノード間距離が選択されたノードのＰＣＢ５では、ＡＣ終端３０を実装しない構成とする。このため、ＰＣＢ５の構成部品を削減できる。さらに、配線内のＡＣ終端３０を構成するコンデンサの容量Ｃｔの累積容量が削減することも可能となる。

なお、第２の実施の形態に係る信号伝送装置１においても、第１の実施の形態に係る信号伝送装置１と同様に、ＡＣ終端用パッド４１，４２の少なくとも一つをＰＣＢ５に実装し、ＡＣ終端用パッド４１，４２の少なくとも一つにＡＣ終端３０を設けた構成としてもよい。

また、第１の実施の形態に係る信号伝送装置１においても、第２の実施の形態に係る信号伝送装置１Ａに説明したように、自ノードのコネクタ６と、他ノードのＰＣＢ５が有する他のコネクタ６との線路長を、信号が往復して伝送される時間であって、マンチェスタ符号化方式を用いた信号変化周期の整数倍に相当する時間から計算した長さとしてもよい。すなわち、ノード間距離を、信号の往復伝送時間つまり遅延時間をマンチェスタ符号化方式のビットレートの倍に相当する時間から計算した長さとしてもよい。この場合であっても、スレッショルドに至るような波形の凹みを抑制することができる。このように、ノード間距離の選択と共に、ＡＣ終端３０の実装とを混在させることで、信号が送受信される線路内におけるＡＣ終端３０を構成するコンデンサの累積容量を削減することが可能となる。

［変形例］
次に、信号伝送装置の変形例について説明する。

＜ＰＣＢの外部に終端抵抗を設けた構成＞
図１５は、変形例に係る信号伝送装置１Ａの構成例を示すブロック図である。信号伝送装置１Ａが、図５に示した第１の実施の形態に係る信号伝送装置１と異なる点は、ケーブル７（１）に接続されるケーブル７（０）を設けた点、及び終端抵抗８ａがＰＣＢ５（１）の外部に構成された点である。つまり、ケーブル７（０）の端部に終端抵抗８ａが取り付けられている。

このような構成とされた信号伝送装置１Ａであっても、図５に示した信号伝送装置１と同様の機能及び効果を発揮する。また、信号伝送装置１Ａの各ＰＣＢ５において、ＡＣ終端用パッド４１，４２の少なくとも一つにＡＣ終端３０を設けた構成としてもよい。また、各ＰＣＢ５において、ＡＣ終端３０を設けず、ノード間距離を信号の往復伝送時間つまり遅延時間をマンチェスタ符号化方式のビットレートの倍に相当する時間から計算した長さとしてもよい。信号伝送装置１Ａの構成としても、スレッショルドに至るような波形の凹みを抑制することができる。

＜コネクタ内の分岐構成＞
ところで、各ノードに設置されるＰＣＢ５は、コネクタ６を介してケーブル７に接続されることで、ＰＣＢ５間が導通される。そして、産業用途で用いられる信号伝送装置では、信号伝送装置の稼働中に、コネクタ６からＰＣＢ５を挿抜可能とする（「活線挿抜」と呼ぶ）必要がある。併せて、マルチポイント配線構造で構成される各ノードのＰＣＢ５については、稼働中の信号伝送装置１，１Ａにおいて、ケーブル７に対するＰＣＢ５の接続及び切離し、つまり活線挿抜を可能とする必要もあった。

そこで、活線挿抜可能なサブ基板にＰＣＢ５を構成することで、あるノードのＰＣＢ５が信号伝送装置から切離された時であっても、他のノードでは導通を確保する方式が知られていた。しかし、この方式は、データの送受信を行うＰＣＢ５とは別に、常にケーブル７に接続された状態のＰＣＢ５を設けなければならない。信号伝送装置全体の部品点数を抑制する観点からは、常にケーブル７と接続された状態のＰＣＢ５を削減することが望ましい。
そこで、本実施の形態に係る信号伝送基板では、ケーブル７をコネクタ６内で分岐させる構成としてもよい。
図１６は、コネクタ６内に設けた分岐部７１の構成例を示す図である。

コネクタ６は、ＰＣＢ５側に設けられており、２組のケーブル側コネクタ７０（伝送線路側接続部の一例）が差し込まれるメス型コネクタである。一方、ケーブル７側に構成され、コネクタ６が接続されるケーブル側コネクタ７０は、信号伝送装置１の稼働中にＰＣＢ５の接続及び切り離しを可能とする分岐部７１を備える。

図５に示したＰＣＢ伝送線路２１の一方が、図１６に示す伝送線路２１ａと表され、ＰＣＢ伝送線路２１の他方が伝送線路２１ｂと表される。分岐部７１は、自ノードから隣接ノードに送受信される信号を分岐する機能を有する。分岐部７１から隣接ノードの一方に接続される線路をケーブル線路７２と呼び、隣接ノードの他方に接続される線路をケーブル線路７３と呼ぶ。

ＲＳ４８５デバイス３から送信された信号は、伝送線路２１ａ，２１ｂを経て分岐部７１により分岐され、他ノードに伝送される。また、他ノードから伝送された信号は、分岐部７１にて合流し、伝送線路２１ａ，２１ｂに入力される。このようにケーブル側コネクタ７０に分岐部７１を備える構成としたことで、信号伝送基板であるＰＣＢ５は従来のサブ基板をなくした構成とすることができる。このため、マルチポイント配線を構成する各ノードのＰＣＢ５については、信号伝送装置１，１Ａの稼働中に接続及び切離しすること、つまりケーブル７に対してＰＣＢ５を活線挿抜可能なＰＴＲ２２の絶縁伝送配線構造を実現することが可能となる。このように活線挿抜が可能な分岐部７１がケーブル７側のコネクタに構成されたことで、従来用いられていた信号分岐用のサブ基板を不要とすることができる。

なお、本発明は上述した各実施の形態に限られるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りその他種々の応用例、変形例を取り得ることは勿論である。
例えば、上述した各実施の形態は本発明を分かりやすく説明するために装置及びシステムの構成を詳細かつ具体的に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されない。また、ここで説明した実施の形態の構成の一部を他の実施の形態の構成に置き換えることは可能であり、さらにはある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることも可能である。
また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。

１，１Ａ…信号伝送装置、３…ＲＳ４８５デバイス、５…ＰＣＢ、６…コネクタ、７…ケーブル、８ａ，８ｂ…終端抵抗、２１，２３…ＰＣＢ伝送線路、２２…ＰＴＲ、２４…ＲＳ４８５トランシーバ、３０…ＡＣ終端、４１，４２…ＡＣ終端用パッド、７０…ケーブル側コネクタ、７１…分岐部

Claims (6)

1. 伝送線路の両端に終端抵抗が実装され、前記伝送線路に接続された複数の信号伝送基板が、前記伝送線路を通じて信号を伝送するマルチポイント配線構造の信号伝送装置において、
   一の前記信号伝送基板は、
   前記伝送線路に接続され、前記伝送線路に対して前記信号を送出し、又は前記伝送線路から前記信号を受け取る接続部と、
   ２本の第１基板内伝送線路を介して前記接続部に接続され、前記接続部を絶縁するトランス部と、
   ２本の第２基板内伝送線路を介して前記トランス部に接続され、他の前記信号伝送基板に対して前記信号を送信し、又は他の前記信号伝送基板から前記信号を受信する送受信部と、
   前記第１基板内伝送線路及び前記第２基板内伝送線路のうち、少なくとも一つに設けられ、ノイズの反射周波数特性における共振及び反共振を抑制する終端部と、を備え、
   前記伝送線路側に構成され、前記接続部が接続される伝送線路側接続部は、２本の前記第１基板内伝送線路の各々に対して、自ノードから隣接ノードの一方に接続される第１線路と、前記自ノードから隣接ノードの他方に接続される第２線路とが接続される分岐部を有し、
   前記分岐部に対して、前記第１基板内伝送線路が接続されることで、前記信号伝送装置の稼働中に前記信号伝送基板の接続を可能とし、前記分岐部から前記第１基板内伝送線路を離すことで、前記信号伝送装置の稼働中に前記信号伝送基板の切り離しを可能とする
   信号伝送装置。
2. 前記第１基板内伝送線路及び前記第２基板内伝送線路のうち、少なくとも一つに設けられる終端部実装部を備え、
   前記終端部は、前記終端部実装部の少なくとも一つに実装される
   請求項１に記載の信号伝送装置。
3. 前記接続部と、他の前記信号伝送基板が有する他の前記接続部との線路長に応じて、前記終端部の実装可否が決定される
   請求項２に記載の信号伝送装置。
4. 伝送線路の両端に終端抵抗が実装され、前記伝送線路に接続された複数の信号伝送基板が、前記伝送線路を通じて信号を伝送するマルチポイント配線構造の信号伝送装置において、
   一の前記信号伝送基板は、
   前記伝送線路に接続され、前記伝送線路に対して前記信号を送出し、又は前記伝送線路から前記信号を受け取る接続部と、
   ２本の第１基板内伝送線路を介して前記接続部に接続され、前記接続部を絶縁するトランス部と、
   ２本の第２基板内伝送線路を介して前記トランス部に接続され、他の前記信号伝送基板に対して前記信号を送信し、又は他の前記信号伝送基板から前記信号を受信する送受信部と、を備え、
   前記接続部と、他の前記信号伝送基板が有する他の前記接続部との線路長を、前記信号が往復して伝送される時間であって、マンチェスタ符号化方式を用いた信号変化周期の整数倍に相当する時間から計算した長さとし、
   前記伝送線路側に構成され、前記接続部が接続される伝送線路側接続部は、２本の前記第１基板内伝送線路の各々に対して、自ノードから隣接ノードの一方に接続される第１線路と、前記自ノードから隣接ノードの他方に接続される第２線路とが接続される分岐部を有し、
   前記分岐部に対して、前記第１基板内伝送線路が接続されることで、前記信号伝送装置の稼働中に前記信号伝送基板の接続を可能とし、前記分岐部から前記第１基板内伝送線路を離すことで、前記信号伝送装置の稼働中に前記信号伝送基板の切り離しを可能とする
   信号伝送装置。
5. 他の前記信号伝送基板が有する他のトランス部から反射するノイズであって、他の前記信号伝送基板から一の前記信号伝送基板に向けて送信された前記信号に重畳される前記ノイズの重畳タイミングを、信号変化周期に整合させるように前記線路長が設定される
   請求項４に記載の信号伝送装置。
6. 一の前記信号伝送基板は、
   前記第１基板内伝送線路及び前記第２基板内伝送線路のうち、少なくとも一つに設けられ、ノイズの反射周波数特性における共振及び反共振を抑制する終端部と、を備える
   請求項５に記載の信号伝送装置。

Images